View
5
Download
0
Category
Preview:
Citation preview
Fundamentos Físicos y Tecnológicos de la Informática
Agustín Álvarez Marquina
Departamento de Arquitectura y Tecnología de Sistemas Informáticos
Universidad Politécnica de Madrid
- Características del transistor MOS. Estructura y geometría del transistor MOS. Polarización. - Tipos de transistores MOS. Simbología. - Modelo en continua. Curvas características.
“El transistor MOS”
Facultad de Informática, U.P.M. 2
B (Bulk= Sustrato)
S (Source= Fuente) D (Drain= Drenador) G (Gate= Puerta)
Estructura física y polarización del transistor nMOS de acumulación
Símbolo
Vgs es la tensión entre los terminales de puerta y fuente. Vds es la tensión entre los terminales del drenador y la fuente.
S
G
D
nMOS
n+
Sustrato p
n+
(+Vgs) Ids
(+Vds)
Facultad de Informática, U.P.M. 3
G (Gate= Puerta) S (Source= Fuente)
(+VDD)
B (Bulk= Sustrato) (+VDD)
D (Drain= Drenador)
Estructura física y polarización del transistor pMOS de acumulación
Símbolo
S
G
D
pMOS
p+
Sustrato n
p+
(-Vgs)
-Ids
(-Vds)
Vgs es la tensión entre los terminales de puerta y fuente. Vds es la tensión entre los terminales del drenador y la fuente.
Facultad de Informática, U.P.M. 4
Formación del canal en el transistor MOS (I)
Formación del canal (transistor nMOS) Cuando se polariza con una tensión positiva en puerta
respecto al sustrato de tipo p... Comienza a inducirse un despoblamiento progresivo de
huecos en la zona inmediata a la superficie del semiconductor debajo del óxido de puerta.
Si se sigue aumentando la tensión positiva en puerta... Se van acumulando electrones (minoritarios en el
sustrato de tipo p) presentes en todo el semiconductor debido a la rotura espontánea de enlaces.
Facultad de Informática, U.P.M. 5
Formación del canal en el transistor MOS (II)
Tensión umbral Vt Es la diferencia de potencial entre puerta y sustrato a la
que comienza a formarse el canal. La aplicación de una tensión de polarización suficiente
consigue de este modo invertir la polaridad de la carga habitual en la zona inmediatamente debajo del óxido de puerta.
Transistor nMOS
Facultad de Informática, U.P.M. 6
Tensión umbral del transistor MOS
Electrones Huecos
VDC
Transistor nMOS
Inversión
Vaciamiento 0
Vt
VDC
0
Vt
0
Vt
0
Vt
0
Vt
0
Vt
0
Vt
0
Vt
0
Vt
0
Vt
0
Vt
Facultad de Informática, U.P.M. 7
B
S D G
n+
Sustrato p
n+
Perfil del canal. Análisis cualitativo (I)
0V 4V 0V
S
0V 0V 0V 0V 0V
D 0 1 2
4 3
5
(VG -Vt)- VX x
a
3,0V- 0,0V= 3,0V a
3,0V- 0,0V= 3,0V b
3,0V- 0,0V= 3,0V c
3,0V- 0,0V= 3,0V e 3,0V- 0,0V= 3,0V d
b c e d
0V
Vt = 1V
VG-Vt
Facultad de Informática, U.P.M. 8
B
S D G
n+
•Sustrato p
n+
Perfil del canal. Análisis cualitativo (II)
1V 4V 0V
S
0V 0,25V
0,5V 0,75V
1V
D 0 1 2
4 3
5
(VG -Vt)- VX x
a
3,0V- 0,00V= 3,00V a
3,0V- 0,25V= 2,75V b
3,0V- 0,50V= 2,50V c
3,0V- 1,00V= 2,00V e 3,0V- 0,75V= 2,25V d
b c e d
0V
Vt = 1V
VG-Vt
Facultad de Informática, U.P.M. 9
B
S D G
n+
Sustrato p
n+
Perfil del canal. Análisis cualitativo (III)
5V 4V 0V
S
0V 1,25V
2,5V 3,75V
5V
D 0 1 2
4 3
5
(VG -Vt)- VX x
a
3,0V- 0,00V= 3,00V a
3,0V- 1,25V= 1,75V b
3,0V- 2,50V= 0,50V c
3,0V- 5,00V= -2,00V e 3,0V- 3,75V= -0,75V d
b c
0V
d
e
Vt = 1V
VG-Vt
Facultad de Informática, U.P.M. 10
Zona de saturación Zona lineal
Curvas características de los transistores MOS
| Vgs4 | >...> | Vgs1 | > | Vt |
Reflejan la variación de la corriente Ids en función de la tensión Vds para diferentes valores de Vgs constantes.
| Vgs4 |
| Vgs3 |
| Vgs2 |
| Vgs1 |
| Vgs-Vt |= | Vds |
5 0
0 | Vds | (V)
| Ids |
(mA)
1,8
1,5
1,2
0,9
0,6
0,3
4 3 2 1
14/11/2013 Facultad de Informática, U.P.M. 11
Curvas características de los transistores MOS obtenidas con
Microwind-2
nMOS pMOS
12 Facultad de Informática, U.P.M.
Facultad de Informática, U.P.M.
13
Facultad de Informática, U.P.M. 14
Modos de operación del transistor MOS y sus ecuaciones (I)
La ecuación (de primer orden o de nivel 1) que permite describir el comportamiento de la corriente Ids con la tensión Vds de un transistor MOS tiene la forma siguiente:
dsds
tgsds VVVVI
−−=
2)(β
β es el factor de ganancia del transistor
Facultad de Informática, U.P.M. 15
Modos de operación del transistor MOS y sus ecuaciones (II)
=
LWCoxµ
=
LWK
=
LW
tox
µεβ
Cox= ε/tox - capacidad de puerta por unidad de área
K - factor dependiente del proceso de fabricación
µ - movilidad de los portadores (µn o µp)
tox - espesor de la capa de óxido (SiO2)
ε - permitividad eléctrica del medio (SiO2)
L - longitud del canal
(W/L) - relación de aspecto
W - ancho del canal tox W
L
Facultad de Informática, U.P.M. 16
Zonas de funcionamiento del transistor MOS
El transistor MOS presenta tres zonas de funcionamiento:
1. Zona de corte o subumbral.
2. Zona lineal u óhmica (no saturada).
3. Zona de saturación.
Facultad de Informática, U.P.M. 17
Zona de corte
Se produce cuando: 0< |Vgs|< |Vt|
No hay canal formado. Vgs por debajo de la tensión umbral.
Se dice que el transistor está en “OFF” o en corte.
Se caracteriza por: Ids=0
Modelo equivalente: 0<|Vgs|< |Vt|
D S
Facultad de Informática, U.P.M. 18
Zona de lineal u óhmica (I)
Se produce cuando: |Vds|< |Vgs-Vt|
−−
=
2)(
1ds
tgsds
ds
VVVIV
β
Si asumimos que en esta zona (Vds/2)<< (Vgs-Vt), la expresión del corchete se puede considerar prácticamente constante, por lo que:
Recordando la ecuación del transistor MOS, podemos rescribirla de la siguiente manera:
dsds
tgsds VVVVI
−−=
2)(β
Facultad de Informática, U.P.M. 19
Zona de lineal u óhmica (II)
De aquí se concluye que en esta zona el transistor se comporta como una resistencia, pudiéndose determinar su valor por:
cteVV
LWKVVI
V
tgstgsds
ds =−
=−
≅)(
1)(
1β
cteVVKW
LRtgs
=
−
≅
)(1
Facultad de Informática, U.P.M. 20
Zona de lineal u óhmica (III)
Modelo equivalente:
para nMOS → Rn
para pMOS → Rp
Nota: esta resistencia será tanto menor cuanto mayor sea la tensión en puerta Vgs.
Rn o Rp
D S
cteVVKW
LRtgs
=
−
≅
)(1
Facultad de Informática, U.P.M. 21
Zona de lineal u óhmica (IV)
Un aspecto interesante a considerar es que la movilidad de los huecos µp es notoriamente menor que la de los electrones µn para el silicio. La ganancia β será casi tres veces menor en un
transistor p con respecto al n. Por ello la resistencia de canal R será casi tres veces
mayor para las mismas relaciones de aspecto y proceso tecnológico en un transistor tipo p respecto al tipo n.
En resumen, a igual relación de aspecto los transistores pMOS son sensiblemente más resistivos. Más lentos en la conmutación de una capacidad que
los nMOS.
Facultad de Informática, U.P.M. 22
Zona de saturación (I)
Se produce cuando: |Vds|> |Vgs-Vt|
Se caracteriza por: Ids≈ Isat= cte Este comportamiento es una consecuencia de la
aparición de un fenómeno conocido como “estrangulación del canal” o pinch-off.
Recordemos porqué se produce.
Facultad de Informática, U.P.M. 23
Zona de saturación (II)
Analicemos la variación del perfil del canal (distribución de los portadores presentes en el canal) a medida que va aumentando la tensión Vds (caso nMOS).
Para Vgs> Vt y Vds= 0
(Perfil horizontal, distribución uniforme de los portadores en toda la longitud del canal)
G S
B
D
Sustrato p
n+ n+
(+Vgs) (+Vds)
EG
canal n
Facultad de Informática, U.P.M. 24
G S
B
D
Sustrato p
n+ n+
Zona de saturación (III)
Para Vgs> Vt y Vds< (Vgs-Vt)
(Zona lineal u óhmica)
El perfil del canal se va estrechando en dirección al drenador dado que la intensidad del campo EG se va haciendo menor a medida que nos acercamos al drenador.
DE
es débil
(+Vgs) (+Vds)
EG ED
Facultad de Informática, U.P.M. 25
S G
B
D
Sustrato p
n+ n+
Zona de saturación (IV)
En esta zona, a medida que Vds se hace más grande, mayor será la zona estrangulada del canal pero a su vez el campo ED será más intenso.
Por tanto el nivel de corriente Ids se mantiene prácticamente constante, es decir, alcanza su nivel de saturación (Isat).
(Zona de saturación)
Para Vgs> Vt y Vds> (Vgs-Vt)
DE
es fuerte
Vgs-Vt
Vds
(+Vgs) (+Vds)
EG ED
Facultad de Informática, U.P.M. 26
Zona de saturación (V)
La línea de separación entre la zona lineal y la zona de saturación se alcanza cuando:
)( tgsds VVV −=
dsds
dstgstgs
dsds
tgsds VVVVVVV
VVVVI
−=−
−=
−−=
2)(
2)(
2)( β
ββ
ctedstgsIVVV
ds ≅==−
22
22)( ββ
Ecuación de una parábola
El nivel de corriente será:
Facultad de Informática, U.P.M. 27
Zona de saturación (VI)
Debido a la reducción efectiva que experimenta el canal en la zona saturada, la expresión analítica utilizada para representar el comportamiento del transistor MOS en esta zona tiene la forma:
( ) ( ) cteVVVL
WKsatI dstgsds ≅+−
= λ1
2)( 2
Siendo λ - factor de modulación de la longitud del canal (0,02 - 0,005)
( ) ( ) cteVVVsatI dstgsds ≅+−= λβ 12
)( 2
Facultad de Informática, U.P.M. 28
Zona de saturación (VII)
Modelo equivalente.
S D
Ids= Isat
r
14/11/2013 Facultad de Informática, U.P.M. 29
Modos de funcionamiento de un transistor MOS. Resumen
Zona de corte
Zona lineal
Zona de saturación
nMOS pMOS
0<Vgs<Vt 0>Vgs>Vt
Vds < (Vgs-Vt) Vds > (Vgs-Vt)
Vds > (Vgs-Vt) Vds < (Vgs-Vt)
Modelo eléctrico
equivalente
|Vgs|< |Vt |
D S
Rn o Rp
D S
S D
Ids= Isat
r
14/11/2013 Facultad de Informática, U.P.M. 30
Ecuaciones de un transistor nMOS
Zona de corte
Zona lineal
Zona de saturación
0< Vgs<Vt
Vds < (Vgs-Vt)
Vds > (Vgs-Vt) ( )dstgsoxn
ds VVVL
WCsatI λµ+−
= 1)(
2)( 2
[ ] dsdsgsoxn
ds VVVtVL
WCI −−
= )(2
2µ
0=dsI
Vgs>Vt
Vgs>Vt
14/11/2013 Facultad de Informática, U.P.M. 31
Ecuaciones de un transistor pMOS
Zona de corte
Zona lineal
Zona de saturación
0> Vgs>Vt
Vds > (Vgs-Vt)
Vds < (Vgs-Vt) ( )dstgsoxp
ds VVVL
WCsatI λµ +−
= 1)(
2)( 2
[ ] dsdsgsoxp
ds VVVtVL
WCI −−
= )(2
2µ
0=dsI
Vgs<Vt
Vgs<Vt
Facultad de Informática, U.P.M. 32
Tensión umbral (efecto de sustrato)
La tensión umbral Vt en un transistor MOS no es fija puesto que depende de la diferencia de voltaje entre el sustrato y la fuente del transistor. A este hecho se le conoce como “efecto de
polarización del sustrato” o “efecto de sustrato”.
Facultad de Informática, U.P.M. 33
Capacidades en el transistor MOS (I)
Cgs Capacidad entre puerta y el canal en la zona ligada a la fuente.
Cgd Capacidad entre puerta y el canal en la zona ligada al drenador.
Csb Capacidad entre la difusión de fuente con el sustrato.
Cdb Capacidad entre la difusión de drenador con el sustrato.
Cgb Capacidad de puerta a sustrato.
14/11/2013 Facultad de Informática, U.P.M. 34
Modelo de capacidades. Capacidad de puerta.
Dos componentes diferenciadas en la capacidad de la puerta: capacidad intrínseca y capacidad extrínseca.
Cg(total)= Cg(intrínseca)+ Cg(extrínseca) La componente intrínseca es la suma de varias
capacidades: Cg(intrínseca)= Cgb+ Cgs+ Cgd
Capacidad de difusión. Relacionada con el contacto entre las zonas de
difusión de fuente y drenador con el sustrato.
Capacidades en el transistor MOS (II)
14/11/2013 Facultad de Informática, U.P.M. 35
Capacidades en el transistor MOS (III)
Capacidad intrínseca. La existente cuando xd= 0.
No existe solapamiento entre la puerta y la fuente o entre la puerta y el drenador.
Capacidad extrínseca. Aquella componente debida
al hecho de que xd≠ 0. Producto de imperfecciones
en el proceso de fabricación.
Facultad de Informática, U.P.M. 36
Modelo de capacidades intrínsecas de puerta (I)
Su magnitud atendiendo a la zona de funcionamiento del transistor será igual a: Zona de corte y zona lineal:
Zona saturada:
WLCtWL
oxox
=ε
oxox tWL
tWL εε 9.0,
32
Facultad de Informática, U.P.M. 37
Modelo de capacidades intrínsecas de puerta (II)
Capacidad Parámetro Zona de
corte Zona lineal Zona saturada
Cgb ε·W·L/ tox 0 0 Cgs 0 ε·W·L/2·tox 2·ε·W·L/ 3·tox
Cgd 0 ε·W·L/2·tox 0
>0 cuando el canal es corto Cg= Cgb+Cgs+Cgd ε·W·L/tox ε·W·L/tox 2·ε·W·L/3·tox→0.9·ε·W·L/ tox
Aproximación a la capacidad intrínseca de puerta.
Recommended