busesok.pptx

Interconexin con Buses

Interconexin con BusesUn bus es un mecanismo de interconexin entre distintas unidades funcionalesMedio de transmisin compartidoEst compuesto por varias lneas donde cada lnea es capaz de transmitir seales binarias 1 o 0El bus principal es el Bus del sistema que conecta CPU con memoria y con mdulos de E/SCaptulo IIArquitectura de Computadores11Estructura del BusLneas/bus de datos: camino para transferir datosentre el resto de componentes de un computador.Su anchura (nmero de lneas elctricas) suele seruna potencia de dos (8=2^3, 16=2^4, 32=2^5, 64=2^6, ...).Lneas/bus de direcciones: designan laposicin/direccin de los datos. Son salidas de laCPU/procesador y determinan capacidad dedireccionamiento.Lneas/bus de control: controlan el acceso y uso delas lneas/buses anteriores.

Captulo IIArquitectura de Computadores22De 50 a 100 lneas cada lnea tiene una funcin particular--dividen en tres gruposFIPrsentationUnidad de control. 3 Estructura y Prog. de ComputadorasMemoriaSecundariaMemoriaPrincipalCPUPerifricosBus de DatosBus de DireccionesBus de ControlEjemplo:3Captulo IIArquitectura de Computadores4

Captulo IIArquitectura de Computadores6

6Jerarqua de BusesLas prestaciones de un bus van disminuyendo a medida que se van conectando un mayor nmero de dispositivos.

Para optimizar el rendimiento de un bus se utilizan los buses organizados jerrquicamente, es por ello que tenemos:

Bus de arquitectura tradicionalBus de altas prestaciones.

Captulo IIArquitectura de Computadores77Tradicional

Captulo IIArquitectura de Computadores8TradicionalCaptulo IIArquitectura de Computadores9

Elementos de diseo del busCaptulo IIArquitectura de Computadores10

10ContiCaptulo IIArquitectura de Computadores11

11Temporizacin SncronaCaptulo IIArquitectura de Computadores12

12Temporizacin Asncrona

Captulo IIArquitectura de Computadores1313Temporizacin Asncrona

Captulo IIArquitectura de Computadores1414ArbitrajeCaptulo IIArquitectura de Computadores15

CENTRALIZADODISTRIBUIDO

15Transferencia datosCaptulo IIArquitectura de Computadores16

AnchoCaptulo IIArquitectura de Computadores17

17GRADO DE PARALELISMOMultiplexado/demultiplexadoCaptulo IIArquitectura de Computadores18

18Multiplexada: Cuando el tipo de info q lleva el bus no siempre es el mismo, unas veces lleva datos otras llevas por las misma Lneas direcciones Opciones del BusCaptulo IIArquitectura de Computadores19

19Ancho de Banda del BusCaptulo IIArquitectura de Computadores20

20Captulo IIArquitectura de Computadores21

21

Tipos de busesLas lneas de los buses se dividen en:1. Dedicadas.- Usa lneas separadas para direcciones y datos2. Multiplexadas.-Usa las mismas lneas

Mtodo de arbitraje.- el control del bus puede necesitar mas de un mdulo

3. Centralizado.- Un nico dispositivo asigna tiempos en el bus

4. Distribuido.- Cada mdulo puede controlar el acceso al busTemporizacin.- forma de controlar los tiempos en el bus

5. Sincrnico.- la presencia de un evento est determinada por la presencia de un reloj6. Asincrnico.- la presencia de un evento en el bus es consecuencia y depende de que se produzca un evento previo no precisan la existencia de una seal de relojAnchura del bus

Direccin.-el ancho de este bus afecta a la capacidad del sistema Datos.- mientras mas ancho es el bus de datos, mayor es el nmero de bits que se transmiten a la vezTipo de transferencia de datos:

Lectura

Escritura

Lectura-modificacin-escritura

Lectura despus de escritura

Bloque