Control de Enlace De Datos

Universidad Experimental Politécnica Antonio José de SucreVice-rectorado Puerto Ordaz

Ponentes:Andrés EspinozaC.I:19039844Eduardo PastranoC.I:18666338

Control de Enlace de Datos

Comprobación Redundancia Cíclica

Control de Errores

Otros Métodos de Detección de Errores

La comprobación de redundancia cíclica (CRC) es un tipo de función que recibe un flujo de datos de cualquier longitud como entrada y devuelve un valor de longitud fija como salida. Es util para identificar errores ocasionados por el ruido

Dado un bloque o mensaje de k-bits, el transmisor genera una secuencia de n-bits, denominada secuencia de comprobación de la trama (FCS, frame check sequence), de tal manera que la trama resultante, con n + k bits, sea divisible por algún número predeterminado.

Mensaje de k bits FCS de n bits

Trama ResultanteTrama Resultante

Al Recibirlo, el receptor entonces dividirá la trama recibida por ese número y, si no hay resto en la división, se supone que no ha habido errores.

Resto = 0Resto = 0

¡No hay Error !¡No hay Error !

Características:

son particularmente efectivas para detectar errores ocasionados por ruido en los canales de transmisión

Pueden ser usadas como suma de verificación para detectar la alteración de datos durante su transmisión o almacenamiento

Aplicaciones

Patrón de prefijos de bits

para chequear su autenticidad

Orden de losBits

El control de errores hace referencia a los mecanismos necesarios para la detección y la corrección de errores que aparecen en la transmisión de tramas.

Detección de erroresDetección de errores Detección de erroresDetección de errores

Confirmaciones positivasConfirmaciones positivas Confirmaciones positivasConfirmaciones positivas

Retransmisión después de la expiración Retransmisión después de la expiración de un intervalo de tiempode un intervalo de tiempo

Retransmisión después de la expiración Retransmisión después de la expiración de un intervalo de tiempode un intervalo de tiempo

Confirmación negativa y retransmisiónConfirmación negativa y retransmisión Confirmación negativa y retransmisiónConfirmación negativa y retransmisión

Ejemplo:Ejemplo:

(Parada y espera)

Ejemplo:Ejemplo:

(Envío y rechazo simple)

Tipos de Errores potenciales:

Chequeo de paridad vertical ò VRC

Chequeo de paridad longitudinal ò LRC

Chequeo de paridad Bidimensional (VRC/VLC)

Consiste en agregar un octavo BIT al código de cada carácter queSe desea transmitir y calcular dicho BIT en función de la paridad

Deseada, ya sea par o impar.

VRC

LRC

A cada carácter se le determina su BIT de paridad, para posteriormente construir una tabla global de paridad de 8 columnas y “m” filas.

El bloque de chequeo de carácter BCC (Block Check Character), se determina BIT a BIT entre todos los caracteres, fila a fila hasta completar la tabla.

P7P7 P6P6 P5P5 P4P4 P3P3 P2P2 P1P1 P0P0

P7P7 P6P6 P5P5 P4P4 P3P3 P2P2 P1P1 P0P0

P7P7 P6P6 P5P5 P4P4 P3P3 P2P2 P1P1 P0P0

P7P7 P6P6 P5P5 P4P4 P3P3 P2P2 P1P1 P0P0

P7P7 P6P6 P5P5 P4P4 P3P3 P2P2 P1P1 P0P0

P7P7 P6P6 P5P5 P4P4 P3P3 P2P2 P1P1 P0P0

BCCBCC

PP B6…B0B6…B0

PP B6…B0B6…B0

PP B6…B0B6…B0

PP B6…B0B6…B0

PP B6…B0B6…B0

PP B6…B0B6…B0

Bloque NBloque N

PP B6…B0B6…B0

PP B6…B0B6…B0

PP B6…B0B6…B0

PP B6…B0B6…B0

PP B6…B0B6…B0

PP B6…B0B6…B0

Bloque 1Bloque 1

DatosDatos

Este esquema se obtiene de la combinación de los métodos VRC y LRC.

Chequeo de paridad Bidimensional

Ejemplo:LRC LRC (Par)(Par)

HH OO LL AA BitsBits

00 00 11 00 11 B0B0

11 00 11 00 00 B1B1

00 00 11 11 00 B2B2

11 11 11 11 00 B3B3

00 00 00 00 00 B4B4

00 00 00 00 00 B5B5

00 11 11 11 11 B6B6

00 00 11 11 00 VRC VRC (Par)(Par)

Ejemplo: si se recibiera con un error

LRC LRC (Par)(Par)

HH OO LL AA BitsBits

00 00 11 00 11 B0B0

11 00 11 00 00 B1B1

00 00 00 11 00 B2B2

11 11 11 11 00 B3B3

00 00 00 00 00 B4B4

00 00 00 00 00 B5B5

00 11 11 11 11 B6B6

00 00 11 11 00 VRC VRC (Par)(Par)