View
224
Download
1
Category
Preview:
DESCRIPTION
Guia de Como presentar practicas de electronica digital
Citation preview
LABORATORIO DE ELECTRÓNICA 2
PRACTICA 2: COMPUETAS E IMPLEMENTACIÓN DE CIRCUITOS LÓGICOS
INFORME
PRESENTADO POR:
FELIPE AYALA
SEBASTIÁN HERRERA A.
JULIO ALEJANDRO HINCAPIÉ
PRESENTADO A:
ING.RICARDO LINARES RUIZ
INGENIERÍA ÉLECTRICA
UNIVERSIDAD TECNOLOGICA DE PEREIRA
PEREIRA, 21 DE FEBRERO DE 2013
INTRODUCCIÓN
Las tecnologías de fabricación de los circuitos integrados digitales determinan
diferentes propiedades de operación como niveles de tensión, márgenes de
ruido, potencia disipada, cargabilidad de entrada y salida, entre otros. Las
familias lógicas son conjuntos de compuertas basadas en una tecnología de
transistores determinada. Las distintas compuertas lógicas exhiben diferentes
comportamientos eléctricos ante los valores de entrada, condiciones
ambientales existentes y condiciones de salida.
En este informe se presentan resultados, producto de procesos de medición, en
el laboratorio con el fin de confrontar los valores teóricos con los
experimentales. Se busca obtener la tabla de verdad de diferentes circuitos
lógicos utilizando compuertas TTL alimentadas a través de un DIP SWITCH que
permite la entrada de información binaria y a partir de esto hallar el número de
capas y el tiempo de propagación de cada circuito lógico
OBJETIVOS
Familiarizarse con la interpretación de los manuales para C.I’s digitales.
Conocer el concepto de tiempo de propagación y número de capas.
Conocer métodos básicos de entrada y salida de información binaria.
Conocer y aplicar métodos de seguimiento a un circuito lógico.
PROCEDIMIENTO
Se montó el circuito lógico de la figura 1 que consta de un DIP SWITCH con
resistencias de Pull-down de 220Ω , TTL’s un 74LS04, dos 74LS08 y un 74LS32, un
led rojo a la salida originalmente con una resistencia limitadora de corriente de
100Ω pero la corriente era demasiado baja así que se omitió.
Figura 1 Circuito lógico
Luego por medio de una punta lógica se obtuvo la tabla de verdad del circuito y de
puntos intermedios.
Con la tabla anterior se halló el camino con mayor número de capas luego
buscando en la tabla de verdad dos combinaciones en donde esta entrada cambie
de estado lógico al igual que las salidas y las otras dos permanezcan constantes.
En la entrada disponible se conectó el generador de ondas de modo que entregara
una onda cuadrada de 1Mhz y se conectó el osciloscopio tanto a la entrada como a
la salida y se midió los tiempos de retardos entre la entrada y la salida TPLH y TPHL,
respectivamente.
Figura 2 Circuito lógico con generador de onda cuadrada en la entrada
A continuación se montó el circuito lógico de la Figura 2 y se realizó exactamente el
mismo procedimiento antes descrito.
Figura 3 Circuito lógico
RESULTADOS
En el siguiente esquema lógico se puede observar que la ruta de color rojo es la
que contiene el mayor número de capas, entendiéndose por capas como el
número de compuertas lógicas que atraviesa. Fueron 5 Capas.
Figura 4. Esquema lógico de la Figura 1
Del montaje de la Figura 1 se obtuvo la siguiente tabla de verdad de la salida y de
puntos intermedios (mostrados en la Figura 4).
A B C S X Y Z
0 0 0 0 1 0 0
0 0 1 0 0 0 0
0 1 0 0 1 0 0
0 1 1 0 0 0 0
1 0 0 1 0 0 1
1 0 1 1 0 0 1
1 1 0 0 0 0 1
1 1 1 1 0 1 1
Tabla 1. Tabla de verdad Circuito lógico Figura 1
De las mediciones de la forma de onda de la entrada y la salida para el circuito de la
Figura 2 con la entrada lógica configurada como se muestra en la segunda fila
resaltada de la tabla 1 se obtuvo lo siguiente:
Figura 5. Formas de onda superpuestas de entrada y salida del circuito lógico
de la Figura 1
Figura 6. Zoom a la Figura 5 para encontrar el 𝑻𝑷𝑳𝑯
Figura 7. Zoom a la Figura 5 para encontrar el 𝑻𝑷𝑯𝑳
𝑻𝑷𝑳𝑯 𝑻𝑷𝑯𝑳 51𝑛𝑠 38𝑛𝑠
Tabla 2. Tiempos de Propagación circuito lógico de la figura 1
En el siguiente esquema lógico se puede observar que la ruta de color rojo es la
que contiene el mayor número de capas, entendiéndose por capas como el
número de compuertas lógicas que atraviesa. Fueron 3 Capas.
Figura 8. Esquema lógico de la Figura 3
Del montaje de la Figura 3 se obtuvo la siguiente tabla de verdad de la salida y de
puntos intermedios (mostrados en la Figura 8).
A B C S X Y
0 0 0 0 0 0
0 0 1 0 0 0
0 1 0 0 0 0
0 1 1 0 0 0
1 0 0 1 0 1
1 0 1 1 1 1
1 1 0 0 0 0
1 1 1 1 1 0
Tabla 3. Tabla de verdad Circuito lógico Figura 1
De las mediciones de la forma de onda de la entrada y la salida para el circuito de la
Figura 3 con la entrada lógica configurada como se muestra en la segunda fila
resaltada de la tabla 3 se obtuvo lo siguiente:
Figura 9. Formas de onda superpuestas de entrada y salida del circuito lógico
de la Figura 3
Figura 10. Zoom a la Figura 9 para encontrar el 𝑻𝑷𝑳𝑯
Figura 11. Zoom a la Figura 9 para encontrar el 𝑻𝑷𝑯𝑳
𝑻𝑷𝑳𝑯 𝑻𝑷𝑯𝑳 6𝑛𝑠 3𝑛𝑠
Tabla 4. Tiempos de Propagación circuito lógico de la figura 3
Es importante notar la diferencia tan amplia en los retardos del circuito 1 (Figura 1) al
circuito 2 (Figura 3), los cuales poseen la misma tabla de verdad por lo tanto la misma
función, obviamente el circuito 2 responde mucho más rápido por su nivel de
integración (utiliza menos dispositivos para hacer la misma función); entre mayor
número de capas mayor tiempo de propagación.
CONCLUSIONES
La importancia de las compuertas lógicas en nuestro mundo actual es indiscutible,
por eso es de alta importancia saber sus diferentes comportamientos y sus
tiempos de retardo.
El segundo circuito es claramente una reducción del primer circuito usando leyes
de Morgan y diagramas de Karnaugh
En el primer circuito se notó que se debe tener muy en cuenta todos los posibles
caminos de la señal para poder definir el número de capas del circuito.
Es de suma importancia saber definir cuál entrada debe ser excitada con la señal
cuadrada de 1Mhz para nuestro caso escogimos la entrada A porque era la que
más hacia variar la salida del sistema.
Se alcanza a notar que cuando un circuito es extremadamente amplio se vuelve
muy complejo de seguir, para una revisión y para ver los tiempos de retardos,
cada vez que se piense en implementar un circuito lógico debe aplicársele las leyes
de reducción para poder montar la expresión más simple.
Es importante cuando presenta el hecho de que el tiempo de retardo en cierta
capa del circuito da menor que en otra como el caso del circuito 1.