View
5
Download
0
Category
Preview:
Citation preview
UNIVERSIDAD Carlos III de Madrid
Tema 1. Jerarquía de Memoria
Departamento de Ingeniería de Sistemas y Automática
RAÚL PÉRULA MARTÍNEZLUIS ENRIQUE MORENO LORENTE
ALBERTO BRUNETE GONZALEZCESAR AUGUSTO ARISMENDI GUTIERREZ
DOMINGO MIGUEL GUINEA GARCIA ALEGREJOSÉ CARLOS CASTILLO MONTOYA
Esta obra se publica bajo una licencia Creative Commons Reconocimiento-NoComercial-CompartidaIgual 3.0 España.
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Ejercicio 1
Sistema simple de memoria
Registros CPU. Caché asociativa de 2 líneas (entradas), con campo de etiqueta de 4 bits y campo de datos de 1 Byte,
política de reemplazo LRU (Least Recently Used). Memoria física con palabra de memoria de 1 Byte.
Organización de Computadores 1
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Solución
Organización de Computadores 2
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 3
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 4
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 5
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 6
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 7
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Ejercicio 2
Aumento del tamaño de bloque
Registros CPU. Caché asociativa de 2 líneas (entrada), con campo de etiqueta de 3 bits y campo de datos de 2 Bytes,
política de reemplazo LRU (Least Recently Used). Memoria física con palabra de memoria de 1 Byte.
Organización de Computadores 8
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Solución
Organización de Computadores 9
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 10
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 11
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 12
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 13
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 14
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Ejercicio 3
Escritura en memoria (write-through)
Solución
Organización de Computadores 15
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 16
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 17
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 18
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 19
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 20
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Ejercicio 4
Escritura en memoria (write-back)
Solución
Organización de Computadores 21
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 22
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 23
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 24
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 25
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 26
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 27
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Ejercicio 5
Mapeo directo
Solución
Organización de Computadores 28
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 29
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 30
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 31
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 32
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 33
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 34
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Ejercicio 6
Mapeo asociativo por conjuntos
Solución
Organización de Computadores 35
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 36
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 37
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 38
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 39
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 40
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 41
Universidad Carlos III de MadridDepartamento de Ingeniería de Sistemas y Automática
Organización de Computadores 42
Recommended