CCOOMMPPUUEERRTTAASS

LÓGICAS

39

CAPITULO V

COMPUERTAS LÓGICAS

COMPUERTAS LÓGICAS. Las compuertas digitales son los bloques básicos de cualquier circuito digital. Todos los aparatos digitales, desde el más simple dispositivo, hasta la más sofisticada computadora, están formados por compuertas conectadas en una gran variedad de configuraciones. Una compuerta digital es un circuito electrónico con dos o más líneas de entrada y una línea de salida, que tiene la capacidad de tomar decisiones. La decisión tomada por una compuerta consiste en situar su salida en 0 ó en 1, dependiendo del estado de sus entradas y de la función lógica para la cuál ha sido diseñada. En electrónica digital existen ocho compuertas lógicas, designadas como AND, OR, NOT, YES, NAND, NOR, XOR y XNOR.

AND OR NOT YES

NAND NOR XOR XNOR

X SX SXY

SXY

S

XY

SXY

S XY

S XY

S

Fig. 5.1 Compuertas lógicas Como describir la operación de una compuerta. La operación de una compuerta lógica se puede expresar mediante una tabla de verdad, una ecuación lógica o un diagrama de temporización. Una tabla de verdad representa ordenadamente todas las posibles combinaciones de estados lógicos que pueden existir en las entradas y el valor que toma la salida en cada caso. La ecuación lógica relaciona matemáticamente la salida con las entradas. Un diagrama de temporización representa gráficamente el comportamiento de una compuerta con señales variables en el tiempo.

40

COMPUERTA AND.

XY

S

S = X •Y = X Y

Símbolo Expresión algebraica X Y S X 0 0 0 0 1 0 Y 1 0 0 1 1 1 S Tabla de verdad Diagrama de temporización

Fig. 5.2 Compuerta AND.

Comportamiento:

♦ Si todas sus entradas son uno, su salida será uno. ♦ Si al menos una de sus entradas es cero, su salida será cero.

COMPUERTA OR.

XY

S

S = X + Y

Símbolo Expresión algebraica X Y S X 0 0 0 0 1 1 Y 1 0 1 1 1 1 S Tabla de verdad Diagrama de temporización

Fig. 5.3 Compuerta OR.

Comportamiento:

♦ Si al menos una de sus entradas es uno, su salida será uno. ♦ Si todas sus entradas son cero, su salida será cero.

41

COMPUERTA NOT.

X S

X = X´

Símbolo Expresión algebraica

X X´ X 0 1 1 0 X´

Tabla de verdad Diagrama de temporización

Fig. 5.4 Compuerta NOT.

Comportamiento:

♦ Si su entrada es cero, su salida será uno. ♦ Si su entrada es uno, su salida será cero.

COMPUERTA YES.

X S

X = X

Símbolo Expresión algebraica

X X X 0 0 1 1 X

Tabla de verdad Diagrama de temporización

Fig. 5.5 Compuerta YES

Comportamiento:

♦ Si su entrada es cero, su salida es cero. ♦ Si su entrada es uno, su salida es uno.

42

COMPUERTA NAND.

XY

S

S = X • Y = X Y

Símbolo Expresión algebraica X Y S X 0 0 1 0 1 1 Y 1 0 1 1 1 0 S Tabla de verdad Diagrama de temporización

Fig. 5.6 Compuerta NAND

Comportamiento:

♦ Si al menos una de sus entradas es cero, su salida será uno. ♦ Si todas sus entradas son uno, su salida será cero.

COMPUERTA NOR.

XY

S

S = X + Y

Símbolo Expresión algebraica X Y S X 0 0 1 0 1 0 Y 1 0 0 1 1 0 S Tabla de verdad Diagrama de temporización

Fig. 5.7 Compuerta NOR.

Comportamiento:

♦ Si sus entradas son cero, su salida será uno. ♦ Si al menos una de sus entradas es uno, su salida será cero.

43

COMPUERTA XOR.

XY

S

S = X ⊕ Y

Símbolo Expresión algebraica X Y S X 0 0 0 0 1 1 Y 1 0 1 1 1 0 S Tabla de verdad Diagrama de temporización

Fig. 5.8 Compuerta XOR

Comportamiento:

♦ Si el número de entradas en alto es impar, la salida será alta. De otra manera será baja.

COMPUERTA XNOR.

XY

S

S= X ⊕ Y

Símbolo Expresión algebraica X Y S X 0 0 1 0 1 0 Y 1 0 0 1 1 1 S Tabla de verdad Diagrama de temporización

Fig. 5.9 Compuerta XNOR

Comportamiento:

♦ Si el número de entradas en alto es par, la salida será alta. ♦ Si el número de entradas en alto es impar, la salida será baja.

44

TIPOS DE COMPUERTAS Schmitt – Trigger

Las compuertas Schmitt-Trigger son dispositivos que se utilizan para convertir señales imperfectas, lentas o con ruido en señales digitales bien definidas, rápidas y sin ruido. Realizan las mismas funciones lógicas de las compuertas comunes pero poseen ciertas características distintivas especiales.

Fig. 5.10 Símbolo de dispositivos Schmitt-Trigger Las características de las compuertas Schmitt-trigger las hacen muy útiles en numerosas aplicaciones donde se presentan problemas con señales mal definidas, distorsionadas o ruidosas. Las compuertas Schmitt-trigger operan como compuertas comunes, pero se caracterizan por poseer una propiedad llamada histéresis que las hace inmunes al ruido y les permite trabajar con señales digitales no ideales. Una compuerta Schmitt-trigger entrega siempre una onda cuadrada a la salida, sin importar la forma de onda de la señal de entrada. La característica de histéresis significa que los dispositivos Schmitt-trigger solo responden cuando los voltajes aplicados a sus entradas superan unos valores límites preestablecidos, llamados umbrales. Buffer. Los buffers o separadores son esencialmente compuertas con una alta capacidad de corriente de salida. Estas características les permite manejar directamente LED’s, relevadores de estado sólido, relevadores electromecánicos y otras cargas que no pueden ser impulsadas directamente por compuertas comunes. Los buffers se utilizan principalmente como amplificadores de corriente. Un buffer a la salida de un circuito integrado digital aumenta su fan-out, es decir, la máxima corriente de salida que este puede suministrar. Existen básicamente dos clases de buffers: inversores y no inversores. Desde el punto de vista lógico, los buffers inversores operan como inversores convencionales. Los buffers no inversores entregan el mismo nivel lógico que reciben. Un buffer se puede conectar a una carga de dos formas: como disipador de corriente (modo sink) o como fuente de corriente (modo source). En el modo sink la carga se conecta entre la salida y el positivo de la fuente; y en el modo source la carga se conecta entre la salida y tierra.

45

Buffer no inversor Buffer inversor

Buffer de tres estados

Fig. 5.11 Clases de buffers. Compuertas de colector abierto. En las compuertas de salida de colector abierto debe conectarse una resistencia externa entre la salida de esta y + Vcc.

Fig. 5.12 Símbolo de una compuerta de colector abierto. Las compuertas de colector abierto TTL pueden operar sin la resistencia externa cuando se conecta a las entradas de otras compuertas TTL, aunque esto no se recomienda debido a la baja inmunidad al ruido encontrada. Sin una resistencia externa, la salida de la compuerta será un circuito abierto cuando la salida este en estado bajo Las compuertas de colector abierto TTL se emplean básicamente en tres aplicaciones principales que son: impulsar una lámpara o relevador, realizar lógica alambrada y para la construcción de un sistema de bus común. Impulsar lampara o relevador. Una salida de colector abierto puede impulsar una lámpara colocada en su salida a través de una resistencia limitadora. Lógica alambrada. Si las salidas de varias compuertas de colector abierto TTL se ligan con una sola resistencia externa, se realiza una lógica AND alambrada.

46

CD

AB

S

CD

AB

S

Vcc

Conexión física Símbolo gráfico

Fig. 5.13 Alambrado en lógica AND de dos compuertas NAND de colector abierto. Bus común. Las compuertas de colector abierto pueden ligarse para formar un bus común. En cualquier momento, todas las salidas de compuerta ligadas al bus, excepto una, deben mantenerse en su estado alto. La compuerta seleccionada puede estar ya sea en el estado alto o bajo, dependiendo de si se desea transmitir un 1 ó un 0 en el bus.

Vcc

Lineade bus

SI

I

I

I

1

2

3

4

Fig. 5.14 Compuertas de colector abierto que forman una línea de bus común.

Compuertas de tres estados. La lógica digital es binaria porque responde solamente a dos estados de entrada: el alto (1) y el bajo (0). En un dispositivo TTL, por ejemplo, una salida determinada solo podrá estar a un nivel alto o a un nivel bajo. Cualquier otro nivel de voltaje es invalido. Existen situaciones donde es deseable desconectar o aislar el terminal de salida del resto de la circuitería interna con el fin de lograr que ese punto quede libre o flotando, es decir, que no este ni en alto ni en bajo. La solución a ese problema es lo que se ha dado en llamar lógica de tres estados, o lógica tri.state®. Los dispositivos lógicos de tres estados tienen tres niveles de salida llamados alto, bajo y flotante. A este último se le denomina más exactamente estado de alta impedancia o estado Hi-Z.

47

Compuerta de tres estados

Activo alto Activo bajo

Fig. 5.15 Compuertas de tres estados Las compuertas de tres estados sustituyen de manera eficiente al arreglo de línea de bus común con compuertas de colector abierto. IMPLEMENTACIÓN DE FUNCIONES CON COMPUERTAS BASICAS

Un diagrama lógico o logigrama se obtiene a partir de una función o expresión lógica.

Un diagrama lógico es la representación en forma de símbolos de las funciones lógicas. La implementación de funciones consiste en desarrollar el diagrama lógico de una función

o expresión lógica dada con compuertas lógicas básicas o con lógica NAND o lógica NOR. La tabla de verdad nos representa el comportamiento del circuito para cada una de sus posibles combinaciones de entrada. Para determinar el número de combinaciones se aplica la formula 2n, donde “n” es el número de entradas. 1.- Realizar el diagrama lógico de la siguiente función y obtener su tabla de verdad:

F1 = A B´C + A´B C´+ B´C´

A B C

F1

Fig. 5.16 Logigrama de la función F1

48

La función lógica requiere para su implementación de tres inversores, tres compuertas AND y dos compuerta OR. A B C A´ B´ C´ AB´C A´BC´ B´C´ F1 0 0 0

0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0

0 0 0 0 0 1 0 0

0 0 1 0 0 0 0 0

1 0 0 0 1 0 0 0

1 0 1 0 1 1 0 0

Tabla 5.1 Tabla de verdad de la función F1

Para obtener la tabla de verdad de una función o diagrama lógico: 1. Determinar el número de entradas para poder obtener el número de posibles

combinaciones con la formula 2n, donde “n” es el número de entradas (en este caso n=3, por lo tanto hay 8 posibles combinaciones de entrada).

2. En la segunda columna se escriben cada una de las posibles combinaciones de entrada con su valor complementado o negado.

3. En las siguientes columnas (AB’C’, A’BC’, B’C’) se va colocando el resultado de cada uno de los términos de la expresión lógica de acuerdo a la combinación de entrada.

4. En la última columna (F1) se obtiene el estado de la salida de la función que corresponde a cada combinación de entrada.

2.- Realizar el diagrama lógico de la siguiente función y obtener su tabla de verdad:

F2 = A’ + AB’C’ + B’C + AD

A B C D

F2

Fig. 5.17 Logigrama de la función F2

49

La función lógica requiere para su implementación de tres inversores, tres compuertas AND y tres compuerta OR. Su tabla de verdad queda de la siguiente manera: A B C D A´ B´ C´D´ A´ AB´C´ AD F2 0 0 0 0

0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

1 1 1 1 1 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 0 1 0 0 1 1 0 0 0 0 1 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0

1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0

0 0 1 0 0 0 0 0 1 1 0 0 0 0 0 0

0 0 0 0 0 0 0 0 0 1 1 1 0 1 0 1

1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1

Tabla 5.2 Tabla de verdad de la función F2 IMPLEMENTACIÓN DE FUNCIONES CON LÓGICA NAND Y NOR

En la práctica, una unidad lógica tal como una compuerta NAND o NOR pueden emplearse como únicos elementos lógicos para implementar el diagrama lógico de una función lógica.

Obtención de las funciones NOT, AND, OR y NOR con lógica NAND FUNCION SÍMBOLO EQUIVALENCIA

NOT

AND

OR

NOR

Tabla 5.3 Equivalencia de la lógica NAND.

50

Obtención de las funciones NOT, OR, AND y NAND con lógica NOR.

FUNCION SIMBOLO EQUIVALENCIA

NOT

AND

OR

NAND

Tabla 5.4 Equivalencia de la lógica NOR.

En la implementación de funciones con compuertas lógicas NAND o NOR, estas pueden

simplificarse cuando quedan dos compuertas conectadas en serie, ya que una doble negación es igual a una afirmación. A A´ A

A A´ A

Fig. 5.18 Una doble negación es igual a una afirmación.

Implementar la siguiente función con compuertas NAND y con compuertas NOR.

F = A B + C´D

51

Lógica NAND.

COMPUERTAS LOGICASAB

C

D

F

Fig. 5.19 Función implementada con lógica NAND.

Simplificando.

AB

C

D

F

Fig. 5.20 Función simplificada.

Lógica NOR.

A

FB

C

D

Fig. 5.21 Función implementada con lógica NOR.

52

Simplificando.

A

FB

C

D

Fig. 5.22 Función simplificada. De esta manera es como se realizan los diagramas lógicos de las funciones implementadas con compuertas básicas, lógica NAND y lógica NOR. SIMPLIFICACIÓN DE FUNCIONES Álgebra de Boole El álgebra de Boole es un método muy sencillo para expresar, en forma de lenguaje matemático, la lógica digital. El método booleano permite representar, analizar y diseñar circuitos digitales. Sus principios teóricos fueron desarrollados por el matemático ingles George Boole en su obra “Análisis matemático de la lógica” publicada en 1847. Sin embargo, sólo hasta 1938 se descubrió su real utilidad. El álgebra booleana proporciona el método más compacto y conveniente de representar, analizar y diseñar circuitos lógicos. La operación completa de un circuito digital se puede describir mejor por álgebra booleana que utilizando complicados diagramas lógicos y extensas tablas de verdad. Cuando se diseña un circuito por métodos booleanos, el primer paso consiste generalmente en obtener su tabla de verdad de acuerdo con las condiciones de entrada y de salida. A partir de esta tabla se deriva entonces una ecuación booleana que se simplifica y conduce al circuito lógico deseado. El circuito obtenido por este método es el óptimo porque requiere de un número mínimo de compuertas para su realización. Esto reduce el costo, el tamaño físico y el consumo de potencia del mismo y mejora su confiabilidad y velocidad. Todas estas condiciones son importantes cuando se diseñan circuitos digitales.

53

Conceptos básicos En álgebra booleana, las entradas y salidas de un circuito digital se representan mediante caracteres alfabéticos llamados variables booleanas o lógicas. Generalmente, aunque no es una regla inflexible, las entradas se designan por las primeras letras del alfabeto y las salidas por las últimas. Las variables booleanas se caracterizan por ser binarias, es decir, sólo pueden adoptar uno de dos valores o estados posibles: 0 ó 1. En electrónica digital, una variable booleana representa el nivel de voltaje presente en un punto de un circuito. El 0 designa el nivel bajo y el 1 el nivel alto. Las variables booleanas se combinan para formar ecuaciones booleanas o lógicas. Una ecuación boolena es una expresión matemática que sintetiza la función de un circuito digital. Una ecuación booleana consta de tres elementos: variables de entrada, variables de salida y operadores lógicos. Los operadores lógicos (“·”, “+” y “_”) son signos que relacionan entre sí las variables de entrada y establecen su relación con la(s) variable(s) de salida. Operaciones básicas y derivadas El álgebra booleana maneja tres operaciones básicas llamadas AND o producto lógico, OR o suma lógica y NOT o complemento lógico. Estas operaciones son realizadas en la práctica por las compuertas AND, OR y NOT, respectivamente. A partir de las tres operaciones básicas descritas anteriormente se derivan las operaciones NAND, NOR, XOR y XNOR, realizadas por las compuertas del mismo nombre. Los postulados del álgebra de Boole son: Los postulados son suposiciones fundamentales que también se denominan axiomas. 1 .- a) 0 · 0 = 0 b) 1 + 1 = 1 2.- a) 0 · 1 = 0 b) 1 + 0 = 1 3.- a) 1 · 0 = 0 b) 0 + 1 = 1 4.- a) 1 · 1 = 1 b) 0 + 0 = 0 5.- a) 0´ = 1 b) 1´ = 0 Los teoremas del álgebra de Boole son:

1. Ley conmutativa.

a) A + B = B + A b) A·B = B·A

2.- Ley asociativa. a) A + (B + C) = (A + B) + C b) A (BC) = (AB)C

54

3.- Ley distributiva.

a) A (B + C) = AB + AC b) A + (BC) = (A + B)(A + C) 4- Ley de los idempotentes.

a) A + A = A b) A · A = A

5.- Ley de absorción.

a) A + AB = A b) A (A + B) = A

6.- Ley complementaria.

a) A´+ A = 1 b) A´· A = 0

7.- Ley de identidad.

a) 0 + A = A b) 1 · A = A

8.- Ley de los elementos nulos.

a) 1 + A = 1 b) A · 0 = 0

9.- Teoremas de DeMorgan.

a) (A + B)´= A´B´ b) (A B)´= A´+ B´

10.-Ley de doble negación.

a) ( x ´)´ = x Ejemplos:

Simplificar las siguientes funciones por álgebra de Boole y obtener su tabla de verdad. 1. S = A’BC + AB’C’ + AB’C + ABC

S = A’BC + ABC + AB’C’ + AB’C S = BC(A+A’) + AB’(C’+C) A+A’ = C’+C = 1 S = BC(1) + AB’(1) BC(1) = 1, AB’(1) = 1 S = BC + AB’

A B C A´ B´ C´ A´BC AB´C´ B´C´ ABC S 0 0 0

0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0

0 0 0 1 0 0 0 0

0 0 0 0 1 0 0 0

0 0 0 0 0 1 0 0

0 0 0 0 0 0 0 1

0 0 0 1 1 1 0 1

Tabla 5.5 Tabla de verdad de la función S sin simplificar.

55

A B C A´ B´ C´ A´B´C´ BC AB´ S 0 0 0

0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0

0 0 0 1 0 0 0 1

0 0 0 1 0 0 0 1

0 0 0 0 1 1 0 0

0 0 0 1 1 1 0 1

Tabla 5.6 Tabla de verdad de la función S simplificada.

2. F = xy’z’ + xy’z + x’y’z’ + xyz + xy F = xy’z’ + x’y’z’ + xyz + xy + xy’z F = y’z’(x+x’) + xy(z+1) + xy’z

x+x’=1 z+1=1 F = y’z’(1) + xy(1) + xy’z F = y’z’ + xy + xy’z X Y Z X´ Y´ Z´ XY´Z´ XY´Z X´Y´Z´ XYZ XY F 0 0 0

0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0

0 0 0 0 1 0 0 0

0 0 0 0 0 1 0 0

1 0 0 0 0 0 0 0

0 0 0 0 0 0 0 1

0 0 0 0 0 0 1 1

1 0 0 0 1 1 1 1

Tabla 5.7 Tabla de verdad de la función F sin simplificar.

A B C A´ B´ C´ Y´Z´ XY XY´Z F 0 0 0

0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0

1 0 0 0 1 0 0 0

0 0 0 0 0 0 1 1

0 0 0 0 0 1 0 0

1 0 0 0 1 1 1 1

Tabla 5.8 Tabla de verdad de la función F simplificada.

Se observa en las tablas de verdad de ambas funciones, que las salidas para cada combinación de entrada es la misma para la función sin simplificar y la función simplificada.

56

Mapas de Karnaugh

Los mapas de Karnaugh proporcionan un método sistemático para simplificar y manipular expresiones booleanas. También proporcionan un grupo de localidades o áreas etiquetadas de una forma especial, donde cada una representa una combinación única de variables. Localidades en los mapas de Karnaugh.

a) para expresiones de dos variables.

YX

0 1 0 X´Y´ X´Y 1 XY´ XY

Mapa de Karnaugh para dos variables.

b) para expresiones de tres variables.

YZ

X

00 01 11 10 0 X´Y´Z´ X´Y´Z X´YZ X´YZ´ 1 XY´Z´ XY´Z XYZ XYZ´

Mapa de Karnaugh para tres variables.

c) para expresiones de cuatro variables.

YZ WX

00 01 11 10 00 W´X´Y´Z´ W´X´Y´Z W´X´YZ W´X´YZ´ 01 W´XY´Z´ W´XY´Z W´XYZ W´XYZ´ 11 WXY´Z´ WXY´Z WXYZ WXYZ´ 10 WX´Y´Z´ WX´Y´Z WX´YZ WX´YZ´

Mapa de Karnaugh para cuatro variables.

Ejemplos:

Simplificar las siguientes funciones mediante mapas de Karnaugh. 1.- F =xy’z’ + x’y’z + x’y’z’ + x’yz Vaciando la función en el mapa.

YZ X

00 01 11 10 0 1 1 1 1 1

57

Agrupando celdas adyacentes.

YZ X

00 01 11 10 0 1 1 1

1 1

1 2

Al agrupar las celdas adyacentes se observa que no se agrupo la localidad 000 y 001, por que ya están previamente agrupadas. Volver a agruparlas seria hacer más grande la función y el término obtenido estaría de más, ya que no afecta la salida de la función.

Se obtiene la función simplificada del mapa. F = y’z’ + x’z

2.- F = wx’y’z + w’x’y’z’ + w’xyz’ + wxy’z + w’xy’z’ + w’x’y’z + w’xyz + w’xy’z Vaciando la función en el mapa.

YZ WX

00 01 11 10 00 1 1 01 1 1 1 1 11 1 10 1

Agrupando las celdas adyacentes.

YZ

WX

2 00 01 11 10

00 1 1

01 1 1 1 1 3

11 1

10 1

1

La función simplificada es: F = y’z + w’x’y’ + w’x

58

Método tabular El método de mapas de Karnaugh es conveniente en tanto que el número de variables no exceda cinco o seis. Conforme aumenta el número de variables, el número excesivo de cuadros evita una selección razonable de cuadros adyacentes. La desventaja obvia del mapa es que en esencia es un procedimiento de ensayo y error, que depende de la habilidad del usuario para reconocer ciertos patrones. Para funciones de seis o más variables, es difícil tener la seguridad de que se ha hecho la mejor selección. El método tabular supera esta dificultad. Es un procedimiento específico de paso a paso que esta garantizado para producir una expresión simplificada en forma estándar para una función. Puede aplicarse a problemas con muchas variables y tiene un potencial para utilizar el procedimiento en computadora. Sin embargo, es bastante tedioso para el uso humano y propenso a errores debido a su proceso rutinario y monótono. El método de tabulación lo formulo por vez primera Quine y los mejoro posteriormente McCluskey. También se le conoce como método de Quine-McCluskey. A continuación se da un ejemplo de simplificación de una función empleando el método tabular. El siguiente ejemplo es meramente ilustrativo, ya que como se menciono anteriormente el verdadero potencial de este método es para seis o más variables.

Simplificar la siguiente función por el método tabular: F = A’B’C’D’ + A’B’C’D + A’B’CD’ + AB’C’D’ + AB’CD’ + AB’CD + ABCD’ + ABCD Se representan los términos de la función en valores de unos (1’s) y ceros (0’s). 0000 + 0001 + 0010 + 1000 + 1010 + 1011 + 1110 + 1111

1.- Se ordenan los términos binarios, colocando primero los términos que no contengan unos, luego los que tengan un uno, luego los que tengan dos unos, y así sucesivamente.

A B C D

1 0 0 0 0 ↵

2 0 0 0 1 ↵

3 0 0 1 0 ↵

4 1 0 0 0 ↵

5 1 0 1 0 ↵

6 1 0 1 1 ↵

7 1 1 1 0 ↵

8 1 1 1 1 ↵

59

2.- Se encuentran los términos que difieren solo en una variable, la cual se elimina y se tiene un término con una literal menos.

A B C D

1, 2 0 0 0 -

1, 3 0 0 - 0 ↵

1, 4 - 0 0 0 ↵

3, 5 - 0 1 0 ↵

4, 5 1 0 - 0 ↵

5, 6 1 0 1 - ↵

5, 7 1 - 1 0 ↵

6, 8 1 - 1 1 ↵

7, 8 1 1 1 - ↵

3.- Se repite el paso 2, se encuentran los términos que difieren solo en una variable, la cual se elimina y se tiene un término con una literal menos.

A B C D

1, 3, 4, 5 - 0 - 0

1, 4, 3, 5 - 0 - 0

5, 6, 7, 8 1 - 1 -

5, 7, 6, 8 1 - 1 -

La función simplificada es:

F = A’B’C’ + B’D’ + AC EJERCICIOS PROPUESTOS 1. Obtener el diagrama lógico y su tabla de verdad de las siguientes funciones con compuertas

básicas: 1.- F = x’yz’ + xy’z + x’yz + yz’ 2.- S = AB’C’D + BC’D’ + D’ +A’B + ABD 3.- W = ADE’ + B’CA + AF + DE’F

60

2. Obtener las siguientes funciones con lógica NAND, realizar su diagrama lógico y obtener su tabla de verdad.

1.- S = xy’ + xy’z + x’z 2.- F = AB’C’ + A’B’C’ + AB’C + A’BC 3.- W = xy’z’ + x’y’z’ + xy’z + y’z

3. Obtener las siguientes funciones con lógica NOR, realizar su diagrama lógico y obtener su

tabla de verdad.

1.- S = A’BC’ + A’BC + B’C 2.- W = x’yz + x’z’ + y’z’ 3.- F = a’b’c + b’cd’ + a’cd’ + c’

4. Simplificar las siguientes funciones por álgebra de Boole y obtener su tabla de verdad.

1.- S = xyz + x’y + xyz’ 2.- W = ABC + A’B’C + A’BC + ABC’ + A’B’C’

3.- F = BC + AC’ + ABC + BCD 5. Simplificar las siguientes funciones por mapas de Karnaugh y obtener su tabla de verdad.

1.- F = wxyz’ + w’xyz’ + wx’y’z’ + wxyz + w’x’yz + wxy’z’ + wx’yz + w’x’y’z’ + wx’yz’ 2.- S = A’B’C’ + AB’C + AB’C’ + A’BC + ABC’ 3.- W = a’b’cd + a’bcd’ + abcd + ab’cd + abc’d’ + abcd’ + ab’c’d + a’bcd + a’b’c’d’ + ab’c’d’

6. Simplificar las siguientes funciones por el método tabular y obtener su tabla de verdad.

1.- S = w’xyz’+w’x’yz+w’x’y’z’+wxyz+wxyz’+wx’y’z+w’xyz’+w’xyz+wxy’z’+w’xy’z’+wx’yz 2.- W = ABCD’ + A’BCD + A’B’C’D + A’B’C’D’ + AB’C’D + A’BCD’ + A’BC’D + ABCD