1/17

MSM7533V 2ch シングルレイルコーデック

概要 MSM7533V は、300～3400Hz の音声帯域の信号を A/D、D/A 変換するためのフィルタを内蔵した

CMOS による 2 チャネルコーデック LSI です。 本 LSI は、単一電源動作、低消費電力動作ができ、1 チップに 2 チャネルの AD/DA 変換機能を持

っており、実装面積、外付け部品の削減ができますので、デジタル電話端末、デジタル PABX、ハンズフリー電話機のエコーキャンセラ DSP のアナログインタフェース用に最適です。

特長 ● 単一 5V 電源動作 ● 消費電力

動作時： typ 35mW max 74mW VDD＝5V パワーセーブ時： typ 7mW max 16mW VDD＝5V パワーダウン時： typ 0.05mW max 0.3mW VDD＝5V

● ITU-T 圧伸則に従っています。 μ/A-law ピンセレクタブル

● PLL を内蔵していますのでマスタクロックは不要です。 ● PCM インタフェースは 2CH シリアル／パラレル切替え可能 ● 伝送クロック ： 64, 128, 256, 512, 1024, 2048kHz

96, 192, 384, 768, 1536, 1544, 200kHz （2CH シリアル時、64, 96kHz は不可）

● 送信ゲイン調整が可能 ● 基準電圧源内蔵 ● アナログ出力は 600Ωライントランスを直接駆動可能 ● パッケージ：

24 ピンプラスチック SOP （SOP24-P-430-1.27-K） （製品名：MSM7533VG3-K）

作成： 2011 年 10 月 11 日 前回作成： 2010 年 12 月 21 日

MSM7533V

2/17

ブロック図

ALAW

MSM7533V

3/17

端子接続 （上面図）

ALAW

NC ： 未使用ピン

MSM7533V

4/17

端子機能説明 ●AIN1、AIN2、GSX1、GSX2

AIN1、GSX1 はチャネル 1 の、AIN2、GSX2 はチャネル 2 の送信アナログ入力及び送信レベル調整用端子です。

AIN1、AIN2 は、オペアンプ反転入力、そしてGSX1、GSX2 はオペアンプ出力に接続されています。レベル調整は下記の方法を参考にして下さい。

AIN1、AIN2 を使用しない場合、AIN1 は GSX1、AIN2 は GSX2 に配線して下さい。 パワーセーブ、パワーダウン時、GSX1、GSX2 出力は AG 電位となります。

●AOUT1、AOUT2 AOUT1 はチャネル 1 の、AOUT2 はチャネル 2 の受信アナログ出力端子です。 出力振幅は、DIN1、DIN2 へ 3dBmO のデジタル信号を入力した時、3.4Vpp で SG（信号グランド電

位：1/2VDD）を中心に振れ、600Ω以上の負荷を駆動できます。 パワーセーブ、パワーダウン時これらの出力は高抵抗で SG 電位を出力します。

●VDD 5V 電源端子です。使用される装置のアナログ電源系を使用して下さい。この端子と AG 端子間に

0.1～1μF の高周波特性の良いバイパスコンデンサと 10～20μF のコンデンサを必要に応じて入れて下さい。

●DIN1

DIN1 はパラレルモード選択時のチャネル 1 の PCM 信号入力端子で、この端子への直列 PCM 信号入力と、それに同期した RSYNC 信号、BCLK 信号により DA 変換を行い、アナログ出力を AOUT1端子より出力します。PCM 信号のデータ速度は BCLK 周波数と同じです。

PCM 信号は、BCLK 信号の立下がりでシフトされ、8 ビットシフトされた時点で内部レジスタにラッチされます。PCM データ（MSD）の先頭は RSYNC の立上がりで識別されます。

シリアルモード選択時、この入力端子は使用しませんが、GND（0V）へ接続して下さい。

MSM7533V

5/17

●DIN2

DIN2 はパラレルモード選択時のチャネル 2 の PCM 信号入力端子で、この端子への直列 PCM 信号入力と、それに同期した RSYNC 信号、BCLK 信号により DA 変換を行いアナログ出力を AOUT2端子より出力します。PCM 信号のデータ速度は BCLK 周波数と同じです。

PCM 信号は、BCLK 信号の立下がりでシフトされ、8 ビットシフトされた時点で内部レジスタにラッチされます。PCM データ（MSD）の先頭は RSYNC の立上がりで識別されます。

シリアルモード選択時、この入力端子は 2CH 多重化 PCM 信号入力端子として使用します。

●BCLK DIN1、DIN2、DOUT1、DOUT2 の PCM 信号のシフトクロック信号入力端子です。周波数はデータ

速度と同一で、64、96、128、192、256、384、512、768、1024、1536、1544、2048、200kHz です。 この信号を、"1"又は"0"に固定することにより、送信、受信共にパワーセーブ状態になります。

●RSYNC 受信同期信号入力端子です。この信号により DIN1、DIN2 端子への直列 PCM 信号列から必要な

8 ビットの PCM データを選択します。また、この同期信号により受信部のすべてのタイミング信号を同期させます。この同期信号は BCLK と位相同期している（BCLK と同一のクロック源から作られている）ことが必要です。周波数は受信部の交流特性（主に周波数特性）を保証するため、8kHz±50ppm にして下さい。ただし、使用される装置の周波数特性が厳密に規定されていない場合には 6kHz～9kHzの範囲で動作可能ですが、電気的特性のカタログ値での保証はできません。

●XSYNC

送信同期信号入力端子です。DOUT1、DOUT2 端子からの PCM 出力信号は、この信号に同期して出力されます。また、この同期信号により、PLL をトリガすると共に送信部すべてのタイミング信号を同期させます。この同期信号は BCLK と位相同期していることが必要です。周波数は送信部の交流特性（主に周波数特性）を保証するため、8kHz±50ppm にして下さい。ただし、使われる装置の周波数特性が厳密に規定されていない場合には 6kHz～9kHz の範囲で動作可能ですが、電気的特性のカタログ値での保証はできません。

この信号を、"1"又は"0"に固定することにより、送信、受信共にパワーセーブ状態になります。

MSM7533V

6/17

●DOUT1

DOUT1 はパラレルモード選択時のチャネル 1 の PCM 信号出力端子です。この PCM 出力信号はBCLK 信号の立上がりに同期して MSD から順に出力されます。（MSD は BCLK と XSYNC のタイミングにより、XSYNC の立上がりで出力される場合があります。）

この端子は、PCM 出力の 8 ビット以外の時間ではハイインピーダンスになります。また、この端子はパワーダウン、パワーセーブ時にもハイインピーダンスになります。シリアル・モード選択時、この端子

は 2CH 多重化 PCM 信号出力端子となります。 出力形態は、オープンドレインですので、プルアップ抵抗が必要です。 符号化則、出力符号形式については ITU-T 勧告に従っており、A-law では偶数ビットの反転もして

おります。

●DOUT2 DOUT2 はパラレルモード選択時のチャネル 2 の PCM 信号出力端子です。この PCM 出力信号は

BCLK 信号の立上がりに同期して MSD から順に出力されます。（MSD は BCLK と XSYNC のタイミングにより、XSYNC の立上がりで出力される場合があります。）

この端子は、PCM 出力の 8 ビット以外の時間ではハイインピーダンスになります。また、この端子はパワーダウン、パワーセーブ時にもハイインピーダンスになります。シリアル・モード選択時、この端子

はオープン状態となります。 出力形態は、オープンドレインですので、プルアップ抵抗が必要です。 符号化則、出力符号形式については ITU-T 勧告に従っており、A-law では偶数ビットの反転もして

おります。

●CHPS PCM 入出力モードの選択信号入力端子です。 この信号がデジタル"H"レベルの時、PCM 入出力はパラレルモードとなり、CH1 と CH2 の PCM デ

ータが同一タイミングで DOUT1、DOUT2、DIN1、DIN2 より入出力されます。 この信号がデジタル"L"レベルの時、PCM 入出力はシリアルモードとなり、CH1 と CH2 の PCM デー

タは時分割多重化したデータとして DOUT1、DIN2 より入出力されます。

μ-law A-law

MSM7533V

7/17

●PDN

パワーダウン制御信号入力端子です。デジタル"L"レベルで送信、受信共にパワーダウン状態になります。

●AG

アナログ信号用のグランド端子です。

●DG デジタル信号回路用のグランド端子です。本 IC の内部ではアナロググランド（AG）とは分離されて

いますが、プリント基板上ではアナロググランド（AG）に接続して下さい。

●SGC 信号グランド電位作成回路用のバイパスコンデンサ端子です。0.1μF の高周波特性の良いコンデ

ンサを SGC と AG 間に入れて下さい。

●ALAW この端子は圧伸則を切り替えるための制御信号入力端子です。デジタル"L"レベルの時、CODEC

はμ-law で動作し、デジタル"H"レベルの時、CODEC は A-law で動作します。 この端子は、IC 内部でプルダウンしていますので、この端子を開放で使用された場合 CODEC は

μ-law で動作します。

MSM7533V

8/17

絶対最大定格

推奨動作条件

MSM7533V

9/17

電気的特性 ●直流及びデジタルインタフェース特性

●送信アナログインタフェース

●受信アナログインタフェース

MSM7533V

10/17

●交流特性 （1/3）

注記： *1. ソフォメトリックフィルタ使用

MSM7533V

11/17

●交流特性 （2/3）

注記： *1. ソフォメトリックフィルタ使用 *2. 上段はμ-law、下段は A-law について規定する *3. PCMIN へ"0"コード入力 *4. AVT は GSX-DOUT 間、AVR は DIN-AOUT 間で規定する *5. 群遅延歪の最小値を基準とする

MSM7533V

12/17

●交流特性 （3/3）

注記： *6. 無通話時雑音で測定

MSM7533V

13/17

タイミングチャート ●送信タイミング

送信側

●受信タイミング

受信側

図 1 パラレルモード時のタイミングチャート （CHPS=1）

送信側

受信側

図 2 シリアルモード時のタイミングチャート （CHPS=0）

MSM7533V

14/17

応用回路例 ●基本接続例 （PCM シリアルモード動作）

MSM7533V

15/17

使用上の注意

● 電気的性能を保証するため、電源のバイパスコンデンサは高周波特性の良い、コンデンサを使用し、LSI の端子近傍に入れて下さい。

● AG 端子と DG 端子は、できる限り短く低インピーダンスでシステムグランドと接続して下さい。

● プリント基板に実装されるときは、IC ソケットを使用せず直接基板に取付けてください。やむをえずIC ソケットを使用される場合には、リードの短いソケットを使って下さい。

● 架等への実装時、本 IC の近くに電源トランス等、電磁波を発生するものが有る場合、シールドを行って下さい。

● 電源投入時のラッチアップを防止するため、VDD 端子が－0.3V 以下にならないようにして下さい。

● 本 IC の誤動作及び特性劣化を防ぐため、雑音（特に高周波のスパイク性雑音やパルス性雑音）の小さい電源を使って下さい。

MSM7533V

16/17

パッケージ寸法図

表面実装型パッケージ実装上のご注意

SOP、QFP、TSOP、TQFP、LQFP、SOJ、QFJ（PLCC）、SHP、BGA 等は表面実装型パッケージであり、リフロー実装時の熱や保管時のパッケージの吸湿量等に大変影響を受けやすいパッケージです。

したがって、リフロー実装の実施を検討される際には、その製品名、パッケージ名、ピン数、パッケー

ジコード及び希望されている実装条件（リフロー方法、温度、回数）、保管条件などをローム営業窓口ま

で必ずお問い合わせください。

MSM7533V

17/17

ご注意 本資料の一部または全部をラピスセミコンダクタの許可なく、転載・複写することを堅くお断りします。

本資料の記載内容は改良などのため予告なく変更することがあります。

本資料に記載されている内容は製品のご紹介資料です。ご使用にあたりましては、別途仕様書を必ずご請求のうえ、

ご確認ください。

本資料に記載されております応用回路例やその定数などの情報につきましては、本製品の標準的な動作や使い方を

説明するものです。したがいまして、量産設計をされる場合には、外部諸条件を考慮していただきますようお願いいた

します。

本資料に記載されております情報は、正確を期すため慎重に作成したものですが、万が一、当該情報の誤り・誤植に

起因する損害がお客様に生じた場合においても、ラピスセミコンダクタはその責任を負うものではありません。

本資料に記載されております技術情報は、製品の代表的動作および応用回路例などを示したものであり、ラピスセミ

コンダクタまたは他社の知的財産権その他のあらゆる権利について明示的にも黙示的にも、その実施または利用を

許諾するものではありません。上記技術情報の使用に起因して紛争が発生した場合、ラピスセミコンダクタはその責任

を負うものではありません。

本資料に掲載されております製品は、一般的な電子機器（AV 機器、OA 機器、通信機器、家電製品、アミューズメン

ト機器など）への使用を意図しています。

本資料に掲載されております製品は、「耐放射線設計」はなされておりません。

ラピスセミコンダクタは常に品質・信頼性の向上に取り組んでおりますが、種々の要因で故障することもあり得ます。

ラピスセミコンダクタ製品が故障した際、その影響により人身事故、火災損害等が起こらないようご使用機器でのディ

レーティング、冗長設計、延焼防止、フェイルセーフ等の安全確保をお願いします。定格を超えたご使用や使用上の

注意書が守られていない場合、いかなる責任もラピスセミコンダクタは負うものではありません。

極めて高度な信頼性が要求され、その製品の故障や誤動作が直接人命を脅かしあるいは人体に危害を及ぼすおそ

れのある機器・装置・システム（医療機器、輸送機器、航空宇宙機、原子力制御、燃料制御、各種安全装置など）への

ご使用を意図して設計・製造されたものではありません。上記特定用途に使用された場合、いかなる責任もラピスセミ

コンダクタは負うものではありません。上記特定用途への使用を検討される際は、事前にローム営業窓口までご相談

願います。

本資料に記載されております製品および技術のうち「外国為替及び外国貿易法」に該当する製品または技術を輸出

する場合、または国外に提供する場合には、同法に基づく許可が必要です。

Copyright 2011 LAPIS Semiconductor Co., Ltd.

〒193-8550 東京都八王子市東浅川町 550-1 http://www.lapis-semi.com/jp/

概要特長ブロック図端子接続端子機能説明絶対最大定格推奨動作条件電気的特性タイミングチャート応用回路例使用上の注意パッケージ寸法図ご注意