7
7/18/2019 Arquitectura Harvard http://slidepdf.com/reader/full/arquitectura-harvard-56d60808d7d2a 1/7 INSTITUTO TECNOLÓGICO SUPERIOR DE JEREZ INGENIERÍA MECATRÓNICA MICROCONTROLADORES ICE. OSCAR GABRIEL CARRERA GARCÍA  ARQUITECTURA HARVARD JAVIER DORADO ROMERO NO. CONTROL: 11070045 21 DE AGOSTO DE 2014

Arquitectura Harvard

Embed Size (px)

Citation preview

Page 1: Arquitectura Harvard

7/18/2019 Arquitectura Harvard

http://slidepdf.com/reader/full/arquitectura-harvard-56d60808d7d2a 1/7

INSTITUTO TECNOLÓGICO SUPERIOR DE JEREZINGENIERÍA MECATRÓNICA

MICROCONTROLADORES ICE. OSCAR GABRIEL CARRERA GARCÍA

 ARQUITECTURA HARVARD

JAVIER DORADO ROMERO NO. CONTROL: 11070045

21 DE AGOSTO DE 2014

Page 2: Arquitectura Harvard

7/18/2019 Arquitectura Harvard

http://slidepdf.com/reader/full/arquitectura-harvard-56d60808d7d2a 2/7

 ARQUITECTURA HARVARD

Este modelo, que utilizan los microcontroladoresPIC, tiene la unidad central de proceso (CPU)conectada a dos memorias (una con las instrucciones

 y otra con los datos) por medio de dos busesdiferentes.

Page 3: Arquitectura Harvard

7/18/2019 Arquitectura Harvard

http://slidepdf.com/reader/full/arquitectura-harvard-56d60808d7d2a 3/7

 ARQUITECTURA HARVARD

Page 4: Arquitectura Harvard

7/18/2019 Arquitectura Harvard

http://slidepdf.com/reader/full/arquitectura-harvard-56d60808d7d2a 4/7

FUNCIONAMIENTO

Una de las memorias contiene solamente lasinstrucciones del programa (Memoria de Programa), y laotra sólo almacena datos (Memoria de Datos).

 Ambos buses son totalmente independientes lo quepermite que la CPU pueda acceder de formaindependiente y simultánea a la memoria de datos y a lade instrucciones. Como los buses son independienteséstos pueden tener distintos contenidos en la misma

dirección y también distinta longitud. También lalongitud de los datos y las instrucciones puede serdistinta, lo que optimiza el uso de la memoria en general.

Page 5: Arquitectura Harvard

7/18/2019 Arquitectura Harvard

http://slidepdf.com/reader/full/arquitectura-harvard-56d60808d7d2a 5/7

Para un procesador de Set de InstruccionesReducido, o RISC (Reduced Instrucción SetComputer), el set de instrucciones y el bus dememoria de programa pueden diseñarse de talmanera que todas las instrucciones tengan una solaposición de memoria de programa de longitud.

 Además, al ser los buses independientes, la CPU

puede acceder a los datos para completar laejecución de una instrucción, y al mismo tiempo leerla siguiente instrucción a ejecutar.

Page 6: Arquitectura Harvard

7/18/2019 Arquitectura Harvard

http://slidepdf.com/reader/full/arquitectura-harvard-56d60808d7d2a 6/7

 VENTAJAS

· El tamaño de las instrucciones no esta relacionadocon el de los datos, y por lo tanto puede seroptimizado para que cualquier instrucción ocupe unasola posición de memoria de programa, logrando asímayor velocidad y menor longitud de programa.

· El tiempo de acceso a las instrucciones puede

superponerse con el de los datos, logrando unamayor velocidad en cada operación.

Page 7: Arquitectura Harvard

7/18/2019 Arquitectura Harvard

http://slidepdf.com/reader/full/arquitectura-harvard-56d60808d7d2a 7/7

Fuente

http://www.fing.edu.uy/tecnoinf/mvd/cursos/arqcomp/material/teorico/arq-teorico05.pdf