sEc.12-5

E P I L A .S U B R U T I N A S I N T E R R U P C I O N

gs

Direccionamiento indexado: Las instrucciones en este modo contienen 3 bytes con los ltimos dos conformando una direccin de 16 bits. La parte d-eIa direccin de la instruccin se agregaal valor presentealmado en el registro ndice para obtener la direccin efectiva. El registro ""t ndice se incrementa a menudo o se decrementapara facilitar la ejecucin de los bucles del programa y tener acceso a tablas de datos almacenados en la memoria. Direccionamiento de registro base: Este es similar al modo de direccionamientoindexado, excepto que la parte de direccin de la instruccin consiste de un nmero de bits que es menor que el nmero de bits requeridos,para una direccin completa. La direccin efectiva se calcula agregandoei contenido de un registro ndice a la direccin parcial en Ia istruccin. El registro usado en el modo se llama a menudo registrobase en vez de registrJndice. El registro base retiene una direccin base y la con resdireccin truncada en la instruccin especificaun desplazamiento pecto a la direccinbase. Direccionamiento indirecto: En este modo la parte de la direccin la instruccin especificala direccin donde se almacena la direccin de efectiva. El control ee la parte de la direccin de la instruccin y la usa para direccionar la memori con el fin de leer la direccin efectiva.La memoria debe ser accesadade nuevo para leer el operandosi la instruccin es>\ \\n sp:*.,ss

fu iti".i"

de bifurcacin la cual es trasferida al PC '

. R s \r is=t.rsqoii:o

&c tis

ca'

s>-

+

Za

(, T

I I

,' .l!

GS >v I I

AR

Z':7!

:

5U J-

tc--

||

..-r

4

rl\q

Ll

|lr.or IF

I tT lT T t t

Q!

ffi7

@8

cIRcUIToSINTEGRADoS IGITALES D

cAP. 13

positivos Mos debe ser tal que la resistencia de e2, cuando est conduciendo.es mucho menor que la resistenciade el puiu *""tuner ra sarida y a un_r'oltaje por debajode V,. La compuerta NAND mostrada en la Figura 13-21(b) usa transistores emisores' Las entradas A y B deben r", u*i". dt;;." que todos los transistores conduzcan y.causenque la.salida .u po"g"'"it". si cualquier enrrada estaja, el tra.nsisto.r co.respo.rdientl.;-;;';n..corte y la sarida ser alta. De nuevo, la resistencia en serie r.maaa p"; lo. ,.p".i;i;;; \1oS _a_ctivos, debe ser me_nor que la correspondiente la resistenciade a carga Mos. La compuertaNoR, mostrada .n r" rigui"*t-zt(.), usa tran_ sistoes en paralelo. si entrada_ atia, es -son co*espon_ _c-ualquier diente co.nduce la salida y "-r-li""ri.tor bajas, b"". si todas tas e.,traa. todos "r ios transistoresactivos estarn en corte y la sarida ".tu. "1t". 13-8 M O S C O M P L E M E N T A D OC M O S ) (

Los circuitos Mos complementados obtienen ventaja del hecho de que ambos dispositivosde :-ar3l n y p puedenser fabricadosen el mismo substrato. Los circuitos cMos cr,iite' de ambos tip".-a. iispositivos MoS interconectados para fomar funciones lgicas. El circuito bsico es el inversor' que consiste de un transistor de ca'al tipo p y un transistor de canal tipo n, como se muestra en la Figural}_22(a). El terminal de la fuente del dispositivo de canal p est en vo, y er terminal de la fuente del dispositivo de canal n est a tierra. pi"ulo, i;-t;;-il.de estar entre f 3 v f 18 v. Los dos niveles de voltaje son 0 pa#.iiiuur bajo y vro para el nivel alto. Para comprenderla operacindel inversor,. debe se repasarel comportamiento del transisto MOS de la seccionprevla:I . El Mos de canal n conducecuando su voltaje de puerta a fuente es

positivo.

2 . El MOS de canal p conducecuando su voltaje de puerta a fuente es negativo. 3' cualquier tipo de dispositivo se pone en corte cuando su voltaje de puerta a fuente es cro. considere ahora la operacindel inversor. cuando su entrada es baja ambas puertas estn en potencial cero. La entrada r.t-, -voo con respecto a la fuente del di.spositivo canar p y; de ;;-i"Jp".to a ra fuente del dispositivo de canar n. Er resulJuoei que el dispositiio a" canal p se active y el dispositjvg d.ecanar n.se-ponga en corte. Bajo estascondiciones hay un camino de baja impedanciadesdJ v' hasia l";i" y un camino de impedancia muv alta desde la.aliaa halsia tieria.-por'ianto el voltaje de salida .e acer" al nivel ;ttr y,*;o condicione.-.,.-ales de carga. -y-l, cuando la entrada es a.lta, ambas'pu*it. estn en vr; situacin se invierte: el disnositivode.canar p *u pn"" en corte y er de canar n conduce. El resultadoe. gu* la salida ." al nivel bajo de 0 V. ;i;;

voo

'"-1_., rF" a:( a ) Inversor

l*o -l

I

Y=A'

v = (AB), Y=(A+B)'

(b) CompuertaNAND Figura 13-22

(c) Compuerta NOR C i r c u i t o sl g i c o sC M O S

En cada caso un transistor est conduciendornientras q\re el otro est en corte. Debido a que un transistor siemprese pone en cort;, la disipacin de potencia dc del circuito cMos es extremadamentebaja, del oren de 10 nw. El mayor drenajede potencia ocurrecuandoel circuito cMoS cambia ce es:adLa l:s-.car:\f OS se especifica para una sola operacin usualmente de surc:::::::'-i:. -:. ::e., de 5 - 15 \-, pero algtrnos circuitospuedenoperara 3 \''- -: . - p : r, o s C \ l O S c o n g r a n d e s a l o r e s e s u m i n i s t r o e v o l v d d t a j e r : : i - : r" ' - : : - : . - : i i s i p a c i n d e p o t e n c i a .E l t i e m p o d e r e t a r d od e propa:ac.-:.i-s:-.--.:ie -.'e. margende ruido mejoracon el aumentode voltaje oe sj-":::s::: de pr,sq1. retardo de propagacin El del inversores cerca de 25 ns. El margen de ruido es usualmentecerca del 40%del valor del voltaje de suministro Voo. Las ventajas del CMOS, disipacinbaja de potencia, excelenteinmunidad al ruido, alta densidadde empaguey un amplio rango de voltajes de suministro, Io hacen un fiierte contendo como norma popular para una familia de circuito digital. Otras dos compuertas bsicasCMOS son mostradasen la Figura 13-22. Una compuerta NAND de dos entradas consiste de dos unidades tipo p en paralelo y dos unidadestipo n en serie, como se muestra en la Figura 13-22

t i !

I t

f iI

t

6IO

C I R C U I T O SI N T E G R A D O SD I G I T A L E S

cAP.13

(br. Si todas las entradas estn altas, ambos transistores de canal p estn en corte v ambos transistores de canal n en conduccin. La salida tiene una rmpedancia baja- con respecto a tierra y produce un estado bajo. Si c ' a l q u i e r e n t r a d a e s b a j a , e l t r a n s i s t o r a s o c i d d e c a n a l n s e p o n e en cor_ te'el t r a n s i s t o r a s o c i a d od e c a n a l p c o n d u c e .L a s a l i d a s e a c o p l a & y o , ' pasa al estado alto. Las compuertas NAND de mltiples entradas pJeoen lbrmarse colocando nmeros iguales de transisto.r. d. tipo p y tiio n en paralelo y serie respectivamente en un arreglo similar al mostrado en la Figura t3-22(b). una compuerta NoR de dos entradas, consiste de dos unidades de tipo n en paralelo y dos unidades-de tipo p en serie, como se muestra en la Figura l:)'-22(c).cuando todas las entradas estn bajas, ambas unidades"de canal p estn en conduccin y ambas unidades de canal n en corte. La sa_ iida se acopla I V,,,, y pasa al estado alto. Si la entrada es alta, el transrstor asociado de canal p se pone en corte y el de tipo n se activa. Esto conecta la salida a tierra causandortna .alid de baio nivel.

REFE ENCIAS R Taub, H. y D. Schilling, Digitar Integrated Erectronics.Nueva york: McGrawHill BookCo., 1977.

') G , r i n i c h v . H . y , H . G . J a c k s o nI,n t r o d u c t i o nt o I n t e g r a t e dc i r c u i t s .N u e v ay o r k :

1.

McGraw-Hill Book Co., 1975. Morris, R. L. y J. R. Miller, Eds., Design with rrL Integrafec circurs. ing Nueva York: McGraw-Hill Book Co., 19?1. Garret, L. S., "Integrated-circuit Digital Logic Famiries". IEEE spectrum (octubre, noviembre,diciembre.lg70). De Falcq_J. A., "cornparison and uses of rrl, circuits". computer Design(feb r e r o .1 9 7 2 ) .

Rlrcrd'w. R. Jr., MEC_L system Design Handbor. phoenix, Ariz.: Motorola SemiconductorProducr lnc., Ig72. s Data Booh Seres SSI)-2058: COS /MOS DigitaL Integrated.Circutts, Somervi_ l l e . N . J . : R C A S o l i d S t a t e D i v i s i o n .1 9 7 4 .

PROBLEMAS13-1. (a) Determine el voltaje de salida de nivel alto de la compuerta RTL para una capacidad de carga de b. (b) Determine el voltaje de entrada mnimo ."q.ru_ rido para llevar un transistor RTL a saturacin cuando hrc:20. (c) De los resultados en (a) y (b), determine el margen de ruido d" iu" RTL cuando la entrada es alta y la capacidad de carga 5. "o-prrerta l3-2. Demuestre que el transistor de salida de la compuerta DTL de la Figura 13_5 pasa a saturacin cuando todas las entradas estn altas. Asuma qu" hrr:29. l3-3. conecte la salida y de la compuerta DTL mostrada en la Figura 13_5a N entradas de otras compuertas similares. Asuma que el transist-or de salida est saturado y que su corriente de base es 0,44 mA. Asuma h,, _ZO.

P R O B L E M , A S6 1 1 (a) Calcule la corriente en la resistenciade 2 ko. (b) Calcule Ia corriente que viene de cada entrada conectada a Ia compuerta. (c ) Calcule Ia corriente de colector total en el transistor de salida como una funcin de -\'. r d , Encuentre el valor de N que mantenga el transistor en saturacin. ' e , .fiual es la capacidad de carga de la compuerta? 1 j l - 1 . D : :irtr ia interconexin de compuertas I2L para formar un decodificador Cr{.:rac. -. -^ -n-

que todas las entradas de Ia compuerta TTL l:l-11estn en el estadoalto de 3 V.

de colector abierto de la

te:mine los voltajes en la base, colector y emisor de todos los transise l m n i m o h o , . d e Q 2 q u e a s e g u r eq u e e l t r a n s i s t o r s e s a t u r a . : -. -a corrientede basede Q3. :-: que el hou mnimo de Q3 es 6,18. Cul es la corriente mxima :,:de ser tolerada en el colector para asegurar la saturacin de Q3? -.. es el valor mnimo de 8,. que puede ser tolerado para asegurar Ia ::acion de Q3? .ndo los transistores de salida actuales de dos compuertas TTL de i:=.ne

r, r abierto, demuestre(por medio de una tabla de verdad) que cuando)nectados conjuntamente a una resistencia externa ! V,,", la coner..-:, cbieada produce una funcin AND. (b) Pruebe que los dos inversores - T L oe colector abierto cuando se conectan juntos producen una funcin NOR. =-: 'r conectados para formar una lgica alambrada. Para visualizar por qu ::i r: prohibido, conecte dos de tales circuitos y deje que la salida de una . ::perta est en el estado alto y Ia salida de la otra compuerta en el estado -:Demuestre que la corriente de carga (la cual es la suma de las corrien-.". :. :== ', colector del transistor saturado Q4 de la Figura 13-14) es cerca :: - - a =pare este valor con la corriente de carga recomendada en el

-

_\

-'

: .:= :-i : :-- :: t- . :.J.:i:!,nes. aga una lista de los transistoresque estn h :- . *i : : - : . . - _ : : . : a n c o n d u c i e n d oe n l a c o m p u e r t a T T L d e t r e s e s t a : - : . . . f - : " - ' - 1 6 r c ' . ( P a r a Q l V Q O s e r i a n e c e s a r i ol i s t a r ) o s e s t a d o s ::r.:r: t:rr::.:i l .as ,iunturasde base emisor y base colector). : :.!

-- -3:. l I -.:.:! udluv !

'

is ra-la .-1es baja. =. ara .{ esalta.Yb drlo.

4,Cuai es el estado de la salida en cada caso? l3-9. Calcule la corriente de emisor /, a travs de r?, en la compuerta ECL de la Figura 13-17 cuando: (a) Al menos una salida est alta en - 0,8 V. (b) Todas las entradas estn bajas en - 1,8 V. Asuma ahora que Ic: In. Calcule la cada de voltaje a travs de Ia resistencia de colector y en cada caso y demuestre que se requiere cerca de 1 V. 13-10. Calcule el margen de ruido de la compuerta ECL.

612

C I R C U I T O SN T E G R A D O D I G I T A L E S I S

cAP. 13

13-11' usando las salidas NoR de dos.compuertas ECL, demuestreque cuando se conectanjuntas a una resistenciaexterna y a un voltaje negativo de sumi_ nistro, la conexinalambradaproduceuna fncin OR. 13-12. transistor MoS es bilateral, es decir que EI la corriente puede fluir de la fuente al drenajeo viceversa.usando esta propiedad, deriv un circuito que configure Ia funcin de Boole: Y=(AB+CD+AED+CEB), usandoseis transistoresMOS. 13-13' Demuestre el circuito de la compuerta NAND de cuatro entradas usando t r a n s i s r o r e s M o s . ( b ) R e p i t a r o a n t e r i o rp " . " c un"."-;;;;" NoR de cuatro entradas.

Apndice

R E S P U E S T A S P R O B L E M AS E L E C C I O N A D O S A S C ap t u l o 10, t,2, 10,I l, 12,20,2r,22, 100, l0l, 102, I10,nt, n2, t20,tzl, t22,2n,20t.l-:

(a) 1313, 1022t0 @) 223,n3t4.s2 (c) 1304, 336313 ( d )3 3 1 , 1 3 7 0 6 ( 1 0 0 0 2 l . l l l.l. . \ ; ( 3 3 2 2 . 2()5 0 5 . 3 . .3) r ; ( 3 1 2 . 4 ) r ;A . 8 ) 6 . o; 3. (F I 100.0001; I100010000; l00l 1010100001.001 I I l00lI10. I I; I I 2,53125; 46,3L25; 5; 109,825. I17,7decmal 225,225 215,75 403,9843 10.949,8125 (a) 73,375 binaro I I 1 0 0 0 0 1 . 0 0 1 I lI t00 I l0l0l I l.l l0 ll00l00ll.llllll l 0 l 0 l 0 l l 0 0 0 l 0 J .l 0 t o ct a L 341.t6314 327.6 623.77 25305.64 hexadecimal 81.399 D7.C l93.FC 2AC5.D

I -3. l-4. l-5. l-.

\riti

l-7.

o) 151(c) 78,5 (d) 580 (e) 0,62037

';:.i

ti'

:{ ,I

(D 35 (e) 8,333(h) 260 l-8. C o m p l e m e n t o d e l0 1 0 1 0 1 0 ;0 0 0 1 1 1 ;1 1 1 1 1 0 ; 1 1 1 1 1 1 1 1 . : 1 1 1 : Complemento 2: 0101011; de 1001000; 1111111; 10000: 00000. 613

614 APENDICE l-9. Complementodeg : 86420;90099;09909;89999;99999. Complementode 10: 86421;90100;09910;90000:00000.

I -1 0 . ( 1 7 ) n . 5 l-14. (a) Seistablas posibles. @) Cuatro tablas posibles. l-li. ( a ) 1 0 0 0 l l 0 0 0 1 00 0 0 0 0 (b) lon l00l 0t0l 00ll ( c ) l l l 0 l l m 0 0 1 00 0 0 0 (d) l0000ll 0l0ll00 I - 1 7 . 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 , 0 t 0 0 ,0 1 0 1 0 1 1 0 0 l l l , l O u , 1 1 0 0 l,l 0 l , l l l 0 . , , , l , , r - 1 8 . 0 0 0 0 10 1 1 1 0 , 1 1 0 10 1 0 1 1 , 1 0 0 0l,0 l l 0 , l 0 t 0 l , l 0 0 l l , 1 0 0 0 0 l, l l l . , 0 , 0 l 1 - 2 0 0 0 0 ,0 0 1 ,0 1 0 ,1 0 1 ,1 i 0 , 1 1 1 .r e p r e s e n t a n d o I , 2 , 8 , 4 , 5 , r e s p e c t i v a m e n t e . 0, l - 2 1 . D o sb i t s p o r c l a s e c u a t r ob i t s p o r n m e r o ,J : 1 0 1 1 , , , e: 1100K: 1101. t-23. (a) 000000000000000100100lll (b) 0m0 000000000010 l00l 0l0l ( c ) l l l 0 0 l l l i l 1 0 1 0 0 0l l l 0 l 0 l i 1-24. (a) 59? en BCD en b\ ZAS exceso 3 (c) No vlido para el cdigo242I d.ela Tabla 1-2 (d) FG en alfanumrico 1-25. 00100000001 1000001 : l0l000l l0l l. + l0l0 .C. l-26. L: (A + B)

C a p t u l o22-1. conjunto cerrado,asociativa,conmutativa,distributiva; la identidad para f e s 2 ; l a i d e n t i d a dp a r a . e s0 ; n o h a y i n v e r s o s . 2'2. 2-5. Todoslos postulados satisfacen se excepto postulado5; no hay complemento. el (a) " (b) x \c) y (d) z(x + y)

l

(e)o(f) ("t + n) 2-6. (a) A'B' + B(A + C) (b) BC + AC'

SE O.; R E S P U E S TA S R O B L E M A S L E C C I O N A D6 / S AP (c)A+CD (d\ A + B,CD 2-7. (a) I b) B'D', + A(D + BC',) (c) I (d) (A' + B) (C + D)

s res 2 - l l . ( b ) . F: ( - r ' + - r " ) ' + ( x + y ) ' + ( y * z ' ) ' t i e n e o l a m e n t e o p e r a d o O R y N O T ' o s ( c ) F : ( ' t - ) ' ' ( r ' y ' ) ' ' ( y ' z ) ' l ' t i e n e s o l a m e n t e p e r a d o r eA N D y N O ' l ' . 2 - 1 2 . ( a ) ? ' r: A ' ( 8 " + C ' ) (b)rz:A+BC:Tl 2 - 1 3 . ( a ) ) ( 1 , 3 , 5 , 7 , 9 ,l l , 1 3 , 1 5 ) : 1 9 , 2 , 4 , 6 , 8 ,l 0 ' 1 2 '1 4 ) (b) >(1, 3, 5, 9, 12, 13,l4): II(0, 2, 4, 6,7, 8, 10, I I, 15) (c) X0, l, 2, 8, 10, 12, 13, 14, 15) : 13, 4, 5, 6, 7, 9, ll) (d) >(0, 1, 3, 7) : rI(2, 4, s, 6) ( e ) > ( 0 , l , 2 , 3 , 4 , 5 , 6 , 7 ) , n i n g nt r m i n o m x i m o (0 >(3, 5. 6, 7) : lI(0, 1,2, 4) 2-14. (a) n(0, 2,4, 5,6) o ) n ( 1 , 3 , 4 , 5 , 7 , 8 , 9 , 1 0 ,1 2 ,1 5 ) (c) )(1, 2,4, 5) ( d ) > ( 5 ,7 , 8 , 9 , 1 0 ,l l , 1 3 ,1 4 ,1 5 ) 2-18. F -- x @y : x'y + r/'; (dual de F) : (x' + y)(x + y') : * x'y' : p'. 2-20. F: xl * xz * yz.r I

Captulo 3 3-1. (a) y @) ABD + ABC + BCD (c) BCD + A'BD' (d) wx * w'x'y (a) ry + x'z'

3-2.

b) c'+ A'B(c) a' + bc (d)ry+xz+yz 3-3. (a)D+B'C b) BD + B'D' + A'B or BD * B'D' + A'D' (c) ln' * k'm'n (d) B'D', + A',BD + ABC', (e) xy' * x'z I wx'y

iI

'

6I 6

A P E N Dc E I

It

3-4. ( a ) A ' B ' D ' + B ' C ' D ' + A D E(bI DE + A'B'C + B'C'E' (cI BDE,+ B,CD,+ B,D,E, + A,B,D, + CDE,

3-_(

ta) Ft: n(0,3,5,6); Fr: n(0, 1,2,4) (b) Fr : x'y'z I x'yz'+ ry'z'+ xyz; F2: ry + xz * yz (c) F, : (x + y + z)(x + y' + z,)(x, + y + z,)(x, + y, t z\; F2:Q+y)(x+z)(y+z) (a) v o) (B + C',)(A+ B)(A + C + D) (c) (w + z')(x' + z')

_.-6

3-7

(a) z' + xy : (x + z')(y + z') @) C'D + A'B'CD'+ ABCD':(A + B,+ D)(A,+ B+ D)(C+ D) (C,+ D,\ ( c ) A ' , C ' , + D ' , + B ' , D ' , : ( A ' + D ' ) ( C ' + D ' ) ( A+ B ' + C ' ) A (d)B'D',+ A',CD',+ 'BD:(A'+ A B ' ) ( B+ D ' ) ( B ' + C + D ) (e) w'z' * aw'x * a'wz : Q:' + w')(w' + z)(w + x * z,)(a I w * z,)(a)

3-8.

vz'

L,

)z'

3 - 9 . ( a )F , : A + D ' E ' + C D ' : ( A , D + A , C , E ) , o) rz: A,B' + C'D' + B'C' : (BD + BC + AC)' 3-ll. (a)r: BD + D'(AB'C'+ A,B,C)

I I j

3-12. (a) (A' + B' + C')(A+ B' + C + D,)(A + B + C, + D,) (b) (c + D)(c, + D,)(A + B)(A' + B') 3-13. AND-AND --+AND, AND-NAND -+ NAND, NOR-NAND --+OR, NOR-AND--; NOR, OR-OR - OR, OR-NOR -+ NOR, NAND-NOR -+ AND, NAND-OR --+NAND. 3-15. (a)r: ( b )F : I CD'+ B'D'+ ABC'D

3-l. (a)r: A'C + B'D'; A'(C + D'XB' + C) (b) x'z' * w'z; (w' + z')(x' + z) ( c ) A C + C E ' + A ' C ' D ; ( A ' + C ) ( C+ D ) ( A + C , + D , ) o r A C * C D ' + A ' C ' E ; ( A ' + C ) ( C+ E ) ( A + C , + E , ) (d) A'B + B',E'; (A' + B')(B + E') 3-17. (a) B'(A + C' + D') (b) A'D + ABC' (c) B'D + B'C + CD

R E S P U E S TA S R O B L E M A S AP S E L E C C I O N A D O S7 61 (x,_tz)(x*y)(necesita cuatroNORr. 3-19. d- ABC,DE+AB,CDE,+ ABCD,E. 3-20. B'D'(A' + C) +,BD(A, +_C,);IB, + D' A, + C,)lIB + D,(A, + C)l; ( 3-18. F: '-\ + rz(necesita uatro c NAND); F:

+ [D' + B(A, c,)]tD+ n,f;i c)i.

3'21. .g : x'yz' * w,y,z * rvry,z,. 3-24. (a) r= A,CEF,G, O) F: ABCDEFG + A,CEF,G, + BC,D,EF (c) ': A'B'c,DEF' + A'BC'D'E + cE'F + A'BD'EF Captulo 4

+1. Entradas: a, b, c, d.Salidas: F = abc + abd + bcd + acd * a,b,c, 4 a,c'd, + a,b,d, * b'c'.d';F = fI(3, 5, 6, 9, 10,12) (no puedeser simplificada sucesivamente). 4 3 ,A 2 ,A t . 8 6 t oB r ; B , = / A t ; B z : 0 ; \ = A i A 2 ;B o : A { A 2 A , 3 + ALA); 85 = A3(A1+ A); 86 = AzAz. w, x,L z; w : asarbbr; = ag,obt x + arbb,s / = aobi * asa1b1 a6b,sb1 a(rafts;2 : + * asbo. x,y, z; - abr * apsbs * bsas; y : aia:sb,+ aibb,s a,raob\bo + + arbib,6 aa,sbi apsb, + * 2 : a s b ' o +a o b o . A, B, c. D. t p , x , ! , z i t o : A , B , C , ;x _ B C , + B,C;y _ C; z : D,. A, B, C. D. FoFtF2Fr; : D; Fz: CD, + Ft C,D; \ - (C + D) B' + BC,D,; Fa = (B + C + D)A, + AB,C:, D,. F8F4F2Ft. ,sss4s2sr LeLLzLr;l0t 100

+2.

Entradas: Salidas:

+3.

Salidas:

U.

Salidas:

,:t;

.{

+5. +6.

Entradas: Salidas: Entradas: Salidas:

,+'t

,tI

t t

,

+7.

Entradas: Salidas:

i ft rl ll.i

lc= 4:.Se:

0;Lr= Lt:

S=4.+8. Entradas: Salidas: 4-ll. Entradas: Salidas:

FiSr:

F z iS z= l t r i

A, B, C, D. F=AB+AC. A, B, C,D. w , x , y , z iw : A B + A C , D , ; : x B,C + B,D + BC,D,: y:CD'+C'D;z=D.

6 18 A P E N D I C E +12. Entradas: A, B, C,D. Salidas: w,x,y,z;w: A;x: A'C + BCD+ A'B + A'D Y : A C ' D ' + A ' C ' D + A C D + A ' C D ' O fY : A C ' D ' + B'C'D + ACD + B'CD':Z : D. 4 - 1 3 . E n t r a d a s : w ,x , y , z . Salidas: E ABCD; E:

w x + w y ;A : w x ' y ' ;

lor loo B : w,x + xy; C : w,y + wry,; D : z. 4-14. Entradas: A, B, C, D (tableroen blanco para combinaciones bits de de entrada invlidos). Salidas: a: A'C + A'BD + B'C'D'+ AB'C' b: A'B' + A'C'D' + A'CD+ AB'C' c: A'B + A'D + B'C'D'+ AB'C' d: A'CD' + A'B'C + B'C'D' + AB'C' + A'BC'D e: A'CD'+ B'C'D' f : A,BC,+ A,C,D,+ A,BD,+ AB,C, s: A'CD' + A'B'C + A'BC' + AB'C' (Total de 21 compuertas NAND) 4-15. Circuito sumadorcomoleto. 4-16. Circuito sumadorcompleto. 4-19.

+20.

F = ABC'+

A'B + B' : A'+

B'+

C ' ( d o s c o m p u e r t a sN O R ) .

4-21. (a) Sumador completo, I'1 es la suma, F, es el bit de arrastre.

O) r:

A'B'C' + A'BC+ AB'C + ABC' ,

4-28. Variablesde entrada:A, B, C, D, variablesde salida: w, x, y, z. w : A, x : A@ B,y : r@ C,z : y O D. 4-29. C: x O y @ z @ P ( t r e sc o m p u e r t a s R - e x c l u s i v a s ) . O

\E-\R,\a\\\\\R,\\\\A$.\\\alatt\\\\\\\

l)

t.,

(;

- - l

:3 - -e Figura 5-2 exceptoque 8:

1101.

- , = : r a O R - e x c l u s i v as e u s a p a r a l i r r m a r e l c o m p l e m e n t o e 1 d e R d

''

: r - - ' . e n t d e 2 s e o b t i e n e a g r e g a r - r dIo o

V r la r r a s t r e d e e n t r a d a .

- P r G t + P 4 P r G 2+ P 4 P 3 P 2 G+ P 4 p 1 p ) p t C t . t ( J : . P .* G ; C ; P ; + G i C ; G P + C i G ; G C ) ' P.+ GiP;+ G\C:P+ G;G;G;C',t)',

i-

:

: : . . . : r ..:r . , f r , . r : , - r r i s a l i d a S . \ , . \ ' r , , \ r , . \ , :

- .:... las diez compuertas AND requieren cuatro entradas ,,quivalentesa - :r:'nlinos mnimos desden,, hasta m,,. . j ' r . . ; . - - ): : ( 0 , l , 6 ) . . : - , , : . , I. ; ) : : ( 4 , 5 ) ( u s e c o m p u e r t a s \ O R t l,6,7): F, + mr. i ' . , \ . . f. : ) : : ( 0 , l - n t r a d a s : I ) \ )I ) | D . )D , ; s a l i d a s : . r , . r ' , E . I ) r i o r i d a d d a d a a l a e n t r a d a c o t t r :-.umero e suscrito mayor. d '. : Dt + Dt. ! : D1 + D1D), E: D o - { -D l + D 2 + D . ' .

:,:

1 , ,h a s t a I t : C ' , 1 , C ' , 0 ,C ' , C ' , 0 , C

x 19 ia) 1024 5 ( b ) 2 5 6) B . A JB,: y3": y; JA": KA": z; JE : LCour; E : LC[ur+ w. K z2.

D T o : q ^ T o+ P , T 3 ;D T 1 : Q ^ T o iD T 2 : T , + p l T r ; D T 3 : l0- 12. (a) 0 Lo mismoque la Tabla 10-2 I A