Computer Systems Organizationpdplab.it.uom.gr/teaching/tanenbaum/digital-10.pdf · * Ελάχιστος αριθμός πυλών (πίνακες Karnaugh) * Πύλες με μόνο

Tanenbaum, Structured Computer Organization, Fifth Edition, (c) 2006 Pearson Education, Inc. All rights reserved. 0-13-148521-0

Αρχιτεκτονική Υπολογιστών

Ψηφιακή Λογική

Βασικές Πηγές:

Αρχιτεκτονική Υπολογιστών: μια Δομημένη Προσέγγιση, Α. Tanenbaum, Vrije Universiteit, Amsterdam.

Περιβάλλον Προσομοίωσης Hades, University of Hamburghttp://tams-www.informatik.uni-hamburg.de/applets/hades/

Computer Systems: A Programmer's Perspective, Bryant, O' Hallaron, Carnegie Mellon University.

Σύνθεση: Κ.Γ. Μαργαρίτης, Πανεπιστήμιο Μακεδονίας, Τμήμα Εφαρμοσμένης Πληροφορικής.

http://tams-www.informatik.uni-hamburg.de/applets/hades/




Αναπαράσταση ΠληροφορίαςΛογικά ΚυκλώματαΔίαυλοι, ΔιασύνδεσηΠαραδείγματα


ASCII (1)

ASCII: χαρακτήρες 0 – 31.


ASCII (2)

ASCII: χαρακτήρες 32 – 127.


Κώδικες σφαλμάτων (1)

(a) Κωδικοποίηση 4 bits 1100(b) Άρτια ισοτιμία ανά τρία bits(c) Ανίχνευση και Διόρθωση Σφάλματος



Εφαρμογή κώδικα Hamming στη λέξη μνήμης 11110000010101110 με προσθήκη 5 bits ελέγχου για 16 bits δεδομένων, στις θέσεις 1, 2, 4, 8 και 16 για έλεγχο των bits 1 παρά 1, 2 παρά 2, 4 παρά 4, 8 παρά 8. Η επαλήθευση γίνεται με εφαρμογή της ίδιας συνάρτησης (εδώ άρτιας)ισοτιμίας. Η θέση απλού σφάλματα ανιχνεύεται από την τομή των αποτελεσμάτων των ελέγχων.



(1)' = (1), (3), (5), (7), (9), (11), (13), (15), (17), (19), (21) = 1(2)' = (2 3), (6 7), (10 11), (14 15), (18 19) = 1(4)' = (4 5 6 7), (12 13 14 15), (20 21 .. ..) = 0(8)' = (8 9 10 11 12 13 14 15) = 1(16)' = (16 17 18 19 20 21 ..) = 0

Λάθος στη θέση 01011 = δεκαδικό 11.

1

Παραλαβή και Επαλήθευση


Θεσιακά Συστήματα Αρίθμησης

Ο αριθμός 2001 στο δυαδικό, οκταδικό, δεκαδικό και δεκαεξαδικό.


Μονάδες Μέτρησης (1)

Μονάδες μέτρησης (δεκαδικό σύστημα).


Μονάδες Μέτρησης (2)20 = 121 = 222 = 423 = 824 = 1625 = 3226 = 6427 = 12828 = 25629 = 512210 = 1024 Kilo220 = 1024*1024 Mega230 = 1024*1024*1024 Giga240 = 1024*1024*1024*1024 Tera250 = 1024*1024*1024*1024*1024 Peta


Μετατροπές (1)



Δεκαεξαδικό – Δυαδικό - Οκταδικό.



Μετατροπή του δεκαδικού 1492 σε δυαδικό με συνεχείς διαιρέσεις.



Μετατροπή του δυαδικού 101110110111 σε δεκαδικό με συνεχείς πολλαπλασιαμούς.


Αρνητικοί Δυαδικοί Αριθμοί (1)



0

2w–1

2w

Unsigned

Two’scomplement 0

+2w–1

–2w–1

0

2w–1

2w

Two’scomplement

0

+2w–1

–2w–1

Unsigned



Δυαδική Αριθμητική (1)

Πρόσθεση στο συμπλήρωμα του 1 και του 2.

0

–2w –1

+2wPositive overflow

Negative overflow–2w

+2w –1

0

–2w –1

+2w –1

x + y

x +t yCase 4

Case 3

Case 2

Case 1

Δυαδική Αριθμητική (2)

Θετική Υπερχείλιση : Θετικός+Θετικός και πρόσημο ΑρνητικόΑρνητική Υπερχείλιση: Αρνητικός-Αρνητικός και πρόσημο Θετικό


Κινητή Υποδιαστολή (1)

Διαχωρισμός του αριθμού των ψηφίων από το εύρος αναπαράστασης. Χρήση εκθετικής αναπαράστασης:

n = f × 10e

f κλάσμα ή mantissae εκθέτης (προσημασμένος ακέραιος)

Παραδείγματα

3.14 = 0.314 × 101 = 3.14 × 100

0.000001 = 0.1 × 10−5 = 1.0 × 10−6

1941 = 0.1941 × 104 = 1.941 × 103


Κινητή Υποδιαστολή (2)Έστω 3 δεκαδικά για το κλάσμα, 2 για τον εκθέτη καθώς και 2 πρόσημα

(+/-) 0.δδδ Χ 10 (+/-)δδ

Το διάστημα των πραγματικών αριθμών χωρίζεται σε 7 περιοχές:•Πολύ 'μεγάλοι' αρνητικοί < −0.999 × 1099.•Αρνητικοί μεταξύ −0.999 × 1099 και −0.100 × 10−99.•Πολύ 'μικροί' αρνητικοί > 0.100 × 10−99.•Μηδέν.•Πολύ 'μικροί' θετικοί 0.100 × 10−99.•Θετικοί μεταξύ 0.100 × 10−99 και 0.999 × 1099.•Πολύ 'μεγάλοι' θετικοί > 0.999 × 1099.


Κινητή Υποδιαστολή (3)Οι διακριτοί πραγματικοί αριθμοί που μπορούν να αναπαρασταθούν είναι 2 Χ 900 Χ 199 = 358201 συν το 0.

Έχουμε σφάλμα στρογγυλοποίησης (rounding error) λόγω του πεπερασμένου αριθμού ψηφίων στο κλασματικό μέρος. Η κατανομή των αριθμών που μπορούν να αναπαρασταθούν δεν είναι ομοιόμορφη (τελείες στο σχήμα) αλλά το σχετικό σφάλμα που εισάγεται με τη στογγυλοποίηση είναι περίπου σταθερό.


Κινητή Υποδιαστολή (4)

Προσεγγιστικά άνω και κάτω όρια αναπαράστασης αριθμών κινητής υποδιαστολής σε δεκαδική μορφή.


IEEE Floating-point Standard 754 (1)

Αναπαράσταση και Κανονικοποίηση του δεκαδικού αριθμού 432 ή 11011000 (στο δυαδικό σύστημα).



(a) Απλή Ακρίβεια. (b) Διπλή Ακρίβεια.



Χαρακτηριστικοί αριθμοί.



Χαρακτηριστικοί αριθμοί.






Λογικές Πύλες (1)(a) Πύλη NOT

Η τάση του ρεύματος μπορεί λάβει μόνο δύο τιμές (και απομόνωση):

+ Vcc (πχ 5 Volt) = λογικό 1 (high)Γείωση (πχ 0 Volt) = λογικό 0 (low)

Αν Vin ~ 0 τότε Vout = Vcc ~ 1An Vin ~ 1 τότε Vout = Γείωση ~ 0


Λογικές Πύλες (2)

(b) Πύλη NAND: Αν V1 = 1 KΑΙ V2 = 1 τότε Vout = 0. Αλλιώς Vout = 1(c) Πύλη NOR: Αν V1 = 1 Ή V2 = 1 τότε Vout = 0. Αλλιώς Vout = 1


Λογικές Πύλες (3)

Τα σχεδιαστικά σύμβολα ορισμένων βασικών λογικών πυλών και οι αντίστοιχοι πίνακες αληθείας.


Λογικά Κυκλώματα (1)

(a) Πίνακας αληθείας για μια συνάρτηση πλειοψηφίας τριών μεταβλητών.(b) Ένα αντίστοιχο κύκλωμα για τον πίνακα (a).



Οι όροι του πίνακας αληθείας για μια συνάρτηση πλειοψηφίας τριών μεταβλητών.

Υλοποιούνται οι όροι που δίνουν μονάδα στην έξοδο.

M= M =A' B' C' + (NOT A)AND(NOT B)AND(NOT C) OR A' B' C + (NOT A)AND(NOT B)AND( C) ORA' B C' + (NOT A)AND( B)AND(NOT C) ORA' B C + (NOT A)AND( B)AND( C) ORA B' C' + ( A)AND(NOT B)AND(NOT C) ORA B' C + ( A)AND(NOT B)AND( C) ORA B C' + ( A)AND( B)AND(NOT C) ORA B C ( A)AND( B)AND( C)



Από την συνάρτηση Boole στο λογικό κύκλωμα.

1. Ξεκινούμε από μια συνάρτηση άλγεβρας Boole ή από ένα πίνακα αληθείας (ή σχετική λεκτική περιγραφή).

2. Αναπτύσσουμε τον πίνακα αληθείας ώστε να είναι πλήρης, δηλαδή να περιλαμβάνει όλους τους όρους στη πλήρη μορφή τους.

3. Σχεδιάζουμε δύο γραμμές εισόδου για κάθε μεταβλητή εισόδου (1 και 0 – τοποθετούμε αντιστροφείς).

4. Για κάθε γραμμή του πίνακα αληθείας με έξοδο 1 (ή για κάθε όρο της συνάρτησης) σχεδιάζουμε μια πύλη AND.

5. Συνδέουμε τις εισόδους της κάθε πύλης AND με τις αντίστοιχες γραμμές μεταβλητών εισόδου, ανάλογα με τα 0 ή 1 στο πίνακα αληθείας (ή ΝΟΤ στη συνάρτηση).

6. Σχεδιάζουμε μια πύλη OR στην έξοδο. Συνδέουμε στις εισόδους τις, τις εξόδους των πυλών AND. Η έξοδος της πύλης OR είναι το αποτέλεσμα της συνάρτησης.


Ταυτότητες άλγεβρας Boole


Απλοποίηση κυκλωμάτων (1)

* Ελάχιστος αριθμός πυλών (πίνακες Karnaugh)

* Πύλες με μόνο δύο εισόδους

* Χρήση ενός τύπου πύλης (ισοδυναμία κυκλωμάτων)

Πx Α Β C Χ Χ = A B' C + A B C' + A B C 0 0 0 0 = A (B' C + B C' + B C) 0 0 1 0 = A (B' C + B (C' + C)) 0 1 0 0 = A (B' C + B) 0 1 1 0 = A (B' + B) (C + B) Distributive Law 1 0 0 0 = A (B + C) 1 0 1 1 = A B + A C 1 1 0 1 1 1 1 1


Απλοποίηση κυκλωμάτων (2)

Δύο ισοδύναμες συναρτήσεις (a) AB + AC, (b) A(B + C).


Ισοδυναμία κυκλωμάτων (1)

Κατασκευή πυλών (a) NOT, (b) AND, και (c) OR

με χρήση μόνο πυλών NAND ή NOR.


Ισοδυναμία κυκλωμάτων (2)

Ισοδύναμα κυκλώματα για πύλες:(a) NAND, (b) NOR, (c) AND, (d) OR

Μπορούμε να καταλήξουμε στην υλοποίηση κυκλωμάτων με χρήση ΜΟΝΟ ενός τύπου πύλης, NAND ή ΝΟR.


Aποκλειστικό Ή (XOR)

(a) Ο πίνακας αληθείας (b-d) Τρία πιθανά κυκλώματα Α XOR B = A'B + AB' = (A'B)'' + (AB')'' = ((A'B)(AB'))'


Ολοκληρωμένα Κυκλώματα (1)

Ένα πολύ απλό ολοκληρωμένο κύκλωμα με 4 πύλες NAND.


Ολοκληρωμένα Κυκλώματα (2)

SSI (Small Scale Integration) 1-10 πύλες MSI (Medium Scale Integration) 10-100 πύλεςLSI (Large Scale Integration) 100 – 100.000 πύλεςVLSI (Very Large Scale Integration) > 100.000 πύλες

Σήμερα έχουμε IC's με εκατομμύρια πύλες (ή tranzistors)

Μερικά προβλήματα: Καθυστέρηση πύλης (διάδοση και μεταγωγή)Αριθμός ακροδεκτών (υψηλή αναλογία πυλών/ακροδεκτών)Πυκνότητα (υπερθέρμανση, παρεμβολή)Θα τα δούμε σύντομα στον Παραλληλισμό


Πολλαπλές Έξοδοι (1) Ο πίνακας αληθείας έχει πολλαπλές στήλες στην έξοδο.Για την κάθε έξοδο υλοποιούμε ξεχωριστό λογικό κύκλωμα και

εφαρμόζουμε τις σχετικές απλοποιήσεις.Αν είναι εφικτό μπορούμε κατόπιν να 'ενοποιήσουμε' τμήματα

κυκλωμάτων που έχουν την ίδια συμπεριφορά.

Παράδειγμα: Από Πρόσημο-Μέγεθος σε Συμπλήρωμα του 2 (αυστηρό)abc xyz000 000 x = ab'c+abc'+abc = 001 001 ab(c'+c)+ab'c= a(b+b'c)=a(b+c)010 010 y = a'bc'+a'bc+ab'c+abc'=011 011 a'b+a(b'c+bc')100 000 z = a'b'c+a'bc+ab'c+abc101 111 a'c+ac=c110 110111 101


Πολλαπλές Έξοδοι (2) Ο πίνακας αληθείας έχει πολλαπλές στήλες στην έξοδο.Για την κάθε έξοδο υλοποιούμε ξεχωριστό λογικό κύκλωμα και

εφαρμόζουμε τις σχετικές απλοποιήσεις.Αν είναι εφικτό μπορούμε κατόπιν να 'ενοποιήσουμε' τμήματα

κυκλωμάτων που έχουν την ίδια συμπεριφορά.

Παράδειγμα: Από Πρόσημο-Μέγεθος σε Συμπλήρωμα του 2 (χαλαρό)abc xyz000 000 x = ab'c'+ab'c+abc'+abc = 001 001 ab'(c'+c)+ab(c'+c)= a(b'+b)=a010 010 y = a'bc'+a'bc+ab'c+abc'=011 011 a'b+a(b'c+bc')100 100 z = a'b'c+a'bc+ab'c+abc101 111 a'c(b'+b) + ac(b'+b)=c(a'+a)=c110 110111 101


Βασικά Κυκλώματα

Συνδυαστικά Κυκλώματα:Είσοδος ->Πράξη -> Έξοδος

Αριθμητικές, Λογικές Πράξεις (και συγκρίσεις, μετατοπίσεις)(Απο-) Πολυπλέκτες, (Από-) Κωδικοποιητές

Ακολουθιακά Κυκλώματα:Είσοδος + Κατάσταση -> Πράξη -> Έξοδος + Νέα Κατάσταση

Ρολόγια, Μανδαλωτές, Flip-FlopsΚαταχωρητές, Μετρητές, Μνήμες


Αποκωδικοποιητές

Αποκωδικοποιητής3-σε-8.

DABC 76543210----------------------000 00000001 001 00000010 010 00000100 011 00001000 100 00010000 101 00100000 110 01000000 111 10000000

πχ. επιλογή διεύθυνσης στη μνήμη


Κωδικοποιητές

Kωδικοποιητής8-σε-3.

I Y76543210 210---------------------

00000001 000

00000010 001

00000100 010

00001000 011

00010000 100

00100000 101

01000000 110

10000000 111 πχ. επιλογή πλήκτρου σε πληκτρολόγιο


Από-πολυπλέκτες

Από-πολυπλέκτης 8

εξόδων.

a x

210 76543210

---------------------

000 0000000d

001 000000d0

010 00000d00

011 0000d000

100 000d0000

101 00d00000

110 0d000000

111 d0000000

πχ. επιλογή εξόδου


Πολυπλέκτες (1)

Πολυπλέκτης 8εισόδων.

πύλη ΑΒC 76543210 F-----------------------------------000 00000001 D0001 00000010 D1010 00000100 D2011 00001000 D3100 00010000 D4101 00100000 D5110 01000000 D6111 10000000 D7

πχ. επιλογή εισόδου


Πολυπλέκτες (2)

Υλοποίηση συνάρτησης 4 μεταβλητών αλλά με περιορισμένες επιλογές για το D (μόνο 8, όχι 16)

ABCD F---------------------0000 00010 0 0100 00111 11000 0 1011 1 1101 1 1111 1 D D'


Προγραμματιζόμενες Λογικές Διατάξεις (PLAs)

PLA με 12 εισόδους και 6 εξόδους.

Τα μικρά τετράγωνα είναι συνδέσεις που μπορεί να διακοπούν.

2^12 >> 50Περιορισμένοςαριθμός όρων, περίπου 8 ή 9 ανά έξοδο


Συγκριτές (1)Συγκριτής 4 bits

A B A=B NOT(A XOR B) --------------------------------0 0 10 1 01 0 0 1 1 1

Η κάθε bit XOR (bit-slice) αντιμετωπίζεται ξεχωριστά αφού ο υπολογισμός μπορεί να γίνειi παράλληλα. H σύνθεση γίνεται με NOR.


Συγκριτές (2)

Παραδείγματα

A 0 0 1 0B 1 0 1 1A XOR B 1 0 0 1NOR 0

A 1 0 1 1B 1 0 1 1A XOR B 0 0 0 0NOR 1

Εφαρμογή: Έλεγχος Μηδενικού Αποτελέσματος (Z)


Ολισθητές (Shift / Rotate) (1)

Λογικός Ολισθητής 1-bit αριστερά/δεξιά.Περιστροφή (Rotate), Αριθμητική Ολίσθηση (Arithmetic Shift)


Ολισθητές (Shift / Rotate) (2)

D 1 0 0 1 0 1 0 1C = 1 AND 1 00 00 01 00 01 00 1

OR 0 1 0 0 1 0 1 0

D 1 0 0 1 0 1 0 1C = 0AND 0 00 00 10 00 10 00 0

OR 0 0 1 0 1 0 1 0


Αθροιστές (1)

(a) Πίνακας αληθείας και (b) Κύκλωμα ημι-αθροιστή.Sum = A'B+AB' Carry = AB

(a) (b)



(a) Πίνακας αληθείας και (b) Κύκλωμα πλήρους αθροιστή.Sum = A'B'Cin+A'BCin'+AB'Cin'+ABCin Cout = A'BCin+AB'Cin+ABCin'+ABCin



Sum = A'B'Cin + A'BCin' + AB'Cin' + ABCin = (A'B' + AB) Cin + (A'B + AB') Cin'

Εστω Χ = (Α'Β + ΑΒ'). Τότε Χ' = (Α'Β + ΑΒ')' = (Α'Β)' (ΑΒ')' = (Α'' + Β') (Α' + Β'') = (Α + Β') (Α' + Β) = Α'Β' + ΑΒ

Αρα Sum = X' Cin + X Cin'

Cout = A'BCin + AB'Cin + ABCin' + ABCin = (A'B + AB') Cin + AB


Αθροιστές (4) - Υπερχείλιση

Συμπλήρωμα του 2 στα 4 bits: έγκυρη αναπαράσταση από -8 (1000) έως 7 (0111).

Εστω -7 1001 7 0111 + -7 + 1001 + 7 + 0111---------------------------------------------------------------------------- -14 (2) 10010 14 (-2) 1110

Msbit A Msbit B Msbit Sum V----------------------------------------------------- 0 0 1 1 1 1 0 1


Αριθμητικές Λογικές Μονάδες (1)

Μια 1-bit ALU.



' Ελεγχος Δεδομένων

Δεδομένα2 γραμμές

Απο-Πολυ-Πλεκτης

Ή

ΑπλήΔιακλά-δωση

Πράξη 0

Πολυ-Πλέκτης

Είσοδος ' Εξοδος

ΕπιλογήΛειτουργίας

Πράξη 1

Πράξη 2

Πράξη n-1

...

Log n γραμμές

0 , 1



Είσοδοι Δεδομένων Α, Β, Carry in

Έξοδοι Δεδομένων Output, Carry out

Έλεγχος Δεδομένων ΕΝΑ, ΕΝΒ (enable), INVA (invert A, NOT A)

Eπιλογή Λειτουργίας F0, F1 (Function Select)

0 0 A AND B

0 1 A OR B

1 0 NOT B

1 1 A + B + Carry in (πρόσθεση)

Πιθανές πράξεις Α (OR 1) , ΝΟΤ Α (OR 1), (1 OR) B, NOT B,

A AND B, (NOT A) AND B, A OR B,

(NOT A) OR B, A + B, A + 1, B + 1, A + B + 1...



Παράδειγμα συνδυασμού εισόδων για τη πράξη Α + Β + 1

Α 0 ή 1

Β 0 ή 1

Carry in 1

ΕΝΑ 1

ΕΝΒ 1

ΙΝVA 0

F0 1

F1 1

Output A + B + 1

Carry Out 0 ή 1



Οκτώ 1-bit ALUs συνεδεδεμένες σε μια 8-bit ALU. Δεν φαίνονται τα σήματα INVΑ και ΕΝΑ, ΕΝΑΒ.


Ρολόγια

(a) Ρολόι.(b) Διάγραμμα χρονισμού.(c) Ασύμμετρο διάγραμμα χρονισμού και χωρισμός κύκλου ρολογιού

σε τμήματα. Έτσι μπορούμε να ορίσουμε χρονικές στιγμές μέσα στο κύκλο για την έναρξη γεγονότων.


Μανδαλωτές (Latches) (1)

Το απλούστερο κύκλωμα με μνήμη 1 bit.Σε αντίθεση με τα συνδυαστικά κυκλώματα η νέα έξοδος δεν καθορίζεται μόνο

από την είσοδο αλλά και από τη τρέχουσα έξοδο. Τέτοια κυκλώματα, τα οποία έχουν την έννοια της 'τρέχουσας κατάστασης', δηλαδή του χρόνου, λέγονται ακολουθιακά.

(a) Μανδαλωτής NOR στη κατάσταση 0 και (b) στη κατάσταση 1.(c) Πίνακας αληθείας πύλης NOR.


Μανδαλωτές (2)

S R Λειτουργία------------------------------------0 0 Διατήρηση (a) ή (b)0 1 Q = 0 (a) Reset1 0 Q = 1 (b) Set1 1 Αστάθεια

Μπορούμε, με τη βοήθεια των Set – Reset είτε να καθορίσουμε τη τιμή του bit στη μνήμη, είτε να το διατηρήσουμε στη παρούσα τιμή του.

Η επιλογή 1 1 οδηγεί σε ασταθή ταλάντωση που μπορεί να ισορροπήσει σε μια από τις δύο σταθερές καταστάσεις.


Χρονισμένος μανδαλωτής

Η όποια αλλαγή θα συμβεί μόνο όταν υπάρξει παλμός, οχι απαραίτητα ωρολογιακός (απλά enable). Ετσι το κύκλωμα μπορεί να απομονωθεί από ανεπιθύμητες εξωτερικές επιδράσεις.


Μανδαλωτής D (3)

Αποκλείονται οι επιλογές R = S = 0 και R = S = 1.Όμως λόγω του enable η κατάσταση R = S = 0 μπορεί να

επιτευχθεί έμμεσα αφού απομονώνει το κύκλωμα.


Δισταθές Κύκλωμα D (D Flip-Flop)

Η επίδραση του παλμού enable καθορίζεται χρονικά μέσω της δημιουργίας ακμής (edge). Με αυτό το τρόπο, ο έλεγχος και η αλλαγή κατάστασης του κυκλώματος γίνεται σε αυστηρά καθορισμένο χρόνο, κατά την άνοδο ή τη κάθοδο του παλμού enable, από το 0 ατο 1 ή από το 1 στο 0. Η τεχνική αυτή λέγεται ακμο-πυροδότηση (edge trigger).


Aκμο-πυροδότηση

(a) Δημιουργία ακμής(b) Διάγραμμα χρονισμού.


Latches και Flip-Flops

(a) D latch με enable στη τιμή 1(b) D latch με enable στη τιμή 0

(c) D flip-flop με edge-trigger ανόδου (0 -> 1)(d) D flip-flop με edge-trigger καθόδου (1 -> 0)


Καταχωρητές

Καταχωρητής 8-bit.


Μνήμη (1)


Mνήμη (2)

' Ελεγχος RD, CS, OE

Διεύθυνσηlogn bits

Απο-Κωδικο-ποιητής

Γραμμή 0

Πολυ-Πλέκτης

' ΕξοδοςΔεδομένων

m bits

Επιλογή ΓραμμήςΑνάγνωσης και Έλεγχος Διαύλου

Γραμμή 1

Γραμμή 2

Γραμμή n-1

...

Eίσοδος Δεδομένων m bits m bits

Επιλογή Εγγραφήςκαι Επιλογή ΓραμμήςΕγγραφής


Z

Read

10

1

1

1

X Y Z

ZXY


Write

10

1

0

0

ZXY

Y ZX


Λειτουργία μνήμης (1)

Είσοδος δεδομένων Ι0, Ι1, Ι2 3 bits / λέξηΈξοδος δεδομένων Ο0, Ο1, Ο2 3 bits / λέξη

Είσοδος διεύθυνσης Α0, Α1 προσπέλαση σε 4 λέξεις(αποκωδικοποίηση)

Σήματα ελέγχου CS Chip Select οργάνωση με επι-μέρους chipsOE Output Enable επιτρέπει έξοδο RD Read εγγραφή δεδομένων

Λειτουργία ανάγνωσης

1. Διεύθυνση από address bus σε Α0, Α12. Σήματα ελέγχου CS = 1, OE = 1, RD = 13. Είσοδος δεδομένων Ι0, Ι1, Ι2 αδιάφορη, οι πύλες εγγραφής δίνουν 0.Επιλέγεται μια από τις 4 λέξεις με βάση την αποκωδικοποίηση των A0, A1. Οι αμετάβλητες καταστάσεις των αντίστοιχων Dff's καταλήγουν στις πύλες OR και μέσω των απομονωτών στις γραμμές O0, O1, O2.


Λειτουργία μνήμης (2)

Λειτουργία εγγραφής

1. Διεύθυνση από address bus σε Α0, Α12. Σήματα ελέγχου CS = 1, OE = 1, RD = 03. Είσοδος δεδομένων σε Ι0, Ι1, Ι2.Επιλέγεται μια από τις 4 λέξεις με βάση την αποκωδικοποίηση των A0, A1.Οι αντίστοιχες πύλες εγγραφής δίνουν 1 και τα συγκεκριμένα Dff's αλλάζουν κατάσταση με βάση την αντίστοιχη είσοδο δεδομένων. Οι παλιές καταστάσεις των Dff's καταλήγουν στις πύλες OR αλλά λόγω των απομονωτών δεν φθάνουν στις γραμμές O0, O1, O2.

(a) απομονωτής (b), (c) λειτουργία (d) αντιστρέφων απομονωτής


Σύνδεση Καταχωρητή σε Διαύλους

Το CK ('χρονισμός') ελέγχει την είσοδο ενώ το ΟΕ ('απομονωτής') ελέγχει την έξοδο.


Οργάνωση Μνήμης

Εναλλακτικοί τρόποι οργάνωσης μνήμης 512 Mbits.


Μνήμη ROM


Τεχνολογίες μνήμης

S=StaticD= Dynamic SD=Synchronous Dynamic DDR=Double Data RateP=Progmammable E=Erasable EE= Electrically Erasable Flash=Block Erasable


Ολοκληρωμένα κυκλώματα CPU

Συνδεσμολογία τυπικού ολοκηρωμένου κυκλώματος CPU. Τα βέλη δηλώνουν είσοδο ή έξοδο.Οι μικρές διαγώνιες γραμμές σημαίνουν πολλαπλές γραμμές.



Λογική Σχεδίαση



Δίαυλοι (1)

Τυπικό σύστημα υπολογιστή με πολλαπλούς διαύλους.


Δίαυλοι (2)

Λειτουργίες master - slave σε διαύλους.


Εύρος Διαύλων

Μεγέθυνση Διαύλου Διευθύνσεων (backward compatibility).


Χρονισμός Διαύλου (1)

Χρονισμός Ανάγνωσης σε σύγχρονο δίαυλο.


Χρονισμός Διαύλου (2)

Ορισμός μερικών σημαντικών σημάτων.


Διαιτησία Διαύλου

(a) Κεντρικός διαιτητής διαύλου ενός επιπέδου.(b) Ο ίδιος δαιτητής με δύο επίπεδα.


Ελεγκτής Διακοπών

Ελεγκτής Διακοπών 8259A .


Αποκωδικοποίηση Διευθύνσεων (1)

EPROM, RAM, και PIO σε χώρο διευθύνσεων 64 KB.


Αποκωδικοποίηση Διευθύνσεων (2)

Πλήρης αποκωδικοποίηση διευθύνσεων.






Pentium 4 (1)

Η φυσική συνδεσμολογία του Pentium 4t.


Pentium 4 (2)

Το chip Pentium 4 της Intel, 2003.


Λογική Συνδεσμολογία του Pentium 4

Τα ονόματα σε κεφαλαία είναι επίσημα, τα υπόλοιπα είναι περιγραφές.


Μητρική Πλακέτα Τυπικού PC

Η καρδιά κάθε προσωπικού υπολογιστή είναι ένα τυπωμένο κύκλωμα – η μητρική πλακέτα (motherboard) : Intel D875PBZ board.

1. Pentium 4 socket2. 875P Support chip3. Memory sockets4. AGP connector5. Disk interface6. Gigabit Ethernet7. Five PCI slots8. USB 2.0 ports9. Cooling technology10. BIOS


Δίαυλοι Pentium 4

Δομή Διαύλων του Pentium 4.

Documents

Computer Systems Organizationpdplab.it.uom.gr/teaching/tanenbaum/digital-10.pdf · * Ελάχιστος αριθμός πυλών (πίνακες Karnaugh) * Πύλες με μόνο