27
1 制御工学 制御工学 最終回スライド 最終回スライド 宇都宮大学 工学部 電気電子工学科 平田 光男

control design v3 - utsunomiya-u.ac.jp

  • Upload
    others

  • View
    6

  • Download
    0

Embed Size (px)

Citation preview

Page 1: control design v3 - utsunomiya-u.ac.jp

1

制御工学制御工学 最終回スライド最終回スライド

宇都宮大学 工学部 電気電子工学科

平田 光男

Page 2: control design v3 - utsunomiya-u.ac.jp

2

定常特性と定常偏差

-L

r e y

rL

rL

Lyre

+=

⎟⎠⎞

⎜⎝⎛

+−=

−=

11

11

(最終値の定理より)

過渡特性 定常特性

Page 3: control design v3 - utsunomiya-u.ac.jp

3

例題

Page 4: control design v3 - utsunomiya-u.ac.jp

4

Page 5: control design v3 - utsunomiya-u.ac.jp

5

準備

制御系の「型」

と呼ばれる

Page 6: control design v3 - utsunomiya-u.ac.jp

6

定常位置偏差

-L

r e y

ステップ入力

ssr 1)( =

t

)(ty)(tr

定常位置偏差

ステップ入力に対する定常偏差定常位置偏差 pε

Page 7: control design v3 - utsunomiya-u.ac.jp

7

型数と定常位置偏差

Lに積分器が1個以上含まれると定常位置偏差は0になる

Page 8: control design v3 - utsunomiya-u.ac.jp

8

定常速度偏差

-L

r e y

ランプ入力に対する定常偏差定常速度偏差 vε

ランプ入力

21)(s

sr =

ttr =)(

定常速度偏差

t

)(ty

)(tr

Page 9: control design v3 - utsunomiya-u.ac.jp

9

型数と定常速度偏差

Lに積分器が2個以上含まれると定常速度偏差は0になる

Page 10: control design v3 - utsunomiya-u.ac.jp

10

内部モデル原理

Lに目標値のモデル(1/s, 1/s2)を含ませることで定常偏差を0にできる

内部モデル原理

Page 11: control design v3 - utsunomiya-u.ac.jp

11

Page 12: control design v3 - utsunomiya-u.ac.jp

12

11章 制御系設計仕様

Page 13: control design v3 - utsunomiya-u.ac.jp

13

制御系設計の基本的な考え方

)(sC )(sPr e u y−

+

WrrL

Ly =+

=1

目標値応答特性

)()()( sCsPsL =開ループ伝達関数

Wが望ましい特性を持つように,L=PCを設計する

特性方程式

0)(1 =+ sL

特性方程式の根(特性根)の配置が重要!

Page 14: control design v3 - utsunomiya-u.ac.jp

14

よく用いられる望ましい極配置領域

Im

ReO45°

45°

速応性の目安

Page 15: control design v3 - utsunomiya-u.ac.jp

15

12章 古典制御理論による制御系設計

Page 16: control design v3 - utsunomiya-u.ac.jp

16

直列補償

制御系が望ましい特性になるよう制御対象Pの特性を補償器Cによって補償する

Page 17: control design v3 - utsunomiya-u.ac.jp

17

直列補償として良く用いられる手法

PID補償器

PID補償器(近似微分器による実現)

Page 18: control design v3 - utsunomiya-u.ac.jp

18

PID制御系のブロック線図

)(sP

pk

ski

1+sskd

τ )(sC

u y−

r

Page 19: control design v3 - utsunomiya-u.ac.jp

19

制御対象が二次遅れ系の場合の例

バネ-マス-ダンパ系の伝達関数

-60

-40

-20

0

20

40

Magn

itude (

dB

)

10-4

10-3

10-2

10-1

100

-180

-135

-90

-45

0

Phase

(deg)

Bode Diagram

Frequency (Hz)

)(tp

)(tfm

k

c

Page 20: control design v3 - utsunomiya-u.ac.jp

20

比例制御

開ループ特性

0 20 40 60 80 1000

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

Time [s]

Outp

ut

K1K2K3

-80

-60

-40

-20

0

20

40

Magn

itude (

dB

)

10-4

10-3

10-2

10-1

100

-180

-135

-90

-45

0

Phase

(deg)

Bode Diagram

Frequency (Hz)

L1L2L3

Page 21: control design v3 - utsunomiya-u.ac.jp

21

比例+微分制御

開ループ特性

0 10 20 30 40 500

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

Time [s]

Outp

ut

K3K4K5K6

-150

-100

-50

0

50

Magn

itude (

dB

)

10-4

10-2

100

102

-180

-135

-90

-45

0

Phase

(deg)

Bode Diagram

Frequency (Hz)

L3L4L5L6

Page 22: control design v3 - utsunomiya-u.ac.jp

22

比例+微分+積分制御

0 10 20 30 40 500

0.2

0.4

0.6

0.8

1

Time [s]

Outp

ut

K6K7K8K9

-150

-100

-50

0

50

100

Magn

itude (

dB

)

10-4

10-2

100

102

-180

-135

-90

-45

0

Phase

(deg)

Bode Diagram

Frequency (Hz)

L6L7L8L9

開ループ特性

Page 23: control design v3 - utsunomiya-u.ac.jp

23

PD制御器(比例+微分)

0

20

40

60

Magn

itude (

dB

)

10-2

100

102

0

45

90

Phase

(deg)

Bode Diagram

Frequency (Hz)

K3K4K5K6

0

20

40

60

80

Magn

itude (

dB

)

10-4

10-2

100

102

-90

-45

0

45

90

Phase

(deg)

Bode Diagram

Frequency (Hz)

K6K7K8K9

PID制御器(比例+微分+積分)

制御器の比較

Page 24: control design v3 - utsunomiya-u.ac.jp

24

PID制御のまとめ

比例ゲインを大きくすると,速応性が増す。ただし,それにともなって,安定度が低下する場合がある。

微分ゲインを大きくすると,安定度が増す。ただし,制御器の高周波のゲインが大きくなるので,ノイズなどに弱くなる

積分ゲインを大きくすると,定常特性が改善される。ただし,大きくしすぎると,安定性を損なう場合がある。

Page 25: control design v3 - utsunomiya-u.ac.jp

25

開ループ特性L=PCの望ましい形

低域 中域 高域

① 0dB/dec :0型の制御系② -20dB/dec :1型の制御系③ -40dB/dec :2型の制御系

低域:定常特性中域:安定性と過渡特性安定性:傾きを-20dB/dec速応性:ωcを高める減衰性: ωcでの位相余裕を確保する

高域:ロバスト安定性

-20dB/dec roll-off

ゲイン[dB]

1ω 2ω3ω

③ )()()( ωωω jCjPjL =

]rad/s[ω0

Page 26: control design v3 - utsunomiya-u.ac.jp

26

制御系設計の流れ

開始

モデリング

制御系設計

実験

評価

終了

問題あり

問題無し

数式モデルの導出

制御器の設計

実システムへの適用

制御性能の評価

Page 27: control design v3 - utsunomiya-u.ac.jp

27

定期試験

試験日:2009年2月5日(木)221教室時 間:14:30~16:00(7,8時限)

1. 両隣を空けて座ること。2. 遅刻は試験開始後30分(15:00)まで認める。3. 教科書,ノート等の持ち込み不可。また,電卓,計算機能

付き時計,コンピュータ,携帯電話(時計としての使用も不可)等も使用できない。

4. 試験を受ける際は学生証を机上の見やすい場所に置くこと。学生証を忘れた場合には工学部の学生係で仮学生証の発行を受けること(通常は所要時間5分程度)。

5. 試験範囲は,講義で解説した内容とする。6. 受験資格者一覧は月末までに掲示予定

(今回を含め9回以上出席した者が有資格者)7. http://hinf.ee.utsunomiya-u.ac.jp/~hirata/