Digitales Capítulo 5

05/08/2014 Sistemas Digitales I - Ing. S. Ros

Captulo 5: Circuitos Integrados MSI y sus

aplicaciones.

SISTEMAS DIGITALES I

Entre los principales y ms conocidos integrados MSI y LSI tenemos: Sumadores, restadores, comparadores,

multiplexores, decodificadores, codificadores y drivers.

Sumadores Usaremos palabras de 4 bits

A(A4,A3,A2,A1) B(B4,B3,B2,B1) 0 = Cin Ejemplo en binario: 0111 = A + 1010 = B Cout = 10001 =


4

A B Co Cin

4 4

Internamente:


A2 B2

C1

2

A1 B1

Cin C0

1

A3 B3

C2

3

A4 B4

C3

4

Cout C4

Diseo del bloque sumador cualquiera:


Aj Bj

Cj-1 Cj

j

Tabla de Verdad

Mapas:

Bj

0 1 0 1 Cj-1

1 0 1

0

Aj

Bj

1 1 1 0 Cj-1

0 1 0

0

Aj

Aj Bj Cj-1 j Cj

0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

Implementacin:


Conexin en Cascada


A B Co Cin

4 4

A B Co Cin

4 4

Partimos de dos palabras de 8 bits: A y B

A(A7, A6, A5, A4, A3, A2, A1, A0) y B(B7, B6, B5, B4, B3, B2, B1, B0)

A7A4 B7B4 A3A0 B3B0

Comercialmente: 7483



CAPITULO 5: CIRCUITOS INTEGRADOS MSI Y SUS APLICACIONES - CODIGOS VHDL

Bloque Sumador Cualquiera

x y

Cin Cout

s

S = x y Cin

Cout = xy + y Cin + Cin X


x1 y1

C1

s1

x0 y0

Cin

s0

x2 y2

C2

s2

x3 y3

C3

s3

Comparadores

Usaremos palabras de 4 bits A(A3,A2,A1,A0) B(B3,B2,B1,B0) Las salidas son mutuamente

excluyentes.


A B

A>B A=B AB )in

(A=B )in

(AB A=B A

Internamente:


A1 B1 A0 B0

(A>B)in (A=B)in (AB A=B A >in = =in < in =in >in = =in < >in = =in <

Bloque comparador cualquiera

05/08/2014

Sistemas Digitales I - Ing. S. Ros

Bj Aj

(AB)in

A>B A=B ABin A=Bin AB A=B A


Aj Bj A>Bin A=Bin AB A=B A

Mapas:


Bj

1 0

0 0 ABin

Bj

1 1

1 0 ABin

Aj

Aj

A>B

(A>B)=Aj(A>Bin)+Aj(Bj)+Bj(A>Bin)

Mapas:


Bj

0 0

0 0 ABin

Bj

0 0

0 0 ABin

Aj

Aj

A=B

(A=B)=(A=Bin)(Aj xnor Bj)

Luego de reducir:

Mapas:


Bj

0 1

1 1 ABin

Bj

0 0

0 1 ABin

Aj

Aj

A

Implementacin


A>B.H

A>Bin.H

A=B.H

ABin.H

A=Bin.H

A=B.H

ABin.H

A=Bin.H

A=B.H

ABin.H

A=Bin.H

A=B.H

A

Conexin en Cascada


(A>B )in

(A=B )in

(AB A=B AB )in

(A=B )in

(AB A=B A

Comercialmente: 7485


Codificadores Es un mdulo lgico combinatorio que asigna

un cdigo de salida nico a cada seal de entrada aplicada al dispositivo.

2s n n= # entradas S= ancho del cdigo de salida Ejem: n= 4 entradas 22 4 s=2 se codifica con 2 variables de salida


Codificador 4-2: Tiene 4 lneas de entrada en las que 1 y solo 1 se activa en cualquier instante.


A0

A1

X0 X1 X2 X3

A1 A0 X0 0 0 X1 0 1 X2 1 0 X3 1 1

X3 X2 X1 X0 A1 A0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 1 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 1 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

Cod 4-2

Cdigo:

Mapas:


X3

1 1

0 X0

X1

0

X2

X3

0 1

0 X0

X1

1

X2

A1 A0

A1=X3 + X2 A0=X3 + X1

Implementacin


A1.H

A0.H

X3.H

X2.H

X1.H

Codificador 4 - 3: Tiene 4 entradas y la salida es un cdigo igual a cero a menos que 1 y solo 1 de las entradas est activa.


A0 A1 A2

X1 X2 X3 X4

A2 A1 A0 X1 0 0 1 X2 0 1 0 X3 0 1 1 X4 1 0 0 LOS DEMAS 0 0 0

X4 X3 X2 X1 A2 A1 A0

0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 0 0 0 1 0 0 0 1 1 0 1 0 1 0 0 0 0 1 1 0 0 0 0 0 1 1 1 0 0 0 1 0 0 0 1 0 0 1 0 0 1 0 0 0 1 0 1 0 0 0 0 1 0 1 1 0 0 0 1 1 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 0 0 0 0 1 1 1 1 0 0 0

Cod 4-3

Mapas:


X4

0 0 0 1

0 0 0 0 X1

X2

0 0 0 0

0 0 0 0 X3

X4

0 1 0 0

0 0 0 0 X1

X2

0 0 0 0

1 0 0 0 X3

A1

A0

A2

X4

0 1 0 0

1 0 0 0 X1

X2

0 0 0 0

0 0 0 0 X3

A2= X4. X3 . X2 . X1

A1=

A0=

Implementacin


Codificador con Prioridad 4-2: Permite que varias lneas de entrada estn activas al mismo tiempo y enva el valor binario del subndice de la entrada de ms alta prioridad (el mayor).


X3 X2 X1 X0 A1 A0 GS EO

0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 1 0 1 1 0 0 1 0 0 1 0 0 0 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 0 0 1 1 1 1 0 1 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 1 0 1 0 1 0 1 1 1 0 1 0 1 1 1 1 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0

A1 A0 X0 0 0 X1 0 1 X2 1 0 X3 1 1

Entradas inactivas EO = 1 A1=A0=0

Ms de una entrada

activa GS=1

Mapas:


X3

0 1 1 1

0 1 1 1 X0

X1 0 1 1 1

0 1 1 1

X2

A0 A1

X3

0 0 1 1

0 0 1 1 X0

X1 1 0 1 1

1 0 1 1

X2

A1 = A0 =

Mapas:


X3

0 0 1 0

0 1 1 1 X0

X1 1 1 1 1

0 1 1 1

X2

EO GS

X3

1 0 0 0

0 0 0 0 X0

X1 0 0 0 0

0 0 0 0

X2

GS = EO =

Comercialmente: 74147 - 74148


Las entradas y salidas

son activas en bajo

10 entradas: 0-9 4 salidas codificadas: D,C,B,A

8 entradas: 0-7 3 salidas codificadas: A2, A1, A0

E1: Habilitadora en bajo

Multiplexores


LINEAS SELECTORAS

En

LINEA HABILITADORA

H DESABILITADO

L HABILITADO

Y (Y.H)

Y (Y.L)

I0

I1

I2

I3

0 1 2 3

S1 S0

MUX 4-1

S1 S0 Y

0 0 I0 0 1 I1 1 0 I2 1 1 I3

DESABILITADO Y=0

Y = En (S1 S0 I0 + S1 S0 I1 + S1 S0 I2 + S1 S0 I3)

MUX 2-1


En I1 I0 S Y

0 0

1 0 0 0 0 1 0 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1

Y (Y.H)

Y (Y.L)

I0

I1

En.L S

MUX 2-1

0 1

Mapas:


I1

0 1 1 0

S 0 0 1 1

I0

Asumimos que EN = activado

Y

Y = EN (I0 . S + I1 . S)

Implementacin


Y.H

EN.L

I0.H

I1.H

Y = EN . I0 . S + EN . I1 . S

S.H

S.H

Conexin en Paralelo de 4 Multiplexores 2-1


S.H

1Y (Y.H)

1A

1B

En

2Y (Y.H)

2A

2B

En

3Y (Y.H)

3A

3B

En

4Y (Y.H)

4A

4B

En

EN.L

Ci= ECG74157 S

S

S

S

MUX 4-1


Y (Y.H)

Y (Y.L)

I0

I1

I2

I3

0 1 2 3

En S1 S0

MUX 4-1 74153: 2 Mux de 4 a 1 independientes

MUX 8-1


Y (Y.H)

Y (Y.L)

0 1 2 3 4 5 6 7 En S2 S1 S0

MUX 8-1

I0 I1 I2 I3 I4 I5 I6 I7

MUX 16-1


Y (Y.H)

Y (Y.L)

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

En S3 S2 S1 S0

MUX 16-1

74151A

MUX 32-1


Y (Y.H)

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

En

S3 S2 S1 S0

MUX 16-1

Y (Y.H)

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

En

S3 S2 S1 S0

MUX 16-1

S4

MUX 32-1


Y (Y.H)

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

En

S3 S2 S1 S0

MUX 16-1

Y (Y.H)

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

En

S3 S2 S1 S0

MUX 16-1

En.L

Y (Y.H)

0 1

En S

S4

MUX 32-1


Y (Y.H)

0 1 2 3 4 5 6 7 En

S2 S1 S0

MUX 8-1

Y (Y.H)

0 1 2 3 4 5 6 7 En

S2 S1 S0

MUX 8-1

Y (Y.H)

0 1 2 3 4 5 6 7 En

S2 S1 S0

MUX 8-1

Y (Y.H)

0 1 2 3 4 5 6 7 En

S2 S1 S0

MUX 8-1

En.L

Y (Y.H)

Y (Y.L)

0 1 2 3

En S1 S0

MUX 4-1

En.L

Comercialmente:


74153 74151

APLICACIONES DE LOS MULTIPLEXORES

Mux 8-1


S2

I0 I2 I6 I4

S0 I1 I3 I7 I5

S1

Variable aleatoria ms significativa

Implementar F usando un MUX 8-1 con A.H, B.H, C.H, F.H

A

0 0 0 1

C 1 0 0 1

B

A B C F 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 0


Y (Y.H)

Y (Y.L)

0 1 2 3 4 5 6 7 En S2 S1 S0

MUX 8-1

Implementacin: 0 1 0 0 1 1 0 0

Implementar F usando un MUX 4-1 con A.H, B.H ,C.H Y F.H


0 0 B

1 C B

A A Y (Y.H)

Y (Y.L)

I0

I1

I2

I3

0 1 2 3

En S1 S0

MUX 4-1

Con lgica negativa Usar inversores con el mismo mapa Cambiar los valores del mapa cambiando las posiciones

de las variables


A

0 0 0 1

C 1 0 0 1

B

Ejemplo: Implemente F.H usando un Mux 8-1 y con A.L, B.H, C.H y F.H. Solucin usando inversores.

Y (Y.H)

Y (Y.L)

0 1 2 3 4 5 6 7 En S2 S1 S0

MUX 8-1


A

1 0 0 0

C 1 0 0 1

B

Ejemplo: Implemente F.H usando un Mux 8-1 y con A.L, B.H, C.H y F.H. Solucin usando mtodo de cambio de posicin de variables.

A

0 0 0 1

C 1 0 0 1

B

Y Y

0 1 2 3 4 5 6 7 En

S2 S1 S0

MUX 8-1

A.L B.H C.H

F.H

Ej: Implementar F.H usando un Mux de 4-1 con A.L, B.L, C.H, D.H y F.H


Ingresar C y D dentro del mapa C

Cambiamos las posiciones de A y B

A B C D F

0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

B

B

A A

B

B

A A

0 1 1 0 0 0 1 1 0 1 1 0 1 1 1 0

DC DC

DC +

DCDC

DC + C

Implementacin:


Y.H

Y.L

0 1 2 3

En S1 S0

MUX 4-1

A.L B.L

C.H

C.H

D.H

D.H

C.H

F.H

Decodificadores/ Demultiplexores Reconocedor de Minterms m 2n nentradas, m salidas


No. entradas

A B

En.L

0 1 2 3

Salidas Lgica

negativa

En A B O0 O1 O2 O3

0 1 0 0 1 0 1 1 1 0 1 1 1

Salidas obtenidas por minitrminos:

Oo= En . A . B O1= En . A . B O2= En . A . B O3= En . A . B

0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1

Comercialmente: 74LS138


No. entradas

A B C

En.L

O0 O1 O2 O3 O4 O5 O6 O7

Aplicaciones:


A B C F1 F2 0 0 0 0 0 0 1 1 0 0 1 0 0 1 0 1 1 1 1 1 0 0 0 0 1 0 1 0 1 1 1 0 1 0 1 1 1 0 0

Ej: Con Dec 3-8 , A.H, B.H, C.H, F1.H, F2.H A

0 0 1 0

C 1 1 0 0

B

A

1 0 0

C 0 1 0 1

B

F1

F2

F1= m1 +m3 + m6

F2= m2 +m3 + m5

Implementacin:


A B C

En.L

A.H

B.H

C.H

F1.H

F2.H

Oo.L O1.L O2.L O3.L O4.L O5.L O6.L O7.L

Ejem: En el ejercicio anterior cambiamos la lgica. Implementaremos con A.L, B.L, C.H, F1.H, F2.H


A

1 0 0 0

C 0 0 1 1

B B

A

0 0 1

C 0 1 0 1

B B

F1 F2

A

0 0 1 0

C 1 1 0 0

B

A

1 0 0

C 0 1 0 1

B

F1= m0 + m5 + m7 F2= m3 + m4 + m5

Dado que la tabla de verdad es la misma, los mapas tambin lo son:

Luego cambiamos de posicin a las variables A y B pues son .L:

Implementacin:


A B C

En.L

A.L

B.L

C.H


Enw(En,w1, w0)

Decodificador para Display de 7 segmentos


7448 7447


a

b

c d e

f g

Ej: Implementar un Restador (A)2-(B)2=(A)2+(B)2,C =(A)2 +(B)2+1

Si Cout = 1 A-B = +, pero Si Cout = 0 A-B = -

A B Co Cin

4 4

|A-B|

I0

I1

En.L

(A)2

(B)2 4

+Vcc

A B Co Cin

4 4

+Vcc

S

4 MUX 2-1

4

4

4 4

Ej: Implementar las siguientes funciones con MSI. Si A>B y B>C entonces F1=1 Si A=B y (BB )in

(A=B )in

(AB A=B AB )in

(A=B )in

(AC B=C BB )in

(A=B )in

(AD C=D C

Ej: Convertidor de ( )2 a NBCD Si # 9 entonces (A)2 = (A)NBCD Si 10 # 19 entonces (A)2 + 6 = (A)NBCD Si 20 # 29 entonces (A)2 + 12 = (A)NBCD Si 30 # 39 entonces (A)2 + 18 = (A)NBCD

(A>B )in

(A=B )in

(A9

(A>B )in

(A=B )in

(A19

(A>B )in

(A=B )in

(A29

A 01001=9 A 10011=19 A 11101=29

+Vcc +Vcc +Vcc COMP COMP COMP

(A)NBCD

(A)2 (A)2+6 (A)2+12 (A)2+18

En.L

6 MUX 4-1 6

S1 S0

0

1

2

3

Con las salidas A>9, A>19 y A>29 generamos las conexiones para S1 y S0 en funcin de lo que est conectado en las entradas de datos del MUX.


A>9 A>19 A>29 S1 S0

0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 1 1 0 1 1 1 0 1 0 1 1 1 1 1

A>9

0 0 1

A>29 1

A>19

A>9

0 1 0

A>29 1

A>19

S0 = (A>29) + (A>9).(A>19)

S1 = A>19

S0

A>9 A>19 A>29

Ahora veamos las diferentes correcciones que hay que sumar al nmero binario.


A B Co Cin

(A)2 01100=12

5 5

5

A B Co Cin

(A)2 10010=18

5 5

5

A B Co Cin

(A)2 00110=6

5 5

5

(A)2+18 (A)2+12 (A)2+6 6 6 6

Ej: Implementar una ALU usando diseo

modular. Utilice integrados de MSI.

5 MUX 8-1 F

5

S2 S1 S0

0 1 2 3 4 5 6 7

00000

Restador

B A

Restador

A B

Sumador

A B

11111

A Xor B

A Or B

A And B

A B

A B

A B

4

4

4

4

4

5

05/08/2014aaaaaaa Sistemas Digitales I - Ing. S. Ros

Captulo 5: Circuitos Integrados MSI y sus aplicaciones.Entre los principales y ms conocidos integrados MSI y LSI tenemos: Sumadores, restadores, comparadores, multiplexores, decodificadores, codificadores y drivers.Internamente:Diseo del bloque sumador cualquiera:Implementacin:Conexin en CascadaComercialmente: 7483CAPITULO 5: CIRCUITOS INTEGRADOS MSI Y SUS APLICACIONES - CODIGOS VHDLNmero de diapositiva 9Nmero de diapositiva 10Nmero de diapositiva 11Nmero de diapositiva 12Nmero de diapositiva 13ComparadoresInternamente:Bloque comparador cualquiera Nmero de diapositiva 17Mapas:Mapas:Mapas:ImplementacinConexin en CascadaComercialmente: 7485Nmero de diapositiva 24CodificadoresCodificador 4-2: Tiene 4 lneas de entrada en las que 1 y solo 1 se activa en cualquier instante.Mapas:ImplementacinCodificador 4 - 3: Tiene 4 entradas y la salida es un cdigo igual a cero a menos que 1 y solo 1 de las entradas est activa.Mapas:ImplementacinCodificador con Prioridad 4-2: Permite que varias lneas de entrada estn activas al mismo tiempo y enva el valor binario del subndice de la entrada de ms alta prioridad (el mayor).Mapas:Mapas:Comercialmente: 74147 - 74148Nmero de diapositiva 36MultiplexoresMUX 2-1Mapas:ImplementacinConexin en Paralelo de 4 Multiplexores 2-1MUX 4-1MUX 8-1MUX 16-1MUX 32-1MUX 32-1MUX 32-1Comercialmente:APLICACIONES DE LOS MULTIPLEXORESImplementacin:Nmero de diapositiva 51Nmero de diapositiva 52Nmero de diapositiva 53Nmero de diapositiva 54Implementacin:Nmero de diapositiva 56Nmero de diapositiva 57Nmero de diapositiva 58Nmero de diapositiva 59Decodificadores/ DemultiplexoresComercialmente: 74LS138Aplicaciones:Implementacin:Nmero de diapositiva 64Implementacin:Nmero de diapositiva 66Decodificador para Display de 7 segmentosNmero de diapositiva 68Nmero de diapositiva 69Ej: Implementar un Restador(A)2-(B)2=(A)2+(B)2,C =(A)2 +(B)2+1Ej: Implementar las siguientes funciones con MSI. Si A>B y B>C entonces F1=1Si A=B y (B9, A>19 y A>29 generamos las conexiones para S1 y S0 en funcin de lo que est conectado en las entradas de datos del MUX.Ahora veamos las diferentes correcciones que hay que sumar al nmero binario.Ej: Implementar una ALU usando diseo modular. Utilice integrados de MSI.Nmero de diapositiva 76Nmero de diapositiva 77Nmero de diapositiva 78

Documents

Digitales Capítulo 5