Diseño Digital 1 - etsist.upm.es · Un foro, denominado “Avisos y Noticias” sobre problemas organizativos y de ... en la semana 3 del bloque temático 1, antes de la actividad

Departamento de Sistemas Electrónicos y de control

Escuela Universitaria de Ingeniería Técnica

de Telecomunicación

Universidad Politécnica de Madrid

Curso 2011‐2012 Otoño

Diseño Digital 1

Guía de aprendizaje

Guía de Aprendizaje de Diseño Digital 1

3

1. Introducción.

Este documento constituye la Guía de Aprendizaje de la asignatura “Diseño Digital 1”. Esta asignatura tiene 4,5 ECTS, y se imparte como obligatoria en la titulación de “Grado en Ingeniería Electrónica de Comunicaciones” y como optativa en las titulaciones de “Grado en Ingeniería de Sistemas de Telecomunicación”, “Grado en Ingeniería de Sonido e Imagen y ”Grado en Ingeniería Telemática” de la E.U.I.T.T. de la U.P.M. Esta asignatura, que es la continuación natural de “Electrónica 2”, incluye nociones básicas de VHDL (realización de modelos orientados a la síntesis automática), entornos de CAD (con metodología basada en HDLs), diseño y prototipado de sistemas combinacionales y secuenciales con VHDL y tecnología (conceptos básicos de CPLDs y FPGAs).

Además de esta introducción, la Guía se ha estructurado en 6 apartados y 3 anexos.

En el apartado 2 se resumen los contenidos de la asignatura.

En el apartado 3 se explica la metodología con la cual se va a impartir la asignatura. En él se definen los distintos tipos de grupos y actividades que se desarrollarán durante el curso.

En el apartado 4 se explica cómo se va a organizar el aprendizaje: los diferentes bloques temáticos, los recursos, los horarios y la duración de las actividades, etc.

En el apartado 5 se detalla cómo se llevará a cabo la evaluación de la asignatura.

El anexo I contiene las competencias generales y específicas que aborda la asignatura.

El anexo II contiene los resultados de aprendizaje que el estudiante deberá alcanzar para desarrollar las competencias que se enumeran en el anexo I.

El anexo III contiene el formato de ficha que deberá ser cumplimentada para la constitución de los grupos de trabajo en la asignatura.


4

2. Contenidos.

Los contenidos de la asignatura se han agrupado en dos bloques temáticos:

Bloque temático Contenidos BT I. CAD + Descripción de sistemas digitales básicos con VHDL + Tecnología I (7 semanas)

Repaso de Electrónica II Modelado de sistemas combinacionales con VHDL Modelado de sistemas secuenciales con VHDL Tutorial de Quartus II y ModelSim Utilización de hojas de datos de PLDs

BT II. Subsistemas complejos + Tecnología 2 (7 semanas)

Introducción a los FPGAs Descripción de la tarjeta DE2‐70 Sumadores serie y con acarreo anticipado Sumadores‐Restadores Diseño de acarreo y overflow Comparadores de magnitud Acumuladores ALUs Timers: Variantes, Monoestables Bancos de registros Autómatas

3. Metodología

Entendemos el aprendizaje como “el proceso mediante el cual el estudiante adquiere destrezas o habilidades prácticas, incorpora contenidos informativos o adopta nuevas estrategias de conocimiento o acción”. Por otra parte, una lectura detenida de los objetivos de aprendizaje establecidos en esta asignatura, revela la importancia de la adquisición de aprendizajes relacionados con el “saber hacer” y la “toma de decisiones”. Así pues, dadas las características de los aprendizajes perseguidos, la metodología que a nuestro juicio debe primar por encima de las demás, será aquella que potencie una actitud activa por parte del estudiante, comprendiendo lo que se hace, para qué se hace y por qué se hace.

En consecuencia, la asignatura utiliza una metodología basada en la evaluación continua, la planificación del trabajo presencial y no presencial de los estudiantes y el trabajo individual y cooperativo de los estudiantes en el aula de laboratorio –ya que todas las sesiones presenciales se desarrollan en este tipo de aulas.

Los estudiantes se dividirán en grupos para la realización de las diferentes actividades:

G0: Es el conjunto completo de estudiantes que están en la asignatura un determinado semestre.

G10: Es el grupo completo de estudiantes cuya docencia tiene asignado un profesor.


5

G2: Cada grupo G10 se dividirá en cinco grupos G2 para aquellas actividades que deban ser realizadas por parejas.

Las actividades presenciales son actividades que los estudiantes desarrollan en el

laboratorio y con presencia de un profesor. Podrán ser de cuatro tipos: Expositivas: el profesor presentará un tema en el laboratorio ante un grupo G10.

Ejercicios individuales: esta actividad se realizará en el laboratorio individualmente con la

presencia y el asesoramiento de un profesor.

Aprendizaje cooperativo: esta actividad se realizará con grupos G2 (por parejas) en el laboratorio con la presencia y el asesoramiento de un profesor.

Evaluación: Pruebas individuales o de grupo completo (G0).

Las actividades no presenciales son actividades que los estudiantes realizarán de manera

individual o por parejas en el laboratorio o fuera de la Escuela, sin la presencia del profesor. Podrán ser de 3 tipos:

Ejercicios individuales: ejercicios realizados de forma individual. Aprendizaje cooperativo: ejercicios realizados por parejas. Lectura dirigida: actividad individual de lectura focalizada en un tema concreto.

En relación con las actividades de trabajo cooperativo realizadas por parejas:

Cada pareja se mantendrá constituida de forma permanente durante todo el

cuatrimestre. No obstante, es posible que surjan causas imprevistas que obliguen a reconstituir alguna pareja durante el curso, como en el caso de abandono de la asignatura por parte de uno de sus miembros. En tal caso la incidencia será puesta en conocimiento del profesor para que pueda tomar las medidas de corrección pertinentes.

Las parejas las formará el profesor tratando de equilibrar el perfil de los estudiantes que la forman y con la restricción de que sus miembros dispongan de un tiempo común de dos horas semanales para reunirse (fuera de las horas de clase) con el fin de realizar las tareas en grupo G2. Estas horas deberán ser comunicadas al profesor en el momento de la constitución de la pareja. Para realizar la distribución de estudiantes el profesor solicitará el primer día de clase datos relativos a la situación académica de cada estudiante de su grupo.

Se dará un plazo de una semana para que, en casos suficientemente justificados, los estudiantes puedan solicitar un cambio de pareja a su profesor, transcurrido el cual entregarán la ficha recogida en el anexo III.


6

En relación con la realización de actividades no presenciales de corte experimental y que, por tanto, precisan del equipamiento disponible en el laboratorio de la asignatura:

Se comunicará al inicio del bloque temático 1 el horario de “Libre acceso” disponible para los estudiantes. Durante este tiempo se podrá acceder libremente a los locales de laboratorio y realizar las actividades, sin la presencia del profesor.

Si se necesita utilizar material de préstamo (hardware para la realización de prácticas), deberá solicitarse en los despachos 8124 y 8219 mediante el procedimiento de reserva que se establezca.

Asimismo, en caso de que surjan conflictos en la utilización de los recursos del laboratorio se limitará el acceso a un número determinado de horas semanales por alumno, y dicho acceso se realizará previa reserva del puesto de trabajo.

En relación con las sesiones presenciales:

Antes de cada sesión presencial es necesario conocer las actividades que se van a

realizar en ella, consultando la planificación de actividades disponible en Moodle, en la sección de recursos correspondiente a la primera semana de cada bloque temático.

Observe que las actividades exigen una participación activa de los alumnos, por lo que, en ocasiones, requerirán de la realización de tareas previas cuyos resultados serán utilizados en la sesión presencial; también será necesario disponer, en estas sesiones, del material que proporcionamos para el desarrollo de las actividades (fichas, diapositivas, etcétera).

La dinámica de trabajo de cada actividad concreta, así como los resultados que pueda ser necesario entregar al profesor, se describen en el enunciado de la actividad.

4. Organización del aprendizaje. La asignatura se desarrolla durante catorce semanas, en cada una de las cuales se ha planificado para el estudiante un tiempo de actividad de 6 horas, de las cuales, en media, 3 estarán dedicadas a la realización de actividades presenciales y, las otras 3, a actividades no presenciales –pero en cada semana concreta habrá 2 ó 4 horas presenciales y 4 ó 2 no presenciales: debe revisar el calendario de la asignatura para saber si en una semana tiene que acudir 2 ó 4 horas al aula de laboratorio.

La asignatura está dividida en dos bloques temáticos independientes de igual duración, 7 semanas. Para completar las actividades presenciales y no presenciales de cada bloque dispondrá de los siguientes recursos e información:

La planificación semanal detallada de las actividades presenciales y no presenciales, que puede ver en Moodle. La planificación está organizada en dos bloques temáticos y, dentro de cada bloque, en semanas. Cada semana se ha ubicado en una tabla en la que


7

cada fila se corresponde con una actividad distinta. Las actividades presenciales y no presenciales se han coloreado de manera diferente.

Documentación y recursos didácticos para la realización de las actividades: fichas,

ejercicios, diapositivas, hojas de datos y esquemas que componen todo el material documental necesario para la realización de todas las actividades planificadas en la asignatura.

Esta asignatura dispone de un entorno virtual, Moodle, para todos aquellos alumnos

matriculados en la misma: le servirá para completar cuestionarios que acrediten la realización de actividades no presenciales y, también, para la realización de pruebas de evaluación no presenciales. A través de Moodle podrá acceder también a los recursos didácticos de la asignatura (foros, enunciados de actividades, diapositivas, etc) y a información sobre los horarios, aulas, grupos de trabajo y resolución de incidencias que puedan afectar al curso de la asignatura.

El acceso se realiza a través de la dirección https://moodle.upm.es/titulaciones

/oficiales/login/login.php. Para poder acceder al entorno virtual se debe disponer de una cuenta de correo electrónico de la UPM que se puede obtener en la dirección http://www.upm.es/alumnos/servicios/

A través de este entorno virtual se proporcionan las siguientes utilidades:

Descarga de todos aquellos documentos utilizados en la asignatura y que hayan sido

realizados por los profesores.

Resolución de ejercicios adicionales para la autoevaluación y el refuerzo del aprendizaje.

La recogida de los resultados de las actividades, cuando se soliciten mediante esta vía.

Enlaces con diferentes organismos e instituciones en los que encontrar información adicional sobre el campo de la electrónica digital.

Un foro, denominado “Aprendiendo Electrónica Digital” en el que recoger las dudas que

surjan sobre los contenidos y la resolución de los ejercicios, así como sugerencias para el estudio que puedan servir a todos los compañeros.

Un foro, denominado “Avisos y Noticias” sobre problemas organizativos y de

funcionamiento de la asignatura, en el que también se publicarán avisos a modo de tablón de anuncios virtual.

Las actividades presenciales ocuparán 2 ó 4 de las 4 horas semanales que la asignatura tiene

asignadas dentro del horario del tercer semestre. Por medio de la plataforma Moodle deberá informarse de las franjas horarias que se ocuparán en cada semana de docencia, así como del aula en que se desarrollarán las actividades (que podrá ser diferente de la habitual en las actividades de evaluación). La asignación horaria prevista podría variarse puntualmente para cumplir con la planificación de actividades si se dieran motivos de carácter extraordinario (cambios imprevistos en el calendario docente o en la disponibilidad de aulas o personal docente) que lo justificaran; en este


8

caso se comunicarán los cambios con la máxima antelación posible mediante un mensaje en el foro de “Avisos y noticias”.

Las actividades no presenciales ocuparán 2 ó 4 horas semanales. Algunas de estas

actividades tendrán un plazo límite determinado para completarse (por ejemplo: en la semana 3 del bloque temático 1, antes de la actividad presencial que tiene lugar el jueves de dicha semana…); otras no, y podrá elegir a su conveniencia cuando realizarlas. Cuando la actividad no presencial sea en pareja, deberá ponerse de acuerdo con su compañero para fijar cuándo y dónde realizar la actividad. Para las actividades no presenciales que deban desarrollarse en aulas de laboratorio se proporcionará el horario en que dispondrán de libre acceso al mismo.

Para alcanzar los objetivos de aprendizaje de la asignatura resulta necesario realizar las

actividades planificadas. Por este motivo, para poder aprobar la asignatura, los alumnos tendrán que acreditar que las han realizado en los plazos fijados para cada una de ellas.

Para ello, algunas de las actividades, ya sean presenciales o no presenciales, conllevan la

entrega de un producto de la actividad (un conjunto de ejercicios realizado o un cuestionario de Moodle, por ejemplo), que será corregido por el profesor. Esta circunstancia se indica en la tabla de actividades mediante la clave “Entregable” en la columna de evaluación. Con relación al resto de actividades, el estudiante deberá ir creando un “portafolios” con la resolución de cada actividad que vaya realizando. Este “portafolios” podrá ser solicitado por el profesor a fin de verificar la realización de las actividades por parte de los estudiantes de su grupo. Adicionalmente, al finalizar cada semana será necesario rellenar un cuestionario en Moodle en el que se solicita información relativa al desarrollo de las actividades: cuáles se han hecho y cuáles no, el tiempo que se ha tardado en realizarlas, la calidad del material didáctico proporcionado, etc.

5. Evaluación. En esta asignatura se aplica una metodología de evaluación continua, con las siguientes

características: La asignatura está dividida en dos bloques temáticos con evaluación independiente. Para

aprobar la asignatura resulta necesario conseguir una calificación de aprobado en los dos bloques.

Cada bloque se evaluará con las siguientes actividades:

o Entregables individuales: son ejercicios realizados individualmente en actividades presenciales o no presenciales.

o Entregables de grupo: son ejercicios realizados por parejas en actividades presenciales o no presenciales. La calificación obtenida se aplicará a los dos miembros de la pareja.


9

o Exámenes de bloque: son exámenes individuales realizados en cada bloque temático y corregidos por el profesor. Habrá dos exámenes por bloque: el primero se realizará en torno a la cuarta semana del bloque y el segundo tras su finalización. Podrán realizarse en el aula de laboratorio o en un aula de examen.

o Exámenes de recuperación de fin de bloques: Son exámenes de recuperación que podrán realizar aquellos alumnos que hayan suspendido alguno de los exámenes de bloque. Habrá cuatro exámenes de recuperación: el examen de recuperación del examen intermedio del bloque I se realizará la misma semana que el examen final del bloque I, el examen de recuperación del examen final del bloque I se realizará la segunda o tercera semana del bloque II y, por último, los exámenes de recuperación del bloque II se realizarán en la misma fecha del calendario, tras la finalización de la docencia de la asignatura.

Los alumnos que, teniendo que presentarse al examen de recuperación, no lo superen, tendrán suspensa la asignatura.

Los siguientes apartados detallan el procedimiento de evaluación y calificación de la

asignatura.

1.‐ Para aprobar un bloque temático resulta necesario y suficiente:

Obtener una calificación de 5 o más puntos en los dos exámenes de cada bloque (o en el correspondiente examen de recuperación).

Realizar en el plazo planificado al menos el 80% de las actividades presenciales y no presenciales del bloque.

2.‐ Para aprobar la asignatura deberá:

Conseguir un aprobado en los dos bloques temáticos.

Realizar en el plazo planificado al menos el 85% de las actividades presenciales y no presenciales de la asignatura.

Observe que el porcentaje mínimo de actividades que se exige realizar durante la asignatura

es mayor que en un bloque: si en un bloque se realizan menos del 85% de las actividades, tendrá que compensarse con la realización de más del 85% en el otro bloque.

3.‐ La calificación final de la asignatura estará compuesta por:

Calificación de los exámenes de bloque: media de la calificación de los exámenes de bloque, ponderada con un factor 0,7. La máxima contribución de esta nota a la calificación del bloque es de 7 puntos.

0,5 puntos si se ha realizado más del 85% de las actividades.


10

1 punto adicional si se ha realizado más del 95% de las actividades.

Calificación media de los entregables ponderada por un factor de 0,15. La máxima nota que podrá obtenerse será de 1,5 puntos.

Como excepción a lo anterior:

o Si se aprueban los exámenes de los dos bloques y se han realizado, al menos,

el 85% de las actividades de la asignatura y, con la ponderación indicada en el punto 3, no se alcanza un total de 5 puntos en la nota final, la calificación será de aprobado con 5 puntos.

o Si la calificación de alguno de los exámenes de bloque (y su recuperación) es

inferior a 5, la calificación final será de suspenso, independientemente de la calificación que se pudiera calcular con el procedimiento de ponderación detallado en el punto 3.

o Si no se han realizado, al menos, el 85% de las actividades de la asignatura, la

calificación final será de suspenso, independientemente de la calificación que se pudiera calcular con el procedimiento de ponderación detallado en el punto 3.

Si el estudiante opta por el procedimiento de evaluación basado en “solo prueba final”, deberá cumplimentar la “Solicitud de evaluación de Diseño Digital I mediante solo prueba final”, disponible en la secretaría del Departamento de Sistemas Electrónicos y de Control, y entregarla antes de que finalice la segunda semana lectiva del semestre. En este caso la totalidad de la calificación se obtendrá mediante la realización de las siguientes pruebas:

Una prueba práctica, oral, de cuatro horas de duración, que será juzgada por el tribunal de evaluación de la asignatura. Mediante esta prueba, el estudiante deberá mostrar sus destrezas y habilidades prácticas relacionadas con los objetivos de la asignatura. El día y lugar de realización de esta prueba será publicado respetando los plazos establecidos en la normativa de la UPM.

Una prueba escrita, de cuatro horas de duración, que se llevará a cabo en el día, hora y

lugar asignado por la Subdirección de Ordenación Académica en el Plan Anual Docente.


11

6. Preguntas frecuentes

En este apartado se recoge un conjunto de preguntas frecuentes cuya lectura le ayudará a comprender la organización de la asignatura Diseño Digital I.

1.‐ ¿Cuál es la primera actividad que tengo que realizar?

Un buen punto de arranque es una primera revisión de la programación detallada de actividades que figuran en el bloque correspondiente a la primera semana del curso, a fin de familiarizarse con la estructura que se le ha dado al trabajo en esta asignatura. La primera tabla se corresponde con las actividades de la semana 1. Observe que cada actividad aparece en una fila de la tabla. Las actividades están ordenadas cronológicamente por lo que la primera actividad se corresponde con la primera fila. Observe también que cada actividad tiene un código. La primera actividad tiene el código: BT1.P1; esto quiere decir que es la actividad presencial número 1 (P1) dentro del bloque temático 1 (BT1). El título de la actividad le dará una idea de su contenido, en este caso es una presentación de la asignatura. La modalidad le indicará el tipo de actividad; en este caso es expositiva, es decir, el profesor hablará sobre un tema al grupo G10 (ver apartado 3 de la guía de la asignatura). La duración será de 25 minutos. En la columna sesión la actividad se ubica dentro del conjunto de actividades de la asignatura; concretamente esta primera actividad se corresponde con la primera sesión de la primera semana (S1_1_G10). Finalmente, en la columna evaluación aparece no procede; esto quiere decir que durante esta actividad no se realizará evaluación alguna. 2.‐ ¿Puedo saber con antelación qué es lo que voy a hacer durante la semana?

Puede y debe saberlo. Para ello debe consultar la programación detallada semanal disponible en un documento que se encuentra en el bloque correspondiente a la primera semana de cada bloque temático. A modo de ejemplo, vea la programación de la semana 1. Observe que en total hay 10 actividades; 6 presenciales y 4 no presenciales. Cada actividad tiene su código correspondiente, cuyo significado puede consultarse en la tabla que aparece en el propio documento. Las primeras 3 actividades son presenciales y se realizarán en la sesión 1 de la semana 1 (S1_1). Las otras 3 actividades presenciales se realizarán en la sesión 2 de esa misma semana (S1_2). Dos de las 3 primeras actividades no presenciales deben realizarse previamente a la sesión 2 de la semana 1 (S1_2), la otra actividad no presencial puede realizarla en cualquier momento de la semana 1 (Sem1); la última actividad no presencial de la semana debe completarla antes de la primera sesión de la semana 2 (S2_1). 3.‐ ¿Dónde tengo que ir para realizar las actividades presenciales?

Todas las actividades presenciales, salvo las de evaluación en grupo G0, se desarrollan en el aula de laboratorio.


12

4.‐ ¿Dónde tengo que ir para realizar las actividades presenciales en grupos G0?

Las únicas actividades presenciales que se realizan en grupos G0 son de evaluación. El aula donde se realizará la prueba no es fija, pues depende de la asignación que realice la Subdirección de Ordenación Académica, así pues, será notificada mediante un mensaje en el foro de “Avisos y Noticias” de Moodle. 5.‐ Ya sé dónde tengo que realizar una determinada actividad presencial pero, ¿cuándo debo realizarla?

Las actividades presenciales están organizadas en semanas y, dentro de cada semana, en dos sesiones. Por ejemplo, en la semana 1, las tres primeras actividades presenciales se llevarán a cabo en la primera sesión (S1_1_G1) mientras que el resto se llevarán a cabo en la segunda (S1_2_G1). El horario de cada sesión estará disponible mediante los cauces tradicionales de la Subdirección de Ordenación Académica y en un documento que expone el calendario del semestre en el bloque de información general en Moodle. Tenga en cuenta que, aunque no será frecuente, los horarios de las sesiones podrán cambiarse por imprevistos tales como: enfermedad del profesor, cambio imprevisto en la programación docente de la Escuela, etcétera. De cualquiera de estas circunstancias se avisará mediante un mensaje en el foro de noticias y avisos de Moodle. 6.‐ ¿Cuándo debo realizar las actividades no presenciales?

El plazo para la realización de las actividades no presenciales se establece en la planificación semanal detallada, que puede consultar en Moodle. Para cada actividad no presencial, en la columna sesión, aparece un código de actividad que indica el plazo de finalización de la misma. Por ejemplo, el código PS1_2 indica que la actividad debe haberse finalizado antes de la segunda sesión presencial de la semana 1, esto es, antes de la segunda clase de la primera semana debe completar la actividad. Para los otros códigos, el propio documento tiene una tabla en la que se explica la notación que se utiliza en la programación semanal detallada. 7.‐ ¿Qué son los objetivos de aprendizaje?

Los objetivos de aprendizaje describen el conjunto de habilidades, destrezas y conocimientos que el estudiante debe adquirir cursando la asignatura. 8.‐ ¿Qué son los indicadores de aprendizaje?

Los indicadores de aprendizaje definen objetivamente cómo detectar si se ha alcanzado, o no, un objetivo de aprendizaje. 9.‐ ¿Dónde puedo encontrar la lista de objetivos e indicadores de aprendizaje de Diseño Digital 1?

En la sección de Moodle correspondiente a la primera semana de cada bloque temático se proporciona un listado de los objetivos de aprendizaje correspondientes a ese bloque. Dentro de cada objetivo, se enumera un conjunto de indicadores de aprendizaje.


13

10.‐ ¿Qué son los indicadores de aprendizaje de adquisición obligatoria?

Son un conjunto de indicadores para los que existe un criterio de logro que marca el nivel mínimo aceptable para dar por conseguido un objetivo de aprendizaje. Una evaluación negativa del criterio de logro del indicador en los exámenes de bloque acarrea un suspenso del mismo. 11.‐ ¿Cómo puedo conocer cuáles son los indicadores de aprendizaje de adquisición obligatoria?

Son los que, en la tabla de objetivos e indicadores, tienen una ‘X’ en la columna ‘AO’. 12.‐ ¿Cómo utilizará mi profesor los indicadores de aprendizaje?

El profesor utilizará los indicadores de aprendizaje para definir las pruebas de evaluación de la asignatura. 13.‐ ¿Cómo puedo yo utilizar los indicadores de aprendizaje?

Puede utilizar los indicadores de aprendizaje para autoevaluarse y decidir si debe intensificar el estudio de un determinado tema. Es muy importante que haya realizado autoevaluaciones positivas sobre ellos, sobre todo de los de adquisición obligatoria (AO), tras la realización de las actividades diseñadas para alcanzarlos y en las actividades de repaso; esto le permitirá acudir con garantías de éxito a los exámenes de bloque. 14.‐ ¿Puedo utilizar el aula de laboratorio para la realización de actividades no presenciales?

Por supuesto que sí. El laboratorio dispone de un horario de libre acceso, que puede consultar en la plataforma Moodle, durante el cual podrá realizar las actividades no presenciales planificadas en la asignatura o, si lo desea, invertir su tiempo libre para intensificar su dominio de las herramientas de CAD electrónico y las técnicas y metodologías de realización de sistemas digitales. En los horarios de libre acceso a las aulas de laboratorio podrá solicitar, al personal encargado de atender dichas aulas, el préstamo de los recursos hardware que precise utilizar en las actividades que se proponga realizar. No olvide que en estas aulas utiliza recursos materiales escasos y delicados, cuyo uso comparte con muchos otros alumnos: cuídelos y no abuse de su disfrute, más allá de lo necesario, cuando otros compañeros estén esperando para utilizarlos. 15.‐ ¿Hay normas que regulen el uso de los recursos del laboratorio en horarios de libre acceso?

Sí. Las normas escritas, que puede encontrar en Moodle, determinan:

Los horarios de libre acceso La preferencia de acceso en el caso de que el número de alumnos que pretenden hacer

uso del aula de laboratorio supere el aforo de éste El procedimiento de solicitud de préstamo y devolución de recursos hardware en dicho

horario


14

Naturalmente, también rigen las normas de cortesía habituales en los espacios comunes universitarios, donde debe imperar el respeto a otras personas que están realizando tareas que requieren de un ambiente sosegado y tranquilo: procure que sus conversaciones, consultas e intercambios de opiniones se realicen en un tono y volumen discretos, evite el deambular innecesario y las acciones y actitudes impropias de un espacio dedicado al estudio, donde no debe haber lugar para altercados o barullos que puedan molestar a nadie. 16.‐ ¿Qué son las encuestas Moodle?

Son cuestionarios que tendrá que contestar una vez realizadas las actividades no presenciales, individuales o por parejas, de cada semana. En dichos cuestionarios tendrá que indicar si ha realizado o no cada actividad y cuánto tiempo le ha costado realizarla; conteste con sinceridad, este dato no se utilizará para su evaluación sino para comprobar que los tiempos estimados para la realización de las actividades son los adecuados. También tendrá que contestar una o más preguntas relacionadas con la actividad realizada. Finalmente, hay un apartado donde podrá reflejar cualquier incidencia. 17.‐ ¿Qué plazo tengo para contestar la encuesta Moodle?

Es conveniente rellenar el cuestionario de cada semana justo al principio de la siguiente, con el fin de no olvidar los detalles sobre el desarrollo de las actividades que se solicitan. No obstante, a fin de aminorar los efectos del olvido se dispone de una cabecera al inicio de cada actividad en la que puede anotar los datos de mayor relevancia, para posteriormente trascribirlos al referido cuestionario. 18.‐ Si la actividad no presencial que he realizado es por parejas, ¿basta con contestar una encuesta Moodle por grupo?

No. Deberán contestar la encuesta Moodle los dos miembros de la pareja que haya realizado la actividad. Si no ha podido realizar la actividad, pero su pareja sí, entonces no conteste la encuesta.


15

Anexo I. Competencias. En esta asignatura el estudiante desarrolla las siguientes competencias generales: C_GEN_02: Capacidad de búsqueda y selección de información, de razonamiento crítico y de elaboración y defensa de argumentos dentro del área. C_GEN_04: Capacidad de abstracción, de análisis y de síntesis y de resolución de problemas. También se desarrollan las siguientes competencias específicas recogidas en la Orden Ministerial CIN/352/2009, por la que se establecen los requisitos para la verificación de títulos universitarios oficiales que habiliten para el ejercicio de la profesión de Ingeniero Técnico de Telecomunicación:

C_EC_01: Capacidad de construir, explotar y gestionar sistemas de captación, transporte, representación, procesado, almacenamiento, gestión y presentación de información multimedia, desde el punto de vista de los sistemas electrónicos. C_EC_04: Capacidad para aplicar la electrónica como tecnología de soporte en otros campos y actividades, y no sólo en el ámbito de las Tecnologías de la Información y las Comunicaciones. C_EC_05: Capacidad de diseñar circuitos de electrónica analógica y digital, de conversión analógico‐digital y digital‐analógica, de radiofrecuencia, de alimentación y conversión de energía eléctrica para aplicaciones de telecomunicación y computación. C_EC_07: Capacidad para diseñar dispositivos de interfaz, captura de datos y almacenamiento, y terminales para servicios y sistemas de telecomunicación.


16

Anexo II. Resultados de aprendizaje. Tras superar la asignatura, el estudiante debe ser capaz de: RA1: Diseñar arquitecturas de sistemas digitales aplicando metodologías de diseño jerárquico RA2: Conocer las características de las diferentes tecnologías de circuitos integrados configurables de complejidad media para la realización de sistemas digitales cableados RA3: Conocer las técnicas para el diseño de pruebas de verificación de sistemas digitales RA4: Aplicar herramientas CAD para la captura, simulación y realización de sistemas digitales RA5: Conocer la estructura, interfaz y funcionamiento de subsistemas cableados. Interrelación entre resultados de aprendizaje y competencias:

CGEN2 CGEN4 CEC1 CEC4 CEC5 CE7 RA01 X X X X X RA02 X X X X X RA03 X X X RA04 X X X X RA10 X X X X X


17

Anexo III. Ficha de Constitución de Pareja

Diseño DIgital I Ficha de Constitución de la Pareja Pareja: ________________ Fecha: _______________ Horario Común de Trabajo (2 Horas): _______________ Integrantes de la Pareja: Miembro 1

Apellidos: ________________________________________ Nombre: ________________________________________ e‐mail: _________________________________ Teléfono: _________________ Foto: Miembro 2

Apellidos: ________________________________________ Nombre: ________________________________________ e‐mail: _________________________________ Teléfono: _________________ Foto:


Escuela Universitaria de Ingeniería

Técnica de Telecomunicación


Diseño Digital I

Objetivos e Indicadores del Bloque Temático 1


3

Los objetivos de aprendizaje describen el conjunto de habilidades, destrezas y conocimientos que el estudiante debe adquirir cursando la asignatura. Los indicadores de aprendizaje definen objetivamente cómo detectar si se ha alcanzado, o no, un determinado objetivo de aprendizaje.

La notación empleada es la siguiente: BT#x.O#y Objetivo y del bloque temático x BT#x.O#y.I#z Indicador z del objetivo y del bloque temático x Evaluación Tipo de evaluación que se va a emplear para evaluar el indicador. Puede ser:

Control: supervisión por parte del profesor Indirecta Entregable Examen

AO Adquisición obligatoria.


4

BLOQUE TEMÁTICO 1

Repaso. Introduccción al modelado VHDL. Entornos de CAD. Tecnología (1ª parte).

OBJETIVOS E INDICADORES:

Objetivo BT1.O1. Aceptar la organización, la normativa y el método seguido en la asignatura.

Indicadores: Evaluación AO

BTI.O1.I1. Asistencia a clase. Control X BTI.O1.I2. Envío y presentación de los entregables obligatorios. Control X BTI.O1.I3. Sostenimiento del ritmo de trabajo. Cumplimiento de plazos. Control X BTI.O1.I4. Implicación en el trabajo de pareja. Control X BTI.O1.I5. Comunicación de incidencias y propuestas para la mejora en el funcionamiento de la

asignatura. Control

Objetivo BT1.O2. Desarrollar y verificar la funcionalidad de modelos VHDL de circuitos digitales simples y de baja

complejidad.


BTI.O2.I1. Describe las siguientes ventajas del ciclo de diseño con HDLs: Eficiencia e independencia de la tecnología

Examen X

BTI.O2.I2. Describe el propósito de las Declaraciones de Entidad y Cuerpos de Arquitectura VHDL en el modelado de circuitos combinacionales y secuenciales simples.

Examen X

BTI.O2.I3. Establece la correspondencia entre el modelo VHDL de un circuito combinacional o secuencial simple y otro tipo de representaciones funcionales del circuito (tablas de verdad, cronogramas, circuitos lógicos o descripciones funcionales en lenguaje informal)

Examen X

BTI.O2.I4. Dado un test‐bench VHDL simple es capaz de dibujar un cronograma con los estímulos que aplica

Examen X

BTI.O2.I5. Realiza el modelo VHDL de un circuito combinacional o secuencial simple a partir de una descripción de su funcionamiento (tabla de verdad, cronograma, circuitos lógico o descripción funcional en lenguaje informal)

Examen

BTI.O2.I6. Realiza modelos VHDL con dos procesos Examen BTI.O2.I7. Codifica en un test‐bench VHDL los estímulos para la simulación de circuitos

combinacionales simples Examen

Objetivo BT1.O3. Realizar y simular modelos VHDL en el entorno de simulación ModelSim


BTI.O3.I1. Crea un proyecto VHDL en el entorno ModelSim Examen X BTI.O3.I2. Crea y edita un fichero VHDL en el entorno ModelSim Examen X BTI.O3.I3. Compila un fichero VHDL en el entorno ModelSim Examen X BTI.O3.I4. Ejecuta una simulación VHDL en el entorno ModelSim Examen X BTI.O3.I5. Utiliza la herramienta de visualización de formas de onda de ModelSim para analizar

los resultados de una simulación Examen X


5

Objetivo BT1.O4. Realizar sistemas digitales con chips configurables empleando la herramienta de CAD Quartus II.


BTI.O4.I1. Describe el ciclo de diseño completo con entrada HDL en el entorno Quartus II. Examen X BTI.O4.I2. Crea un proyecto en Quartus II Examen X BTI.O4.I3. Sintetiza un modelo VHDL utilizando la herramienta Quartus II Examen X BTI.O4.I4. Emplea el visor RTL de Quartus para revisar la estructura sintetizada a partir de

modelos VHDL. Examen

BTI.O4.I5. Realiza, en el entorno Quartus II, las asignaciones necesarias para definir el fitting de un diseño sobre un chip configurable conociendo la conexión del chip a recursos de entrada‐salida de una tarjeta de prototipado.

Examen X

BTI.O4.I6. Descarga el fichero de programación (o configuración) de un chip configurable empleando el programador del entorno Quartus II.

Examen X

Objetivo BT1.O5. Utilizar los recursos que proporcionan los fabricantes de FPGAs en sus páginas web.


BTI.O5.I1. Descarga e instala las herramientas CAD que se utilizan en la asignatura (Quartus II y ModelSim).

Indirecta x

BTI.O5.I2. Descarga las hojas de datos de los PLDs que se utilizan en la asignatura (EPCM3064ALC44‐10 y EP2C70F896)

Indirecta x

BTI.O5.I3. Conoce el tipo de documentación adicional que ofrecen los fabricantes de PLDs (notas de aplicación, errata sheets, white papers) y encuentra la que están relacionada con las familias de PLDs que se utilizan en la asignatura (MAX3000A y Cyclone II) con una determinada temática (por ejemplo, nota de aplicación para interfaces con SDRAMS para dispositivos Cyclone II)

Entregable

BTI.O5.I4. Distingue, en la página web del fabricante Altera, las diferentes familias de PLDs que ofrece este fabricante (Stratix, Arria, Cyclone, MAX)

Entregable

BTI.O5.I5. Obtiene información aproximada del coste de una determinada pieza en la página web del fabricante Altera

Entregable

BTI.O5.I6. Conoce el concepto de “SDK” y es capaz de encontrar plataformas de desarrollo para FPGAs de una determinada familia del fabricante Altera

Entregable

BTI.O5.I7. Enumera otros fabricantes de PLDs (Xilinx, Lattice, Actel) y localiza sus páginas web Entregable

Objetivo BT1.O6. Extraer la información básica de las hojas de datos de PLDs


BTI.O6.I1. Localiza en la hoja de datos de la familia MAX3000A la información sobre el modelo lógico, modelo de programación, modelo eléctrico, modelo de tiempos y modelo de consumo de los elementos de esa familia

Indirecta x

BTI.O6.I2. Extrae en la hoja de datos de la familia MAX3000A la información sobre los recursos internos (puertas equivalentes, Macrocells, LABs, nº máximo de pines de usuario) de un determinado miembro de esa familia

Examen x

BTI.O6.I3. Encuentra en la hoja de datos de la familia MAX3000A la información relativa a la programación del PLD y es capaz de determinar, a partir de ella, si es posible o no realizar programación in system, cuál es el interfaz que se utiliza para realizar la programación y si ésta es permanente o no.

Entregable

BTI.O6.I4. Extrae de la hoja de datos de la familia MAX3000A la información sobre las características eléctricas de un determinado miembro de esa familia

Examen x

BTI.O6.I5. Utiliza la información extraída sobre las características eléctricas de forma práctica: comprobación de que un circuito está en márgenes, comprobación de compatibilidad lógica, interfaz con un LED.

Examen x

BTI.O6.I6. Identifica las diferentes versiones de un determinado miembro de la familia MAX3000A de acuerdo con su mayor o menor velocidad (speed grades) a partir de la información de la hoja de datos.

Entregable


6





Diseño Digital I



3

Los objetivos de aprendizaje describen el conjunto de habilidades, destrezas y conocimientos que el estudiante debe adquirir cursando la asignatura. Los indicadores de aprendizaje definen objetivamente cómo detectar si se ha alcanzado, o no, un determinado objetivo de aprendizaje.

La notación empleada es la siguiente: BT#x.O#y Objetivo y del bloque temático x BT#x.O#y.I#z Indicador z del objetivo y del bloque temático x Evaluación Tipo de evaluación que se va a emplear para evaluar el indicador. Puede ser:

Control: supervisión por parte del profesor Indirecta Entregable Examen

AO Adquisición obligatoria.


4

BLOQUE TEMÁTICO 2

Subsistemas. Tecnología (2ª parte).

OBJETIVOS E INDICADORES:

Objetivo BT2.O1. Comprender la estructura, función y realizar el modelo VHDL de los subsistemas aritméticos


BT2.O1.I1. Completa el cronograma de funcionamiento de los subsistemas aritméticos básicos (sumadores, comparadores e incrementadores) a partir de una descripción de sus características específicas (tipo de subsistema y número de bits de la interfaz)

Examen X

BT2.O1.I2. Reconoce los circuitos aritméticos básicos (sumadores, comparadores e incrementadores) realizados con una estructura regular basada en el empleo de una célula básica

Examen X

BT2.O1.I3. Describe las diferencias existentes entre las distintas arquitecturas (serie, acarreo anticipado y mixta) de realización de sumadores.

Examen X

BT2.O1.I4. Describe las características propias de los subsistemas aritméticos que operan con un dato de entrada constante.

Examen

BT2.O1.I5. Describe la relación existente entre la velocidad de operación de un sistema digital y la cantidad de recursos empleados en su realización.

Examen

BT2.O1.I6. Reconoce el modelo VHDL de cualquier subsistema aritmético Examen X BT2.O1.I7. Realiza el modelo VHDL de cualquier subsistema aritmético

Examen

Objetivo BT2.O2. Comprender la estructura, función y realizar el modelo VHDL de ALUs, acumuladores, bancos de

registros y timers


BT2.O2.I1. Completa el cronograma de funcionamiento correspondiente a ALUs, acumuladores, bancos de registros y timers a partir de una descripción de sus características específicas.

Examen X

BT2.O2.I2. Construye la estructura de acumuladores, bancos de registros y timers a partir de una descripción de sus características específicas.

Examen

BT2.O2.I3. Reconoce el modelo VHDL (con procesos o estructural) de ALUs, acumuladores, bancos de registros y timers

Examen X

BT2.O2.I4. Realiza el modelo VHDL (con procesos o estructural) de ALUs, acumuladores, bancos de registros y timers

Examen

Objetivo BT2.O3. Realizar diagramas de estado de circuitos secuenciales de mediana complejidad


BT2.O3.I1. Diseña el diagrama de estados de circuitos secuenciales de complejidad media‐baja Examen X BT2.O3.I2. Diseña el diagrama de estados de circuitos secuenciales de complejidad media‐alta Examen BT2.O3.I3. Reconoce el modelo VHDL correspondiente al diagrama de estados de un autómata. Examen X BT2.O3.I4. Realiza el modelo VHDL correspondiente al diagrama de estados de un autómata. Examen


5

Objetivo BT2.O4. Seleccionar y adaptar un subsistema complejo para su uso en una determinada aplicación


BT2.O4.I1. Determina la conveniencia de utilizar una arquitectura serie o con acarreo anticipado de un sumador en función de las necesidades y recursos disponibles para el desarrollo de una aplicación.

Examen X

BT2.O4.I2. Realiza comparadores de magnitud en complemento a 2 empleando comparadores binarios

Examen

BT2.O4.I3. Describe la aplicación de los barrel‐shifters Examen BT2.O4.I4. Determina las dimensiones y características de un banco de registros en función de

las condiciones requeridas por su aplicación Examen X

BT2.O4.I5. Determina las dimensiones y características de un acumulador en función de las condiciones requeridas por su aplicación

Examen X

Objetivo BT2.O5. Encontrar en las hojas de datos de FPGAs la información básica que se precisa para una determinada

aplicación


BT2.O5.I1. Conoce la estructura de la hoja de datos de la familia Cyclone II y localiza los apartados donde se encuentra la información básica: descripción funcional, diagrama de bloques, tabla con resumen de la familia, características eléctricas, especificación de tiempos, nomenclatura para la referencia de una determinada pieza, configuración, encapsulados y pines.

Indirecta x

BT2.O5.I2. Extrae en la hoja de datos de la familia Cyclone II la información sobre los recursos internos de un determinado miembro de esa familia (LEs, cantidad de memoria interna).

Examen x

BT2.O5.I3. Enumera los diferentes mecanismos de programación de los PLDs de la familia Cyclone II a partir de la información de la hoja de datos.

Entregable

BT2.O5.I4. Extrae en la hoja de datos de la familia Cyclone II la información sobre las características eléctricas de un determinado miembro de esa familia.

Examen x

BT2.O5.I5. Identifica las diferentes versiones de un determinado miembro de la familia Cyclone II de acuerdo con su mayor o menor velocidad (speed grades) a partir de la información de la hoja de datos.

Entregable


6

Objetivo BT2.O6. Manejar un esquema complejo con una FPGA y otros circuitos, siendo capaz de extraer información

del mismo.


BT2.O6.I1. Entiende la jerarquía del esquema de la tarjeta DE2: dada una salida en un circuito determina a que puntos está conectada.

Indirecta x

BT2.O6.I2. Dado un componente en el esquema de la tarjeta DE2 lo identifica en la tarjeta y viceversa.

Indirecta x

BT2.O6.I3. Enumera los bloques del diagrama de bloques de la tarjeta DE2 e identifica la página del esquema donde está descrito cada uno de ellos.

Indirecta x

BT2.O6.I4. Identifica los circuitos de alimentación de la tarjeta DE2, especificando cuántos reguladores hay y qué tensiones de alimentación generan.

Entregable

BT2.O6.I5. Dado un circuito de la tarjeta DE2 indica con qué tensión está alimentado. Entregable BT2.O6.I6. Distingue los condensadores de desacoplo del resto de condensadores del esquema

de la tarjeta DE2. Entregable

BT2.O6.I7. Distingue las resistencias de terminación del resto de resistencias del esquema de la tarjeta DE2.

Entregable

BT2.O6.I8. Distingue los diodos clamp en el esquema de la tarjeta DE2 e indica los valores de protección que ofrecen.

Entregable

BT2.O6.I9. Identifica los pulsadores de la tarjeta DE2 y entiende cómo están conectados al FPGA, los niveles de tensión que suministran y las corrientes que hay en juego en el circuito.

Indirecta x

BT2.O6.I10. Identifica los switches de la tarjeta DE2 y entiende cómo están conectados al FPGA, los niveles de tensión que suministran y las corrientes que hay en juego en el circuito.

Indirecta x

BT2.O6.I11. Identifica los displays de 7 segmentos de la tarjeta DE2 y entiende cómo están conectados al FPGA, cómo se iluminan y las tensiones y corrientes que hay en juego en el circuito.

Indirecta x

BT2.O6.I12. Identifica la memoria que hay en la tarjeta DE2, de qué tipo es, en qué cantidad existe y cómo está conectada al FPGA.

Entregable

BT2.O6.I13. Distingue la circuitería de generación de reloj del esquema de la tarjeta DE2, qué alternativas existen y para qué se utiliza.

Entregable

BT2.O6.I14. Distingue el conector que agrupa las entradas/salidas de usuario (pines libres del FPGA) de la tarjeta DE2. Dado un pin del conector es capaz de averiguar a qué pin del FPGA está conectado.

Entregable

BT2.O6.I15. Localiza en el esquema de la tarjeta DE2 los pines del FPGA, distinguiendo entre sus diferentes usos (alimentación, masa, datos, relojes, reset, configuración)

Entregable

Objetivo BT2.O7. Identificar la utilidad de circuitos integrados auxiliares como: buffers, transceivers y drivers de línea.


BT2.O7.I1. Identifica el circuito U8 (74HC245) como un transceiver que está funcionando como buffer unidireccional.

Entregable

BT2.O7.I2. Identifica el circuito U8 (74HC245) como perteneciente a la familia lógica “HCMOS”. Entregable BT2.O7.I3. Enumera casos de uso para buffers y transceivers. Examen BT2.O7.I4. Extrae las características eléctricas y del modelo de tiempos de la hoja de datos del

74HC245 Entregable

BT2.O7.I5. Conoce la diferencia entre comunicaciones serie y paralelo Examen BT2.O7.I6. Identifica el circuito U7 (ADM3202) como un driver de línea para comunicaciones

serie Entregable

BT2.O7.I7. Extrae de la hoja de datos del ADM3202 la información sobre los niveles de tensión que admite en sus entradas y los que genera en sus salidas.

Entregable

BT2.O7.I8. Conoce la diferencia entre comunicaciones serie diferenciales y asimétricas Examen BT2.O7.I9. Identifica las siglas LVDS con un estándar de comunicaciones serie diferencial de alta

velocidad y bajo consumo Examen


7

Objetivo BT2.O8. Describir la circuitería de configuración de la FPGA y los modos de configuración que pueden

utilizarse.


BT2.O8.I1. Distingue entre la FPGA, la memoria de configuración, el PLD que implementa la lógica del USB Blaster, el controlador USB y el conector USB

Entregable

BT2.O8.I2. Distingue entre configuración y programación de la FPGA Indirecta x

Objetivo BT2.O9. Aplicar el concepto de desacoplo en el análisis de los esquemas de alimentación de los circuitos.


BT2.O9.I1. Conoce el patrón de consumo de energía en los circuitos digitales actuales (CMOS) Examen x BT2.O9.I2. Conoce los diferentes tipos de condensadores de desacoplo que se utilizan en los

circuitos digitales y dónde se ubican Entregable

BT2.O9.I3. Distingue entre la estructura lógica y la estructura física de un esquema de alimentación

Indirecta x

BT2.O9.I4. Entiende el mecanismo mediante el cual se produce el ruido de conmutación en los circuitos digitales y la utilidad de los desacoplos para paliarlo

Examen

BT2.O9.I5. Conoce la conveniencia de separar las redes de alimentación de los circuitos digitales y analógicos

Examen

Objetivo BT2.O10. Describir la arquitectura básica de las FPGAs.


BT2.O10.I1. Enumera los principales elementos de la arquitectura de una FPGA: bloques de entrada/salida, LUTs, recursos de interconexión y memorias, y es capaz de identificarlos sobre un diagrama

Examen x

BT2.O10.I2. Enumera las diferencias entre las FPGAs y los PLDs complejos: densidad de integración, arquitectura, tipo de células.

Examen x

BT2.O10.I3. Enumera otros recursos habitualmente disponibles en una FPGA: PLLs, multiplicadores hardware.

Examen

BT2.O10.I4. Conoce la existencia de pines específicos, asociados a redes de interconexión dedicadas, para las señales de reloj y reset y la conveniencia de su utilización

Examen





Diseño Digital I

Programa de Actividades del Bloque 1

Programa de Actividades del Bloque Temático 1

3

Bloque Temático 1. Semana 1.

Código Titulo Modalidad Duración Sesión Evaluación

BT1.P1 Presentación de la Asignatura: normativa, organización, método, evaluación, contacto, tutorías, formación de los grupos y entorno virtual de la asignatura.

Expositiva 25 min S1_1 G10

No procede

BT1.AIP1 Modelo de funcionamiento de los circuitos combinacionales. Metodología de diseño. Ejercicio de análisis y diseño de un circuito combinacional.

Individual.Resolución de problemas

25 min S1_1 G10

Individual. Entregable

BT1.P2 Presentación de HDLs. Modelado de circuitos combinacionales (Entidades y puertos; Arquitecturas y procesos; lista de sensibilidad y sentencia case)

Expositiva 50 min S1_1 G_10

No procede

BT1.AINP1 Lectura de la “Guía de la Asignatura Diseño Digital I”. Individual.Lectura dirigida

20 min NP

PS1_2 No procede

BT1.AINP2 Visita guiada a la página web de ALTERA. Instalación de Quartus II y ModelSIm Individual.Tutorial

60 min NP

Sem1 Individual.Entregable

BT1.AINP3 Realización de ejercicios de repaso sobre síntesis de circuitos combinacionales simples (decodificador BCD a 7 segmentos)


20 min NP

PS1_2 Chequeo de realización

BT1.AIP2 Tutorial VHDL ModelSim: Modelado del circuito de la actividad AIP2 como tabla de verdad. Presentación de ModelSim. Creación de proyectos y ficheros HDL. Compilación de modelos

Individual. Tutorial

25 min S1_2 G10

Chequeo de realización

BT1.P3 Test‐Benches VHDL. Modelo de simulación Expositiva 35 min S1_2 G10

No procede

BT1.AIP3 Tutorial ModelSim: Realización de Test‐Benches (secuencia de sentencias wait). Simulación y verificación de resultados con visor de formas de onda.

Individual.Tutorial

40 min S1_2 G10


BT1.AINP4 Realización de ejercicios de modelado VHDL (decodificador BCD a 7 segmentos) Individual.

Resolución de problemas

20 min NP




BT1.AIP4 Entrada VHDL del ejercicio del tutorial ModelSim en Quartus. Uso del visor RTL. Asignación de pines. Programación de la tarjeta SEC‐EII

Individual.Tutorial

30 min S2_1 G10


BT1.ATGP1 Ejercicios (guiados) de modelado de circuitos combinacionales con sentencias IF y CASE. Simulación ModelSim (Presentación de bucles). Entrada en Quartus. Uso del visor RTL

Aprendizaje cooperativo. Resolución de problemas

70 min S2_1 G10


BT1.ATGNP1 Dos ejercicios de diseño en papel de un subsistema combinacional, modelado VHDL y simulación en ModelSim.


60 min NP

Sem 2

Aprendizaje cooperativo. Entregable

BT1.ATGNP2 Batería de ejercicios sobre modelado VHDL de subsistemas combinacionales: análisis de modelos realizados; completar modelos; indicar qué circuito se modela, etcétera


60 min NP

Sem 2


BT1.AIONP1 Repaso de los conceptos de tecnología aprendidos en Electrónica II necesarios para realizar la actividad BT1_ATGP2

Opcional 30 min NP

PS2_2 No procede

BT1.AIP5 Lectura guiada de la hoja de datos del MAX 3000A. Extracción de características. Aplicación de las características en la realización de ejercicios.


50 min S2_2 G10


BT1.ATGP2 Medida de corrientes y tensiones en la tarjeta SEC‐EII. Comprobación de las características extraídas de la hoja de datos. Comprobación de los valores de polarización de los LEDs de la tarjeta.


50 min S2_2 G10



4



BT1.AINP5 Extracción de características de la hoja de datos de una familia de PLDs. Aplicación de las características en la realización de ejercicios.


40 min NP

PS3_1 Individual. Entregable

BT1.ATGP3 Dos ejercicios de modelado de circuitos combinacionales. Realización de Test Bench y Simulación en ModelSim. Entrada en Q II. Visor RTL


75 min S3_1 G10


BT1.AIP6 Cada alumno probará en la tarjeta uno de los circuitos de la actividad anterior


25 min S3_1 G10


BT1.AINP6 Dos ejercicios de modelado VHDL de subsistemas combinacionales. Test Bench y Simulación en ModelSim. Entrada en QII y visor RTL


80 min NP


BT1.ATGP4 Ejercicio de modelado de circuitos combinacionales. Test Bench y Simulación en ModelSim. Entrada en QII. Visor RTL. Prueba en tarjeta.


45 min S3_2 G10


BT1.AIP7 Evaluación de modelado de circuitos combinacionales. Test Bench y Simulación en ModelSim. Entrada en QII. Visor RTL. Prueba en tarjeta. (La nota de cada alumno será la media de la obtenida por la pareja)


55 min S3_2 G10




BT1.AINP7 Ejercicios de repaso de flip‐flops y registros Individual.


80 min NP


BT1.ATGP5 Ejercicio de análisis y diseño de un flip‐flop con entrada de enable y reset síncrono


10 min S4_1 G10


BT1.P4 Modelo de funcionamiento de los circuitos secuenciales síncronos. Modelado VHDL

Expositiva 40 min S4_1 G10

No procede

BT1.AIP8 Tutorial ModelSIm: Modelado de circuitos secuenciales síncronos simples. Realización de test‐benches de circuitos secuenciales: generación del reloj; alineación de estímulos con los flancos.


50 min S4_1 G10


BT1.ATGNP3 Modelado y simulación guiados de un flip‐flop con entradas síncronas de control. Prueba en tarjeta


80 min NP


BT1.AIP9 Modelado y simulación de un circuito combinacional en ModelSim Evaluación.

Prueba escrita 40 min

S4_2 G10

Individual. Examen de laboratorio

BT1.AIP10 Prueba de Evaluación individual: Realización del modelo en la tarjeta SEC‐EII. Evaluación.


S4_2 G10

Individual. Examen de laboratorio


5



BT1.ATGNP4 Modelado y Simulación Guiados de Circuitos Secuenciales. Visores RTL y Technology Map


40 min NP


BT1.ATGNP5 Modelado y simulación de un registro con entradas síncronas de control


40 min NP

PS5_1


BT1.AINP8 Modelado y simulación de circuitos secuenciales Individual.


40 min NP


BT1.AINP9 Ejercicios de repaso de contadores y autómatas. Individual.


120 min NP


BT1.AIP11 Modelado VHDL y simulación en ModelSim de un contador (Guiado y Asistido por el profesor).


20 min S5_1 G10


BT1.AIP12 Realización de dos variantes del contador, visualizando la síntesis RTL. Individual.


30 min S5_1 G10


BT1.AIP13 Tutorial ModelSim: Arquitecturas VHDL con varios procesos. Desarrollo del modelo de un contador con salida de fin de cuenta.

Individual.Tutorial

50 min S5_1 G10




BT1.ATGP6 Ejemplos (guiados) de circuitos con varios procesos (contadores decimales, autómatas). Simulación ModelSim


50 min S6_1 G10


BT1.ATGP7 Ejercicio ModelSim: desarrollo del modelo de un contador módulo M habilitado por un conformador de pulsos. Simulación ModelSim y realización en tarjeta


50 min S6_1 G10


BT1.ATGNP6 Un ejercicio completo (Modelado, simulación y prueba hardware) de un circuito combinacional


45 min NP

Sem 6


BT1. ATGNP7 Un ejercicio completo (Modelado, simulación y prueba hardware) de un circuito secuencial


45 min NP

Sem 6


BT1. ATGNP8 Un ejercicios completo (Modelado, simulación y prueba hardware) de un circuito modelado con dos procesos


50 min NP

Sem 6 Chequeo de realización

BT1.AINP10 Un ejercicio completo (Modelado, simulación y prueba hardware) de un circuito combinacional


50 min NP


BT1.AINP11 Un ejercicio completo (Modelado, simulación y prueba hardware) de un circuito secuencial


50 min NP



6



BT1.AINP12 Preparación Examen del bloque 1 Libre 70 min NP

PS7_1 No procede

BT1.AIP14 Examen del Bloque 1 (modelado y test‐benchs VHDL). Entornos ModelSim y QII. Realización de circuitos en la tarjeta SEC‐EII.

Evaluación.Prueba escrita

100 min S7_1 GC

Individual. Prueba escrita

BT1.AIP15 Examen del Bloque 1 (modelado y test‐benchs VHDL). Entornos ModelSim y QII. Realización de circuitos en la tarjeta SEC‐EII.

Evaluación. Prueba escrita /laboratorio

50 min S7_1

G10/GC

Individual. Examen de laboratorio /prueba escrita

BT2.AINP1 Actividad asignada al bloque 2 Ver bloque 2 120 min

S1_1 G10

Ver bloque 2

La notación empleada es la siguiente:

BTn.Pm Presentación del profesor nº m del Bloque Temático nBTn.AINPm Actividad Individual No Presencial nº m del Bloque Temático n BTn.AIPm Actividad Individual Presencial nº m del Bloque Temático n BTn.ATGNPm Actividad de Trabajo en Grupo No Presencial nº m del Bloque Temático nBTn.ATGPm Actividad de Trabajo en Grupo Presencial nº m del Bloque Temático n BTn.AONPm Actividad Opcional No Presencial nº m del Bloque Temático n Sx_y Sesión presencial y de la semana xPSx_y Actividad a realizar de manera previa a la sesión presencial y de la semana x Semx Actividad a realizar durante la semana xNP Modalidad no presencialG10 Grupo presencial de laboratorioGC Grupo presencial completo





Diseño Digital I

Programa de Actividades del Bloque 2


3

Bloque Temático 2. Semana 0*‐1. (8ª semana del curso)


BT2.AINP1*

Realización de la primera parte del tutorial “Subsistemas aritméticos básicos”: Incluye exposiciones teóricas sobre sumadores, restadores, multiplicadores y divisores y comparadores, así como ejercicios de modelado VHDL de este tipo de subsistemas.


120 min NP

PS1_1* Chequeo de realización

BT2.P1 Atención a dudas y cuestiones relativas a la lectura de la primera parte del tutorial “Subsistemas aritméticos básicos”

Expositiva 20 min S1_1 G10 No procede

BT2.AIP1 Realización de la segunda parte del tutorial “Subsistemas aritméticos básicos” Individual.Tutorial

50 min S1_1 G10 Chequeo de realización

BT2.P2 Atención a dudas y cuestiones relativas a la lectura de la segunda parte del tutorial “Subsistemas aritméticos básicos”

Expositiva 10 min S1_1 G10 No procede

BT2.ATGP1 Ejercicios de modelado de sumadores‐restadores

Aprendizaje cooperativo. Ejercicio guiado

20 min S1_1 G10 Chequeo de realización

BT2.ATGNP1 Ejercicios de modelado de subsistemas aritméticos básicos


70 min NP S1_2


BT2_P3 Lectura guiada de los esquemas de la tarjeta DD1 Expositiva 100 min S1_2 G_10 No procede

BT2.ATGNP2 Ejercicios de Tecnología


50 min NP S2_1


Bloque Temático 2. Semana 2. (9ª semana del curso)


BT2.ATGNP3 Ejercicios de Tecnología


70 min NP S2_1


BT2.ATGNP4 Ejercicios de modelado y simulación de subsistemas aritméticos


50 min NP S2_1


BT2.P4 FPGAs. Primera parte Expositiva 50 min S2_1 G_10 No procede

BT2.P5 ALU: Estructura, función y aplicación Expositiva 10 min S2_1 G_10 No procede

BT2.AIP2 Realización, simulación y prueba hardware del modelo VHDL de una ALU sencilla Individual.


40 min S2_1 G_10 Chequeo de realización

BT2.AINP2 Realización de ejercicios de modelado, simulación y prueba hardware de circuitos aritméticos simples


50 min NP S3_1


BT2.ATGNP5 Realización de un ejercicio de modelado y simulación de una ALU


40 min NP S3_1


BT2.ATGNP6 Ejercicios sobre FPGAs


30 min NP S3_1



4



BT2.P6 Acumuladores: estructura, función y aplicación. Variantes Expositiva 20 min S3_1 G_10

No procede

BT2_AIP3 Realización y simulación del modelo VHDL de un acumulador simple Individual.Tutorial

30 min S3_1 G_10


BT2.P7 FPGAs. Segunda parte Expositiva 50 min S3_1 G_10

No procede

BT2.ATGNP7 Realización de un ejercicio de modelado y simulación de un Acumulador


30 min NP S3_2


BT2.ATGNP8 Ejercicios sobre FPGAs


45min NP S3_2


BT2.ATGNP9 Sumadores BCD


45min NP S3_2


BT2.P8 Bancos de registros: estructura, función y aplicación Expositiva 20 min S3_2 G10

No procede

BT2.ATGP2 Ejercicio guiado de modelado y prueba de funcionamiento de un banco de registros


35 min S3_2 G10


BT2.P9 Modelos estructurales VHDL Expositiva 25 min S3_2 G_10

No procede

BT2.ATGP3 Ejercicio guiado de modelado estructural y simulación de un banco de registros


20 min S3_2 G10




BT2.ATGNP10 Diseño, captura, modelado VHDL, simulación y prueba de un banco de registros


80 min NP S4_1


BT2.AINP3 Realización de un ejercicio de modelado y simulación de un Acumulador Individual.


40 min NP S4_1


BT2.AINP4 Preparación del examen Libre 120 min NP S4_1

No procede

BT2_AIP4 Examen Evaluación.

Prueba escrita100 min

S4_1 GC



5



BT2.AINP5 Lectura sobre Timers: Estructura, función y aplicaciones Individual.Lectura dirigida

90 min NP S5_1

No procede

BT2.P10 Atención a dudas y cuestiones relativas a la lectura de timers Expositiva 20 min S5_1 G10

No procede

BT2.ATGP4 Simulación y prueba en tarjeta de una “cadena de temporizadores” Individual.Tutorial

40 min S5_1 G10


BT2.ATGP5 Evaluación. Modelado, simulación y prueba en tarjeta de un monoestable(La nota de cada alumno será la media de la obtenida por la pareja)


40 min S5_1 G10


BT2.AINP6 Diseño, modelado, simulación y prueba en tarjeta de un temporizador Individual.


50 min NP


BT2.AINP7 Lectura sobre “Modelado de autómatas en VHDL” Individual.Lectura dirigida

40 min NP

PS6_1 No procede

BT2.ATGNP11 Modelado y simulación de dos autómatas (sencillos), uno de Moore y otro de Mealy, a partir del diagrama de estados


60 min NP

PS6_1




BT2.ATGP6 Diseño, modelado y simulación del autómata de control de un sistema que incorpore alguno de los subsistemas complejos visto en este bloque

Individual.Tutorial

35 min S6_1 G10




35 min S6_1 G10




30 min S6_1 G10


BT2.ATGNP12 Prueba hardware de uno de los autómatas desarrollados en la sesión presencial anterior (conectados al sistema que controlan)


20 min NP


BT2.ATGNP13 Diseño, modelado y simulación de 3 autómatas


100 min NP

PS6_2


BT2.AIP6 Diseño, modelado y simulación de un autómata. Ejercicio Individual

30 min S6_2 G10



30 min S6_2 G10



40 min S5_2 G10

Individual.Entregable


6



BT2.AINP8 Preparación del examen del bloque 2 Libre 240 min NP

PS7_1 No procede

BT2.AIP9 Examen del bloque 2 Evaluación.


S7_1 GC


La notación empleada es la siguiente:

BTn.Pm Presentación del profesor nº m del Bloque Temático nBTn.AINPm Actividad Individual No Presencial nº m del Bloque Temático n BTn.AIPm Actividad Individual Presencial nº m del Bloque Temático n BTn.ATGNPm Actividad de Trabajo en Grupo No Presencial nº m del Bloque Temático nBTn.ATGPm Actividad de Trabajo en Grupo Presencial nº m del Bloque Temático n BTn.AONPm Actividad Opcional No Presencial nº m del Bloque Temático n Sx_y Sesión presencial y de la semana xPSx_y Actividad a realizar de manera previa a la sesión presencial y de la semana x Semx Actividad a realizar durante la semana xNP Modalidad no presencialGC Grupo presencial completoG10 Grupo presencial de laboratorio

Documents

Diseño Digital 1 - etsist.upm.es · Un foro, denominado “Avisos y Noticias” sobre problemas organizativos y de ... en la semana 3 del bloque temático 1, antes de la actividad