EJERCICIOS DE TEORIA DE CONTROL AUTOMATICO DISEÑO DE CONTROLADORES EN DOMINIO FRECUENCIAL

M.G. Ortega 2005

1

P4. Sea el sistema: 2)5.0(10)(+

=s

sG . Se desea controlar este sistema de manera que se cumplan las siguientes

especificaciones en bucle cerrado:

- Error en régimen permanente ante rampa inferior al 0.25%. - Sobreoscilación inferior al 15%. - Tiempo de subida aproximado de 0.3 segundos.

Para ello, ya se ha diñado previamente el siguiente PI por cancelación de polos: s

ssCPI)5.0(4.0)( +

= .

Sin embargo, este diseño del PI se muestra insuficiente para cumplir las especificaciones requeridas. Se pide:

a) Justificar por qué las especificaciones no se cumplen al utilizar el PI diseñado. b) Añadir una red mixta al PI de manera que se consiga satisfacer las especificaciones.

Solución: a) Análisis de especificaciones con el PI

Las especificaciones impuestas sobre el dominio temporal (en bucle cerrado) deben ser traducidas al domino frecuencial (en este caso, en bucle abierto) para el análisis requerido. 1. Error en régimen permanente ante rampa inferior al 0.25%: Para satisfacer esta condición se necesita que el sistema en bucle abierto sea al menos de tipo 1, y que además posea una ganancia mínima:

400)%25.0(0025.01≥⇒≤= v

vramparp K

Ke

2. Sobreoscilación inferior al 15%: El margen de fase (aproximado) requerido para tener una sobreoscilación del orden del 15% se puede estimar como:

º51)60(6.1% ≈⇒−≈ desMfMfSO 3. Tiempo de subida de 0.3 segundos aproximadamente:

sradsradt s

c /5/23.53.0*22

≈==≈ππω

Con el PI prediseñado, el sistema en bucle abierto obtenido es:

)12(8

)5.0(4

)5.0(10)5.0(4.0)()()( 2 +

=+

=+

+==

ssssssssGsCsG PIba

Al dibujar del bode de este sistema en bucle abierto (propuesto) puede observarse que la frecuencia de corte es aproximadamente sradc /2≈ω , que es ligeramente inferior a los 5 rad/s exigidos, pero sí que es del mismo orden de magnitud.

EJERCICIOS DE TEORIA DE CONTROL AUTOMATICO DISEÑO DE CONTROLADORES EN DOMINIO FRECUENCIAL

M.G. Ortega 2005

2

Sin embargo, el margen de fase medido es del orden de 15º, que sí que es claramente inferior a los 51.7º exigidos como mínimo. Finalmente, la inclusión del PI garantiza error en régimen permanente nulo frente a entrada en escalón (ya que el sistema en bucle cerrado es estable). Sin embargo, el error ante entrada en rampa proporcionado es:

%)5.12(125.081

)12(8lim

1)(lim

11

00

===

+

===

→→

sssssGK

e

sbasv

ramparp

Claramente, este error en régimen permanente es muy superior al 0.25% exigido por las especificaciones. Por lo tanto, de lo anteriormente expuesto se puede deducir que el PI diseñado no cumple con todas las especificaciones exigidas. b) Diseño de red mixta (para añadir al PI). La red mixta (a añadir al PI) tiene la forma:

11

11

)(+

+++

=s

sssKsC

aa

a

r

rrcRED τα

τττα

La metodología de diseño que se va a emplear será la siguiente: a) en primer lugar se ajustará la ganancia Kc para satisfacer el error en régimen permanente; b) posteriormente se analizará la necesidad de incluir la red de retardo; c) finalmente se analizará la necesidad de incluir además la red de avance. 1) Diseño de la ganancia Kc El diseño de Kc ha de tal que el valor de Kv resultante sea suficientemente alto )52400( dBKv ≈≥ . Teniendo en cuenta que:

dBKKss

KssGsCssCssGK cccsREDPIsbasv 34504008)12(

8lim)()()(lim)(lim000

≈≥⇒≥=+

===→→→

En principio, para no abusar de la señal de control, se tomará para Kv su valor mínimo. Por lo tanto,

50=cK

Una vez elegido este valor, se dibuja el bode de )12(

400)()()(+

==ss

sGsCKsG PIcba (ver figura adjunta,

bode 1), y sobre este bode se decidirá si es necesario incluir la red de retardo. 2) Diseño de la red de retardo Del bode 1 de la figura adjunta se comprueba que la frecuencia de corte obtenida, marcada como INI

cω , es aproximadamente igual a 15 rad/s. A pesar de que este valor no es muy superior a los 5 rad/s exigidos, a efectos didácticos se va a proceder a la inclusión de una red de retardo para disminuir el valor de esta frecuencia de corte, manteniendo los errores en régimen permanente conseguidos.

EJERCICIOS DE TEORIA DE CONTROL AUTOMATICO DISEÑO DE CONTROLADORES EN DOMINIO FRECUENCIAL

M.G. Ortega 2005

3

Para ello, midiendo la magnitud de Gba(s) en 5 rad/s, puede estimarse el valor Ar (magnitud que debe disminuir la red de retardo) en 18 dB aproximadamente. A partir de este valor se calcula el coeficiente αr que indica la separación del polo y del cero de la red de retardo.

126.01010)log(*20 2018

20 ===⇒−=−− rA

rrrA αα Por otra parte, el cero de la red de retardo, que está en

rrs τα

1−= , se debe colocar entre una década y

media y dos décadas por debajo de la frecuencia de corte requerida (5 rad/s), a fin de que la pérdida de fase de la red de retardo no afecte al margen de fase. Para situarse 1.5 décadas por debajo de una frecuencia cualquiera hay que dividir dicha frecuencia por 62.3110 5.1 = , mientras que para situarse 2 décadas por debajo, hay que dividir por 100102 = . En este ejemplo en particular, se va a calcular el cero de la red de retardo dividiendo por 50 la frecuencia de corte deseada. Este valor está entre 31.62 y 100 y se ha tomado de manera arbitraria. Un resultado igualmente válido hubiera sido dividir por 30, por ejemplo. Nótese que no es conveniente dividir por un valor excesivamente alto (100 está muy en el límite) puesto que con ello habría una zona en frecuencia que podría tener mayor ganancia, implicando con ello errores menores a esas frecuencias.

segundosredladeCero rrrr

36.791.0505

126.011: =⇒=== τττα

Una vez hallados los valores de 126.0=rα y .36.79 segr =τ , la red de retardo queda totalmente

determinada. Esta red tendrá un polo en 0126.01 −=−=r

s τ y un cero en 1.01 −=−=rr

s τα

La frecuencia media (logarítmica) de esta red será igual a:

sradrr

retm /0355.0

126.01

36.79111

===ατ

ω

mientras que la máxima pérdida de fase provocada por la red (justo en esta frecuencia media) será:

ooretm

r

rretm 5191.507762.0

126.01126.01

11

)sin( ≈=Φ⇒=+−

=+−

=Φαα

En la figura adjunta, marcado con bode 2, se ha dibujado el bode del nuevo sistema en bucle abierto, teniendo en cuenta la adición de la red de retardo.

)12(400

)136.79(110

)12(400

11)()(

11)(

+++

=++

+=

++

=sss

ssss

ssGsCssKsG

r

rrPI

r

rrcba τ

ταττα

Puede observarse en ella cómo la nueva frecuencia de corte es igual a 5 rad/s, mientras que la ganancia a baja frecuencia de este bode coincide con la del bode 1. Por otra parte, es interesante notar cómo la fase del bode 1 y del bode 2 coinciden en el rango de frecuencia en torno a los 5 rad/s, lo que corrobora el hecho de que la pérdida de fase de la red de retardo no ha afectado al margen de fase.

EJERCICIOS DE TEORIA DE CONTROL AUTOMATICO DISEÑO DE CONTROLADORES EN DOMINIO FRECUENCIAL

M.G. Ortega 2005

4

3) Diseño de la red de avance Una vez ajustadas la ganancia de baja frecuencia y la frecuencia de corte, sólo falta por comprobar que el margen de fase (medido en la nueva frecuencia de corte) es suficientemente grande. Para ello, a partir de la medida de la fase del bode 2 en 5 rad/s puede estimarse el margen de fase inicial (marcado como INI

fM ) en unos 5º aproximadamente. Este margen de fase es claramente inferior al margen de fase mínimo exigido (51.7º), por lo que será necesario añadir la red de avance. La idea de diseño de esta red es idéntica a la realizada en un ejercicio anterior, teniendo en cuenta que la red

de avance 1

1+

+s

s

aa

a

τατ

ha de ser añadida al sistema )12(

400)136.79(

110++

+sss

s. Por lo tanto, el nuevo sistema

en bucle abierto será:

)12(400

)136.79(110

11

)()(1

111)(

+++

++

=+

+++

=sss

ss

ssGsC

ss

ssKsG

aa

aPI

aa

a

r

rrcba τα

ττα

τττα

El margen de fase mínimo “deseado” se ha estimado en odes

fM 7.51100 =≈ δ Para calcular la fase máxima, av

mΦ , que debe aportar la red de avance, se ha de añadir un margen de seguridad (del orden de 5 a 10º) teniendo en cuenta que la frecuencia de corte (inicialmente de 5 rad/s) aumentará tras añadir la red (por lo que el margen de fase inicial será menor de lo esperado). Así, la fase máxima a aportar se calcula como:

)65(7.51557.51 máximosMMM oooooseguridadf

desf

avm

<=+−=+−=Φ A partir de este valor se calcula el coeficiente aα que indica la separación entre el cero y el polo de la red de avance:

121.07.51sin17.51sin1

sin1sin1

=+−

=Φ+Φ−

= o

o

avm

avm

aα

Con este valor se puede calcular la altura (en dB) que alcanza red en su frecuencia media av

mω (logarítmica): ( ) dBdBA a 917.9121.0log*10log*10 ≈=−=−= α

Utilizando este valor, la frecuencia media de la red se calcula midiendo directamente en la gráfica del bode 2 dibujado, buscando para ello en punto en el que la ganancia sea igual a -9 dB. De la gráfica del bode 2 se puede estimar el valor de esta frecuencia en sradav

m /3.8≈ω . Para terminar el diseño de la red (aún falta por calcular aτ ), se elige esta frecuencia media como la nueva frecuencia de corte:

segundosa

avm

a 346.0121.01

3.8111

===αω

τ

Por lo tanto, el cero de la red estará en una frecuencia igual a sradsrad

a/3/89.21 ≈=τ mientras que

el polo se encuentra a la frecuencia sradsradaa

/24/88.231 ≈=τα .

EJERCICIOS DE TEORIA DE CONTROL AUTOMATICO DISEÑO DE CONTROLADORES EN DOMINIO FRECUENCIAL

M.G. Ortega 2005

5

El prediseño final de la red ha resultado ser el siguiente:

10419.01346.0

136.7911050

11

11

)(++

++

=+

+++

=s

ss

ss

sssKsC

aa

a

r

rrcRED τα

τττα

Para terminar, se ha de realizar el trazado del bode del sistema en bucle abierto resultante, para determinar el margen de fase obtenido. Este bode se ha representado en la gráfica adjunta, marcándolo como bode 3. Puede observarse que a la nueva frecuencia de corte (8.3 rad/s) el margen de fase se puede estimar en unos 53º, siendo este margen ligeramente superior al mínimo exigido. El controlador resultante quedará como:

10419.01346.0

136.791105.020)()()(

++

+++

==s

ss

ss

ssCsCsC REDPI