ELECTRÓNICA ANÁLOGO DIGITAL - elo.jmc.utfsm.cl eloanaldigital... · ingenierÍa de ejecuciÓn en control e instrumentaciÓn industrial 1.26. el amplificador diferencial o sustractor

INGENIERÍA DE EJECUCIÓN EN CONTROL E INSTRUMENTACIÓN INDUSTRIAL

UNIVERSIDAD TÉCNICA FEDERICO SANTA MARÍA INGENIERÍA DE EJECUCIÓN SEDE VIÑA DEL MAR

ELECTRÓNICA ANÁLOGO DIGITAL

PROFESOR: Sergio Riquelme B.

EX UMBRA SOLEM IN


INDICE

CAPÍTULO 1

EL AMPLIFICADOR OPERACIONAL (AO)

1.1 CONCEPTOS BASICOS

1.2. CONCEPTO DE TENSION OFFSET DE SALIDA

1.3. GANANCIA DE UN AMPLIFICADOR

1.4. CARACTERISTICAS DE UN AMPLIFICADOR

1.5. ALIMENTACION DEL AOP

1.6. CONCEPTO DE DECADAS Y OCTAVAS

1.7. EJERCICIOS RESUELTOS

1.8. EJERCICIOS PROPUESTOS

1.9. MODOS DE CONFIGURACION DEL AOP

1.10. DISEÑO GENERAL CON REALIMENTACIÓN NEGATIVA

1.11. CORTOCIRCUITO VIRTUAL Y TIERRA VIRTUAL

1.12. CURVAS DE RESPUESTA EN LAZO ABIERTO Y LAZO CERRADO.

1.13. SLEW-RATE

1.14. SATURACION

1.15 OTRAS VENTAJAS DE LA REALIMENTACIÓN NEGATIVA

1.16. FRECUENCIA DE CORTE Y PORCENTAJE DE ATENUACIÓN

1.17. RISE-TIME (TIEMPO DE SUBIDA)

1.18. OVERSHOOT

1.19. EL AMPLIFICADOR INVERSOR

1.20. EL AMPLIFICADOR NO INVERSOR

1.21. CONSIDERACIONES PRÁCTICAS Y TENSIÓN OFFSET

1.22. EL SEGUIDOR DE TENSIÓN (BUFFER)

1.23. ASOCIACIÓN DE ETAPAS NO INTERACTIVAS EN CASCADA

1.24. EL AMPLIFICADOR SUMADOR

1.25. EL AMPLIFICADOR SUMADOR NO INVERSOR


1.26. EL AMPLIFICADOR DIFERENCIAL O SUSTRACTOR

1.27. AMPLIFICADOR DE CA CON AO

1.28. DISTRIBUCIÓN DE CORRIENTES EN UN CIRCUITO CON AO.



CAPITULO 2

EL AMPLIFICADOR OPERACIONAL COMO COMPARADOR

2.1. COMPARADORES

2.2. LIMITACIÓN DE LA TENSIÓN DE SALIDA

2.3. COMPARADORES EN FORMA DE CIRCUITOS INTEGRADOS

2.4. COMPARADOR REGENERATIVO O SCHMITT TRIGGER

2.5. DISEÑO DE UN COMPARADOR REGENERATIVO

CAPITULO 3

DIFERENCIADORES E INTEGRADORES

3.1. EL DIFERENCIADOR

3.2. EL DIFERENCIADOR PRACTICO

3.3. EL INTEGRADOR

3.4. EL INTEGRADOR PRÁCTICO

3.5. INTEGRADORES ESPECIALES



CAPÍTULO 4

CONMUTACIÓN DE TRANSISTORES

4.1. EL TRANSISTOR COMO ELEMENTO DE CONMUTACIÓN.


CAPÍTULO 5

TRANSISTORES DE EFECTO DE CAMPO

5.1. INTRODUCCIÓN

5.2. CONSTRUCCIÓN Y CARACTERÍSTICAS DE LOS JFET

5.3. RESISTOR CONTROLADO POR VOLTAJE

5.4. DISPOSITIVOS DC CANAL-P

5.5. SÍMBOLOS

5.6. RESUMEN

5.7. CARACTERÍSTICAS DE TRANSFFRENCIA

5.8. HOJAS DE ESPECIFICACIONES (JFET)

5.9. INSTRUMENTACIÓN

5.10. RELACIONES IMPORTANTES

CAPITULO 6

CONVERTIDORES ANALÓGICO-DIGITALES

6.1. INTRODUCCIÓN

6.2. COMPARADORES ANALÓGICOS

6.3. CONVERTIDOR A/D CONTROLADO POR CONTADOR

6.4. CONVERTIDOR D/A DE APROXIMACIONES SUCESIVAS

6.5. CONVERTIDORES A/D "FLASH"

INDICE DE TABLAS

Tabla 1.1. Fabricantes de AO

Tabla 5.1. VGS en función de ID utilizando la ecuación de Shockley.

Tabla 6.1. Pasos de aproximaciones sucesivas cuando Va = 10 V.

Tabla 6.2. Aproximaciones sucesivas cuando Va = 10 V.


INDICE DE FIGURAS

Figura 1.1. Simbología del AO.

Figura 1.2. Diagrama Amp. Op 741

Figura 1.3. Encapsulado de los Amplificadores Operacionales.

Figura 1.4. Ajuste de tensión offset.

Figura 1.5. Amplificador Genérico

Figura 1.6. Características de un Amplificador Operacional.

Figura 1.7. Variaciones de corriente, tensión y potencia presentes en la carga RL

Figura 1.8. Alimentación del Amplificador Operacional.

Figura 1.9. El AO sin realimentación.

Figura 1.10. El AO con realimentación positiva.

Figura 1.11. El AO con realimentación negativa.

Figura 1.12. Circuito con realimentación negativa

Figura 1.13. Circuito equivalente de pequeña señal de un AO.

Figura 1.14. Curvas de respuesta en lazo abierto y lazo cerrado.

Figura 1.15. Zonas de saturación.

Figura 1.16. Señal distorsionada por efecto de la saturación.

Figura 1.17. Método práctico para paliar efectos del ruido.

Figura 1.18. Ganancia de tensión.

Figura 1.19. Red de retardo.

Figura 1.20. Respuesta en frecuencia.

Figura 1.21. Gráfica asintótica de Bode

Figura 1.22. Angulo de fase de la señal de salida. (gráfico de Bode)

Figura 1.23. Tiempo de respuesta.

Figura 1.24. El amplificador inversor.

Figura 1.25. El amplificador no inversor

Figura 1.26. Consideraciones prácticas y tensión offset.

Figura 1.27. Equilibrado externo.

Figura 1.28. El AO como seguidor de tensión.

Figura 1.29. El AO como seguidor de tensión con resistencia de realimentación (Rf).


Figura 1.30. El Amplificador Operacional como BUFFER.

Figura 1.31. Etapas amplificadoras en cascada.

Figura 1.32. El AO como sumador inversor.

Figura 1.33. El AO como sumador no inversor

Figura 1.34. El Amplificador diferencial.

Figura 1.35. El AO como amplificador de CA.

Figura 1.36. Amplificador de CA.

Figura 1.37. Distribución de corrientes.

Figura 1.38. Fuente de corriente constante.

Figura 2.1. (a) El AO como comparador no inversor. (b) Función de Transferencia.

Figura 2.2. Salida de un detector de cruce por cero

Figura 2.3. (a) El AO como comparador inversor. (b) Función de Transferencia.

Figura 2.4. Comparador con referencia diferente a cero.

Figura 2.5. El amplificador diferencial.

Figura 2.6. Circuito limitador con diodos

Figura 2.7. Circuito recortador de dos niveles.

Figura 2.8. Circuito limitador con diodo zener

Figura 2.9. Diagrama del CI LM 311

Figura 2.10. Aplicación del CI LM339

Figura 2.11. Diagrama del CI LM339

Figura 2.12. Señal con Interferencia o Ruido

Figura 2.13. Señales de entrada y salida de un circuito Comparador Schmitt Trigger

Figura 2.14. El AO como comparador regenerativo.

Figura 2.15. Función de Transferencia de un comparador regenerativo.

Figura 2.16. Curva de Histéresis en un circuito comparador

Figura 2.17. Comparador inversor regenerativo con limitador

Figura 3.1. El Amp. Op. Como circuito Integrador y/o Diferenciador

Figura 3.2. Circuito Diferenciador con Amp. Op.

Figura 3.3. Señal de entrada salida a un circuito diferenciador



Figura 3.5. El diferenciador práctico

Figura 3.6. Circuito Integrador con Amp. Op.

Figura 3.7. Circuito de descarga en un circuito Integrador

Figura 3.8. Señal de entrada salida en un circuito integrador

Figura 3.9. El integrador práctico

Figura 3.10. Circuito integrador especial

Figura 3.11. Circuito Integrador Diferencial

Figura 3.12. Ejemplo

Figura 3.13. Solución gráfica



Figura 4.1. El Transistor como elemento de conmutación.

Figura 4.2. Condiciones de saturación y la resistencia resultante de la terminal.

Figura 4.3. Condiciones de corte y la resistencia resultante de la terminal.

Figura 4.4. Definición de los intervalos de tiempo de una forma de onda de pulso.

Figura 4.5. Hoja de especificaciones técnicas de un transistor de propósito general.

Figura 5.1. Amplificadores controlados por a) corriente b) voltaje

Figura 5.2. Transistor de efecto de campo de unión (JFET).

Figura 5.3. Analogía hidráulica para el mecanismo de control del JFET.

Figura 5.4. JFET e VGS = 0v VDS > 0

Figura 5.5. Potenciales variables de polarización inversa a través de la unión p-n de

un JFET de canal-n

Figura 5.6. ID en función de VDS para VGS = 0 v.

Figura 5.7. Estrechamiento (VGS 0 v, VDS = Vp )

Figura 5.8. Fuente de corriente equivalente para VGS = 0 v, VDS > 0 v

Figura 5.9. Aplicación de un voltaje negativo a la entrada de un JFET.

Figura 5.10. Característica. del JFET de canal-n con IDSS = 8 mA y Vp = - 4 v

Figura 5.11. JFET de canal - p

Figura 5.12. Características del JFET de canal-p con IDSS = 6 mA y Vp = +6 v

Figura 5.13. Símbolos del JFET :a) de canal-n ; b) de canal-p.


Figura 5.14. a) VGS = 0 v, ID =IDSS ; b) corte (ID = 0A) VGS es menor que el nivel de

estrechamiento; c) ID se encuentra entre 0 A e IDSS cuando VGS es menor o

igual a 0 v y mayor que el nivel de estrechamiento.

Figura 5.15. Obtención de la curva de Transferencia para las Características de

Drenaje.

Figura 5.16. Características eléctricas de un JFET de uso general.

Figura 5.17. Región de operación normal para el diseño de amplificación lineal.

Figura 5.18. Características de drenaje para el transistor JFET 2N4416 como se

presenta en un trazador de curvas.

Figura 6.1. Convertidores A/D: (a) símbolo; (b) error de cuantificación

Figura 6.2. Comparador analógico: (a) símbolo; (b) esquema.

Figura 6.3. Convertidor A/D controlado por contador.

Figura 6.4. Formas de onda en el convertidor A/D controlado por contador.

Figura 6.5. Convertidor A/D de aproximaciones sucesivas.

Figura 6.6. Convertidor A/D "flash".

Figura 6.7. Tabla de verdad.

ANEXOS

ANEXO 1 Hoja Técnica conversor análogo digital 7106 y 7107 (AN023)

ANEXO 2 Aplicaciones del 7106 (AN052)

ANEXO 3 Aplicaciones del 7107 (AN9609)


CAPÍTULO 1

EL AMPLIFICADOR OPERACIONAL (AO)

1.1 CONCEPTOS BÁSICOS Definición: El AO es un amplificador CC multietapa con entrada diferencial, cuyas características se aproximan a las de un amplificador ideal. Características ideales de un AOP a. Resistencia de entrada infinita. b. Resistencia de salida nula. c. Ganancia de tensión infinita. d. Respuesta de frecuencia infinita (CC a infinitos Hz) e. Insensibilidad a la temperatura (DRIFT nulo). Aplicaciones de los Amplificadores Operacionales Es muy difícil enumerar la totalidad de las aplicaciones de este circuito denominado amplificador operacional. De modo general, podemos decir que sus aplicaciones están presentes en los sistemas electrónicos de control industrial, en la instrumentación nuclear, en la instrumentación médica (electromedicina o bioelectrónica), en los ordenadores analógicos, en los equipos de telecomunicaciones y de audio, etc.. Simbología del AO - A Entrada inversora - B Entrada no inversora - Y Salida. El símbolo de la Figura 1.1. (a) es el más usual.

(a) (b) Figura 1.1. Simbología del AO.


Un poco de historia sobre los AO Podemos clasificar los AOP’s en función de las diversas tecnologías utilizadas desde que nacieron en la década de los años 40. Así, tenemos: - 1945 (1ª Generación): AO con válvulas. - 1955 (2ª Generación): AO con transistores. - 1965 (3ª Generación): AO monolíticos bipolares. - 1975 (4ª Generación): AO monolíticos BIFET. - 1985: Existen muchas innovaciones, pero en el aspecto comercial todavía no hay una tendencia definida que se pueda adoptar como 5ª Generación de AOP’s. Descripción de los pines En la realidad, los AO poseen al menos ocho terminales. Véase la Figura 1.2., en la que tomamos como ejemplo los famosos AO µA741 (FAIRCHILD) y LF 351 (NATIONAL) .

Figura 1.2. Diagrama Amp. Op 741 La descripción de los pines es la siguiente: 1 y 5. Destinados al equilibrio del AO (ajuste de la tensión OFFSET). 2. Entrada inversora. 3. Entrada no inversora. 4. Alimentación negativa (-3V a - 18V). 7. Alimentación positiva (+ 3V a + 18V). 6. Salida. 8. No utilizada.


Tabla 1.1. Fabricantes de AO

FABRICANTES CODIGOS FAINCHILD NATIONAL MOTOROLA RCA TEXAS SIGNETICS SIEMENS

µA741 LM741 MC1741 CA741 SN741 SA741 TBA221(741)

Encapsulado En la Figura 1.3. tenemos los tipos más comunes. En la Figura 1.3.(a) presentamos un encapsulamiento plano o “FLAT-PACK” de 14 pines, en la Figura 1.3. (b) otro metálico “METAL CAN” de ocho pines, y, finalmente, en la Figura 1.3. (c) hay dos tipos de encapsulamiento en línea doble o “DIP” (dual-in-line-package). Para todos ellos se muestran las diferentes formas de identificación adoptadas por los fabricantes.

(c) (d)

Figura 1.3. Encapsulado de los Amplificadores Operacionales.


1.2. CONCEPTO DE TENSION OFFSET DE SALIDA El hecho de que los transistores de la etapa diferencial de entrada del AOP no sean idénticos provoca un desequilibrio interno del que resulta una tensión en la salida, denominada tensión OFFSET de salida, aun cuando las entradas estén puestas a tierra. Por este motivo, los pines 1 y 5 del AOP 741 (o 351) están conectados a un potenciómetro y al pin. ésto permite eliminar la señal de error presente en la salida por medio de un ajuste adecuado del potenciómetro. Véase la Figura 1.4. a continuación.

Figura 1.4. Ajuste de tensión offset. La importancia del “ajuste OFFSET” se aprecia en las aplicaciones en que se trabaja con señales pequeñas (del orden de mV), por ejemplo: - Instrumentación. - Electromedicina (Bioelectrónica) 1.3. GANANCIA DE UN AMPLIFICADOR La Figura 1.5. muestra el símbolo de un amplificador genérico.

Figura 1.5. Amplificador Genérico


Definiremos los siguientes parámetros: Ei = señal de entrada, Eo = señal de salida, Av = ganancia. Así, podemos escribir

A EEv

o

i

= (1-1)

En decibelios tenemos

A en decibeliosEEv

o

i

( ) log= 20

o simplemente

A dB EEv

o

i

( ) log= 20 (1-2)

La importancia de la utilización de la ganancia en decibelios (dB) está justificada cuando se utilizan valores grandes de Av, por ejemplo: Av = 100 → Av (dB) = 0 Av = 101 → Av (dB) = 20 Av = 102 → Av (dB) = 40 Av = 103 → Av (dB) = 60 De modo general: Av = 10 n → Av (dB) = 20 n La utilización de decibelios facilita la representación gráfica de magnitudes que tienen un amplio margen de variación.


1.4. CARACTERISTICAS DE UN AMPLIFICADOR A continuación hablaremos de las características ideales que debería tener cualquier amplificador. Los AO reales intentan aproximarse a estas características ideales. Resistencia de entrada y de salida de un amplificador Consideremos el circuito de la Figura 1.6. Este circuito representa el modelo de una fuente alimentando un amplificador y, a su vez, alimentando una carga. El gráfico de la Figura 1.7. nos muestra las variaciones de corriente, tensión y potencia presentes en la carga R1, del circuito anterior. el punto A es el punto donde se tiene la máxima transferencia de potencia entre el amplificador y la carga. Veremos, sin embargo, que esta situación no es la que más nos interesa en los circuitos con AOP’s.

Figura 1.6. Características de un Amplificador Operacional.

Figura 1.7. Variaciones de corriente, tensión y potencia presentes en la carga RL


Del circuito de la Figura 1.6 obtenemos la siguiente ecuación:

VR V

R RRs

s1

1

1

=+ (1-3)

Si en la ecuación anterior convenimos o acordamos un cierto porcentaje de tensión en R1, podemos establecer una relación entre R1 y Rs. Así, por ejemplo: Si VR1 = 90% Vs, tenemos: R1 = 9Rs Si, por otro lado, VR1 = 99% Vs tenemos: R1 = 99Rs Analizando la ecuación (1-3) podemos deducir lo siguiente: R1 → ∞ ⇒ VR1 = Vs (1-4) o sea, cuanto mayor es R1 en relación a Rs, mayor será la proporción de Vs aplicada sobre R1. Así, para minimizar la atenuación de la señal aplicada en la entrada del amplificador es necesario que su resistencia de entrada sea muy alta con relación a la resistencia de salida de la fuente. Por otra parte, para obtener toda la señal de salida sobre la carga es necesario que la resistencia de salida del amplificador sea muy baja. De hecho, siendo VRL = Vo - iL · RT suponiendo RT = 0, tendremos VRL = Vo (1-5) En estas condiciones la corriente iL está limitada por el valor de RL. Evidentemente existe un valor máximo de iL que puede ser suministrado por el amplificador. En el caso del AO 741 esta corriente máxima se denomina “corriente de corto-circuito de salida” (representada por Ios) y su valor típico es de 25 mA. La ecuación anterior muestra que sobre RL tendremos exactamente la tensión de entrada Vo, siempre que la resistencia de salida RT sea nula. Nótese que no estamos preocupados por la máxima transferencia de potencia, pero si por la máxima transferencia de señal sobre RL. En la mayoría de las aplicaciones de los AO esta características es más útil.


NOTA: Los manuales de los fabricantes proporcionan los valores de las resistencias de entrada y salida del AO, a las que representamos, respectivamente, por R1 y Ro. Ganancia de tensión Para que el amplificador sea viable, incluso para señales de poca amplitud, como por ejemplo, las procedentes de transductores o sensores, es necesario que el amplificador posea una ganancia de tensión alta. Lo ideal sería que fuera infinita. NOTA: En los manuales de los fabricantes se halla el valor de la ganancia de tensión de los AO, que representaremos por Avo. Respuesta de frecuencia (BW) Es necesario que un amplificador tenga un ancho de banda muy amplio, de modo que una señal de cualquier frecuencia pueda ser amplificada sin sufrir corte o atenuación. Idealmente la BW debería extenderse desde cero hasta infinitos hertz. NOTA: En los manuales de los fabricantes se encuentra el valor del ancho de banda máximo del AO, que representaremos genéricamente por BW (“Bandwidth”). Sensibilidad a la temperatura (“DRIFT”). Las variaciones térmicas pueden provocar en las características eléctricas del amplificador alteraciones acentuadas. Llamamos a este fenómeno “DRIFT”. Lo ideal sería que un AO no presentase sensibilidad a tales variaciones. NOTA: En los manuales de los fabricantes se encuentran los valores de las variaciones de corriente y tensión en el AOP provocadas por el aumento de la temperatura. La variación de corriente se representa por ∆I/∆t y su valor se da en n A/ºC; la de tensión por ∆V/ ∆ t, dándose en µ V/ºC. 1.5. ALIMENTACION DEL AOP Normalmente los AO están proyectados para ser alimentados simétricamente. En algunos casos podemos utilizar los AO con alimentación única. Existen, incluso, AO fabricados expresamente para trabajar de esta manera (LM 3900-NATIONAL). Cuando no dispongamos de fuentes simétricas podemos improvisarlas utilizando fuentes sencillas, como se indica en la Figura 1.8. En cualquier caso, el punto común de las fuentes era el de tierra (o masa) del circuito. Todas las tensiones presentes en los terminales del AO tendrán como referencia este punto.


Figura 1.8. Alimentación del Amplificador Operacional. 1.6. CONCEPTO DE DECADAS Y OCTAVAS Decimos que una frecuencia f1 varía una década cuando toma un nuevo valor, f2, de modo que: f2 = 10 f1 Generalmente decimos que f1 varía n décadas cuando f2 = 10n f1 Decimos que una frecuencia f1 varía una octava cuando toma un nuevo valor, f2, de forma que: f2 = 2 f1 De modo general, decimos que f1 varía n octavas cuando f2 = 2n f1 Los conceptos de décadas y octavas serán muy útiles para el estudio de AO y filtros activos.


1.7. EJERCICIOS RESUELTOS 1. Determinar cuántas décadas separan las frecuencias de 0,5Hz y 50 Khz. SOLUCION: Sea f1 = 0,5 Hz y f2 = 50 Khz., tenemos: f2 = 10n f1

50000 = 10n · 0,5 ; n = log 50000

0 5, ; n = 5 décadas

2. Si f2 está ocho octavas por encima de f1 = 3 Hz, se pide que se determine f2. SOLUCION Tenemos f2 = 28 · 3 ; f2 = 768 Hz 1.8. EJERCICIOS PROPUESTOS 1. Definir AO 2. ¿Qué se entiende por “amplificador CC multietapa”? 3. Citar las características ideales de un AO y explicar cada una de ellas. 4. Citar los tipos básicos de encapsulamiento de los AO. 5. Explicar el concepto de tensión OFFSET de salida. 6. Definir el concepto de ganancia de un amplificador. 7. Explicar cómo obtener una fuente simétrica utilizando fuentes sencillas. 8. Explicar el concepto de décadas y octavas. 9. ¿Cuántas décadas hay entre 1Hz y 1khz? 10. ¿Cuántas octavas existen entre 1Hz y 1 Khz.?


1.9. MODOS DE CONFIGURACION DEL AOP

Básicamente el AO trabaja de tres formas:

A. Sin realimentación

Denominada también configuración en lazo abierto. La ganancia del AO viene

determinada por el propio fabricante, por tanto, no se tiene ningún control sobre ella.

Este tipo de configuración es muy útil en circuitos comparadores. En la Figura 1.9.

tenemos un AO en lazo abierto. Este circuito es un comparador y se estudiará más

adelante.

Figura 1.9. El AO sin realimentación.

B. Con realimentación positiva Este tipo de configuración se denomina en lazo cerrado y tiene el inconveniente

de desestabilizar el circuito. Una aplicación práctica de la realimentación positiva se da

en los circuitos osciladores. La Figura 1.10 ilustra esta forma de trabajo.

Figura 1.10. El AO con realimentación positiva.


Véase que la salida está aplicada a la entrada no inversora del AO a través de una

resistencia de realimentación Rf.

C. Con realimentación negativa (RN)

Es el modo de configuración más importante en circuitos con AO. En la Figura

1.11 tenemos un AOP trabajando de esta manera:

Figura 1.11. El AO con realimentación negativa.

Véase que la salida está aplicada a la entrada inversora del AOP a través de Rf. Las

aplicaciones de los AO con RN son numerosas:

- Amplificador no inversor.

- Amplificador inversor.

- Sumador.

- Amplificador diferencial

- Diferenciador.

- Integrador.

- Filtros activos, etc..


1.10. DISEÑO GENERAL CON REALIMENTACIÓN NEGATIVA

A continuación analizaremos un circuito con realimentación negativa. En la Figura 1.12.

tenemos:

- Vi = es la señal de entrada

- Vo = es la señal de salida

- Avo = es la ganancia en lazo abierto (dada por el fabricante en el caso de

un AOP)

- B = es el factor de RN

- Vd = es la señal diferencial (o señal de error) de la entrada.

- Vf = es la señal que realimenta la entrada.

Figura 1.12. Circuito con realimentación negativa

Observando el circuito deducimos que:

Vd = Vi - Vf (1-6)

vVAd

o

vo

= (1-7)

Vf = B Vo (1-8)


Sustituyendo la Ecuación (1-7) en la (1-6) tenemos:

VA

V Vo

voi f= − (1-9)

y sustituyendo la Ecuación (1-8) en la (1-9) tenemos:

VA

V BVo

voi o= − (1-10)

Desarrollando la Ecuación (1-10) obtenemos:

VV

ABA

o

i

vo

vo

=+1 (1-11)

En este caso la relación VV

o

i

se denomina “ganancia enlazo cerrado”, representándose

por Avf. Según esto,

AABAvfvo

vo

=+1 (1-12)

Si Avo → ∞, entonces

ABvf = 1

(1-13)

luego la ganancia en lazo cerrado puede ser controlada a través del lazo de

realimentación, lo que constituye una de las grandes ventajas de la Realimentación

Negativa.


1.11. CORTOCIRCUITO VIRTUAL Y TIERRA VIRTUAL

En la Figura 1.13 tenemos un modelo sencillo de un AO real. De momento no interesa la

función del circuito utilizado para explicar los conceptos de cortocircuito virtual y tierra

virtual. Veamos que la entrada presenta una resistencia Ri infinita colocada entre los

terminales inversores y no inversor. El modelo incorpora una realimentación negativa a

través de R2.. La impedancia negativa de entrada impide que circule corriente entre los

terminales inversores y no inversor del AO. Es decir,

IB1 ≈ IB2 ≈ 0 (1-14)

A las corrientes IB1 e IB2 se las denomina corrientes de polarización de las entradas por

estar relacionadas con los transistores presentes en la etapa diferencial de entrada del

AO.

Consultando el manual del fabricante del AOP 741 encontramos la denominación

“INPUT BIAS CURRENT”, o sea, corriente de polarización de entrada, representada por

IB, que es la media de las corrientes IB1 e IB2. Por tanto.

II I

BB B=

+1 2

2 (1-15)

Para el AO 741 el valor típico de IB es de 80 nA. Véase que es un valor muy pequeño,

pero no nulo, puesto que este AO tiene Ri = 2MΩ y, por tanto, no es un AO ideal.

Existen AO con entrada diferencial utilizando JFET en los que Y es del orden de 50 pA

(por ejemplo, LF 351).

Figura 1.13. Circuito equivalente de pequeña señal de un AO.


El modelo anterior incluye una fuente de alimentación controlada por tensión (FTCT),

cuyo valor es igual al producto de la ganancia en lazo abierto por la tensión diferencial

de entrada (Vd). Por definición, Vd = Vb - Va. (Observando el circuito de la Figura 1.13.

podemos escribir Y1 + Y2 = 0.

Aplicando la ley de Kirchhoff (LCK) tenemos

V V

RA V VR R

a vo d a

o

1

1 2

0−

+−

+=

Haciendo Vd = Vb - Va , y sustituyendo en la expresión anterior, obtenemos:

VV A R R R R V R R

A Rba vo o o

vo

=+ + + − +( ) ( )1 1 2 1 2

1

Tomando el límite de Vb para Avo tendiendo a infinito

Vb = Va Avo → ∞

Siendo esto así, cuando Avo tiende a infinito tendremos:

Vd = Vb - Va = 0 (1-16)

Este resultado sólo es posible utilizando realimentación negativa en el circuito, la cual

tiende a igualar los potenciales en los puntos a y b cuando la ganancia en lazo abierto

tiende a infinito.


1.12. CURVAS DE RESPUESTA EN LAZO ABIERTO Y LAZO CERRADO.

En la hoja de datos del fabricante del AO 741, por ejemplo, tenemos la curva de la

“ganancia de tensión en lazo abierto respecto de la frecuencia” (OPEN LOOP

VOLTAGE GAIN AS A FUNCTION OF FREQUENCY), que reproducimos en la

Figura 1.14.

Figura 1.14. Curvas de respuesta en lazo abierto y lazo cerrado.


Observando la curva vemos que el ancho de banda (BW) en el que se tiene la máxima

ganancia es del orden de 5 Hz, frecuencia denominada de corte fc, cuyo uso, en la

mayoría de las aplicaciones del AO, es casi imposible en la práctica. Vemos también

que del punto A al B la curva presenta una atenuación constante del orden de 20

dB/década. Esta característica está determinada por la estructura interna del AO. Para

conseguirlo se utiliza (como veremos) un condensador de 30pF, que tiene además la

importante función de impedir que el AO se desestabilice a medida que la frecuencia

varia. Este hecho se denomina compensación interna de frecuencia.

La frecuencia en el punto B de la Figura 1.14 se llama frecuencia de ganancia unitaria y

se representa por FT. En el caso del AO 741, fT = 1 Mhz.

Existen AO que no poseen compensación interna de frecuencia. En estos casos se

consigue utilizando resistencias y condensadores externos al AO. Como ejemplo

podemos citar el conocido µA709. Los manuales de los fabricantes indican los

procedimientos necesarios para efectuar la compensación de frecuencia en los

dispositivos que no lo están internamente.

El gráfico de la Figura 1.14. se refiere a la configuración en lazo abierto. Utilizando

ahora realimentación negativa podemos convenir una ganancia y, por consiguiente, el

ancho de banda del AO. De hecho, en un amplificador realimentado negativamente el

producto “ganancia por ancho de banda” es siempre constante e igual a la frecuencia de

ganancia unitaria (fT). Así, tenemos que:

PGL = AVF · BW = fT (1-17)

donde PGL es igual al producto de la ganancia por el ancho de banda.


Como se deduce de la ecuación anterior, el ancho de banda en lazo cerrado queda

condicionado por los valores de Avf y fT. En la figura 1.14 tenemos la curva en lazo

cerrado para una ganancia Avf = 10 (20dB) y BW = 110MHz

= 100 Khz. Véase que para frecuencias superiores a 100 Khz la curva en lazo cerrado se

confunde con la de lazo abierto y la señal pasa a sufrir una atenuación de 20 dB/década

hasta alcanzar el punto B(fT).

1.13. SLEW-RATE

Se define el “SLEW-RATE” (SR) de un amplificador como la máxima variación de

tensión de salida por unidad de tiempo. Normalmente viene expresado en V/ µ s.

En términos generales podemos decir que el valor de SR proporciona la velocidad de

respuesta del amplificador. El amplificador será mejor cuanto mayor sea el valor de SR.

el AOP 741 posee un SR de 0,5 V/µ s, el LF 351 de 13V/ µs, y el LM 318 de 70 V/µ s.

“SLEW-RATE” suele traducirse por tiempo de subida, tiempo de respuesta, etc..

Por la definición de SR, tenemos que:

SR dvdt

oMAXIMA=

pfVSR π2=

ya que w = 2 π f donde VP es la magnitud máxima (peak) de la señal de salida.


1.14. SATURACION

Diremos que el AO está saturado cuando, operando en cualquiera de las tres formas,

alcance en la salida un nivel de tensión determinado, a partir del cual la señal de salida

no pueda variar su amplitud.

en la práctica el nivel de saturación es del orden del 90% del valor de | ± Vcc|. Así,

por ejemplo, si alimentamos el AO con ± 15 V, la salida alcanzará una saturación

positiva aproximada de + 13,5 V, y una negativa en torno a -13,5 V. La Figura 1.15

representa gráficamente este hecho.

Figura 1.15. Zonas de saturación.

En la Figura 1.16 tenemos una señal senoidal de salida cortada por efecto de la

saturación.

Figura 1.16. Señal distorsionada por efecto de la saturación.


1.15. OTRAS VENTAJAS DE LA REALIMENTACIÓN NEGATIVA

Hemos visto que un diseño con RN permite un control de ganancia en lazo cerrado (Avf)

a través del circuito de realimentación. Pero existen otras ventajas de la RN que

describimos a continuación.

Impedancia de entrada

La impedancia de entrada de un circuito con AOP (véase la nota que sigue) aumenta

considerablemente con la utilización de la RN. Se puede demostrar que:

Zif = Ri (1 + B Avo) (1-18)

donde Zif es la impedancia de entrada del circuito RN.

NOTA: RI y Avo vienen determinados por el fabricante del dispositivo, y B y Zif lo están

por el proyectista.

Impedancia de salida

La impedancia de salida de un circuito con AO utilizando RN disminuye

extraordinariamente de acuerdo con la ecuación:

ZRBAof

o

vo

=+1 (1-19)

donde Zof es la impedancia de salida del circuito con RN.

Observación: La Ecuación (1-19) es general y vale tanto para la configuración inversora

como para la no inversora; por otra parte, la Ecuación (1-18) sólo es válida para la

configuración no inversora.


Ruido

Llamamos ruidos a las señales eléctricas indeseables que pueden aparecer en los

terminales de cualquier dispositivo electro-electrónico. Motores eléctricos, líneas de

transmisión, descargas atmosféricas, radiaciones electromagnéticas, etc., son las

principales fuentes de ruidos.

Un método práctico para paliar los efectos de los ruidos en los circuitos electrónicos

consiste en ponerlos a tierra de forma efectiva, así como a los equipos involucrados.

Evidentemente, nos referimos a una puesta a tierra real. (Ver Figura 1.17)

Figura 1.17. Método práctico para paliar efectos del ruido.

1.16. FRECUENCIA DE CORTE Y PORCENTAJE DE ATENUACION

Observando nuevamente la curva de ganancia en lazo abierto respecto a la frecuencia de

la señal, se comprueba fácilmente la existencia de un punto (A en la Figura 1.14) a partir

del cual la atenuación de la ganancia es constante (de dB/década) hasta alcanzar el punto

B, donde se tiene la frecuencia de ganancia unitaria (fT). El punto A se denomina

frecuencia de corte (fc) del AO, y es, por definición, el punto donde la ganancia está 3dB

por debajo de la ganancia máxima. El punto A se llama también, “punto de media

potencia”.

Representando la ganancia máxima por Avo (máx) y la ganancia en el punto A por Avo,

tenemos


A A maxvo vo= 12

( ) (1-20)

Teniendo en cuenta la definición de decibelios y operando en la Ecuación (1-20),

tenemos:

20 20 12

log log ( )A A maxvo vo=

o sea,

Avo(dB) = Avo(máx.) (dB) - 3dB (1-21)

Como hemos dicho, la ganancia en decibelios en el punto donde se tiene la frecuencia de

corte está aproximadamente 3dB por debajo del punto donde se tiene la máxima

ganancia.

Figura 1.18. Ganancia de tensión.


La red de retardo

En la Figura 1.19 tenemos una red de retardo que nos permitirá analizar lo que acabamos

de decir. Evidentemente, este circuito es sólo un modelo de la situación real.

Figura 1.19. Red de retardo.

En este circuito RC se tiene:

A v

vX

R Xv

o c

c

= =+1

2 2 (1-22)

Véase que A, es función de la frecuencia, pues

xfCc = 1

2π

Cuando Xc = R se tiene

A RR R

v =+

=2 2

12


o sea:

Av(dB) = -3dB

Conclusión: Cuando Xc = R tenemos un punto particular donde la ganancia de tensión

sufre una atenuación de 3dB con relación a la ganancia máxima. Este punto determina la

frecuencia de corte de la red, que viene dada por:

fRCc = 1

2π (1-23)

Podemos establecer la siguiente relación:

2 1πfCX c

=

y multiplicando por R ambos miembros, tenemos:

2πfRC RX c

=

Pero, 21πRCf c

= , luego

ff

RXc c

=


Volviendo a la Ecuación (1-22)

A X X

RX

XX

vc c

c

c

=

+

/

2

2 2

( )

Af f

v

c

=+

1

12

/ (1-24)

Dibujando la gráfica de la ecuación anterior, que muestra la dependencia de Av respecto

de f, obtendremos la Figura 1.20.

Llegados a este punto el lector habrá comprendido que, por tratarse de un circuito

pasivo, la red de retardo tiene una ganancia máxima (Av(máx)) igual a la unidad, cosa

que ocurre cuando la frecuencia es nula.

Figura 1.20. Respuesta en frecuencia.


Si repetimos la gráfica anterior, tomando la ganancia en decibelios, tendremos la Figura

1.21, denominada gráfica asintótica de Bode:

Figura 1.21. Gráfica asintótica de Bode

De hecho, expresando A, en dB, tenemos

( )

A dBf f

v

c

( log/

=+

20 1

1 2

haciendo:

f = fc ⇒ Av(dB) = -3(dB)

f = 10 fc ⇒ Av(dB) = -20(dB)

f = 100 fc ⇒ Av(dB) = -40(dB)

f = 1000 fc ⇒ Av(dB) = -60(dB)

Por tanto, queda demostrado que la red de retardo presente en un AO con compensación

interna de frecuencia (741, 351, etc.) es la responsable de la atenuación de ganancia del

dispositivo.


Angulo de fase de la señal de salida La denominación RED DE RETARDO se debe al hecho de que la tensión de salida

presenta un retardo de fase en relación a la señal de entrada.

Figura 1.22. Angulo de fase de la señal de salida. (gráfico de Bode)

Evidentemente este desfase varía en función de la frecuencia. En la Figura 1.22

observamos el gráfico de Bode (asintótico) del desfase de la señal de salida (θo) respecto

de la frecuencia. Vemos que hasta 0,1 fc, aproximadamente, la señal de salida permanece

en fase con la de entrada. A partir de este valor surge un desfase que irá aumentando

hasta alcanzar -45º cuando f = fc. El máximo desfase tendrá lugar a partir de f = 10fc

estabilizándose en torno a -90º. El valor -90º es el límite de θo, y ocurrirá cuando la

frecuencia f sea infinita.


1.17. RISE-TIME (TIEMPO DE SUBIDA)

Es una característica importante de los AO y se define como el tiempo necesario para

que la señal de salid varíe del 10% al 90% de su valor final. Véase la Figura 1.23.

Representamos el RISE-TIME por Tr. Para el AO 741 su valor típico es del orden de 0,3

µs. Este valor se mide tomando como referencia el circuito seguidor de tensión (que se

estudiará más adelante) al que se aplica un tren de impulsos de 5 voltios de amplitud.

Figura 1.23. Tiempo de respuesta.

Se demuestra que entre este parámetro y el ancho de banda de un circuito con AOP

existe la relación siguiente:

BW MHzT sr

( ) ,( )

= 0 35µ (1-25)


Esta ecuación es útil para el cálculo de BW a partir del valor de RISE-TIME (obtenido

del manual del fabricante). Para señales de salida de amplitud relativamente grande la

Ecuación (1-25) proporciona mayor precisión que la Ecuación (1-17)

La causa determinante del valor de Tr es la estructura interna del AO, el cual se comporta

como una red de retardo. Para obtener el modelo equivalente se aplica a la entrada un

tren de impulsos de frecuencia relativamente alta, en torno a 1,5 Khz. El proceso de

carga del condensador presente en esta red es directamente responsable del valor de Tr.

Sea vc la tensión instantánea sobre el condensador, entonces

vc = V(1 - e-1/RC)

donde V es una tensión continua aplicada al condensador. Después de un cierto tiempo

(aproximadamente 5RC), se tendrá:

vc ≈ V(valor final)

sea t1 el tiempo para el que vc = V10

y t2 el tiempo para el cual se tiene

vc = 910V

:

t1 ≈ 0,1RC ; t2 ≈ 2,3 RC

Finalmente,

Tr = t2 - t1

T1 ≈ 2,2RC (1-26)


Si BW representa el ancho de banda de la red, es

BWRC

= 12π (1-27)

y sustituyendo la Ecuación (1-26) en la Ecuación (1-27)

BW T BW BWT

r

r

= =2 2

20 35,

; ,π (1-28)

1.18. OVERSHOOT

Finalmente, sólo queda por considerar otra de las características citadas en los manuales,

el “OVERSHOOT”, que habitualmente se traduce por “sobrecresta”. OVERSHOOT es

el valor, en tantos por ciento, que nos informa de la cuantía en que se sobrepasó el nivel

de salida durante la respuesta transitoria del circuito, esto es, antes de que la salida

alcanzara el estado permanente. Para el AO 741 su valor es del orden de 5%. En la

Figura 1.23 se encuentra indicado el punto de OVERSHOOT. Conviene señalar que este

fenómeno es perjudicial, principalmente trabajando con señales de bajo nivel.

Sea Vo el valor del nivel estabilizado de la tensión de salida del circuito con AO y Vovs el

valor de la amplitud del OVERSHOOT en relación al nivel vo entonces:

% •vvvovsovs

o

= 100 (1-29)


1.19. EL AMPLIFICADOR INVERSOR

El primer circuito lineal que analizamos es el amplificador inversor, denominado así por

estar desfasada la señal de salida 180º con relación a la de entrada. En la Figura 1.24

podemos observar el modelo de este amplificador.

Figura 1.24. El amplificador inversor.

Aplicando la ley de Kirchhoff en el punto a tenemos

Il + Ir = IB1

Suponiendo el AO ideal,

IB1 = 0

Luego

v v

Rv v

Ri a o a

f

−+

−=

1

0

Por otro lado, en el punto a tenemos tierra virtual, es decir,


Por tanto,

vR

vR

i o

f1

0+ =

y, finalmente,

Avv

RR

vfo

i

f= = −1

(1-30)

El signo negativo indica el desfase de 180º de la señal de salida en relación a la de

entrada. En la terminología delos números complejos:

Avv

RRvf

o

i

f−= =

1

180º

Un inconveniente del amplificador inversor es que su impedancia de entrada (Zif) está

determinada únicamente por el valor de R1, o sea,

Zif ≈ R1 (1-31)

Anteriormente, decíamos que la ecuación:

Zif = Ri (1 + B Avo) (1-32)

por lo que se deduce que:

BR

R R f

=+

1

1 (1-33)


1.20. EL AMPLIFICADOR NO INVERSOR

En este amplificador la señal de salida no presenta desfase. Las Ecuaciones (1-18) y (1-

19), vistas anteriormente, son válidas en este caso:

Zif = Ri (1 + B Avo)

ZRBAof

o

vo

=+1

Podemos deducir, por tanto, que el amplificador no inversor tiene impedancia de entrada

alta, ya que es igual al producto de la resistencia de entrada del AO (Ri) por un factor

grande.

B RR R f

=+

1

1 (1-34)

Relación idéntica a la del amplificador inversor.

Aplicando la ley de Kirchhoff en el punto a tenemos

0

01

−+

−=

vR

v vR

a o a

f


Figura 1.25. El amplificador no inversor

En este caso es Va = Vi, pues Vd = 0, donde

− +−

=vR

v vR

i o i

f1

0

luego

A vv

RRvf

o

i

f= = +11

(1-35)

NOTA: Véase que Avf = 1/B, cosa que no sucede en el caso del amplificador inversor

Avf = 1/B.

1.21. CONSIDERACIONES PRACTICAS Y TENSIÓN OFFSET

Como hemos dicho, el AO presenta una tensión OFFSET de salida Vo (OFFSET) aun

cuando sus entradas estén puestas a tierra. En la Figura 1.26 (a) representamos esta

situación. Para cancelar la tensión. Vo (OFFSET) el fabricante suele proporcionar dos

terminales a los que se conecta un potenciómetro, cuyo cursor se lleva a uno de los pines


de alimentación. Esta supresión por medio del potenciómetro es factible por estar los

citados pines conectados a la etapa diferencial de entrada del AOP, permitiendo

equilibrar las corrientes de colector de los transistores de la referida etapa.

Figura 1.26. Consideraciones prácticas y tensión offset.

El equilibrio de las corrientes permite anular la pequeña diferencia de tensión existente

entre los valores de VBE (tensión entre base y emisor) de los transistores. Esta diferencia

de tensión, denominada “tensión OFFSET de entrada”, Vi (OFFSET), una vez

amplificada, da lugar a la tensión OFFSET de salida. El valor de Vi (OFFSET) lo

proporcionan los fabricantes, y en el caso del AOP 741 es del orden de 6 mV (valor

máximo). En el manual del fabricante este parámetro aparece como “INPUT OFFSET

VOLTAGE”.


Equilibrio externo

Cuando el AO no posee terminales para hacer el equilibrado, éste deberá hacerse

utilizando circuitos resistivos externos, como muestran las Figura 1.26 (b) y (c) para las

configuraciones inversora y no inversora, respectivamente. Al lado de cada circuito

están las ecuaciones necesarias para el proyecto de los mismos. La resistencia de

ecualización (Rc) está señalada expresamente en las Figuras 1.27 (a) y (b), y su valor, en

ambos casos, viene dado por:

RR R

R Rcf

f

=+1

1 (1-36)

Figura 1.27. Equilibrado externo.


Existe una relación entre Vi (OFFSET) y Vo (OFFSET) válida para las dos

configuraciones anteriores. Es la siguiente:

V OFFSETRR

V OFFSETof

i( ) • ( )= +

1

1

(1-37)

Finalmente conviene advertir que una vez hecho el ajuste de la tensión OFFSET a

determinada temperatura ambiente, en el caso de que ésta variase, podría aparecer un

nuevo valor de tensión, por lo que se hace necesario, en circuitos de precisión el reajuste

periódico.

1.22. EL SEGUIDOR DE TENSIÓN (BUFFER)

Haciendo en el amplificador no inversor R1 = ∞ (circuito abierto) y Rf = 0 (cortocircuito)

tendremos:

A vvvf

o

i

= = 1 (1-38)

La figura 1.28 muestra la configuración denominada seguidor de tensión o “BUFFER”.

Figura 1.28 El AO como seguidor de tensión.


Este circuito representa una impedancia de entrada muy alta al tiempo que una

impedancia de salida muy pequeña, ya que en este caso es B = 1 (en los anteriores

amplificadores el valor de B era menor que la unidad).

El seguidor de tensión se utiliza en las siguientes aplicaciones:

a. Aislamiento de etapas,

b. Refuerzo de corriente,

c. Adaptación de impedancias, etc..

De los circuitos con AO, el seguidor de tensión es el que presenta características más

próximas a las ideales en términos de impedancias de entrada y salida.

En algunos casos, el seguidor de tensión recibe la señal a través de una resistencia en

serie, con el terminal no inversor (Rs). Entonces, con el fin de equilibrar la ganancia y

las corrientes, se coloca otra resistencia del mismo valor en el circuito de realimentación

(Rf). En la Figura 1.29 hemos de tener Rs = Rf, lo que exige que Avf = 1.

Rf

Figura 1.29. El AO como seguidor de tensión con resistencia de realimentación

(Rf).

Aplicación práctica de lo que acabamos de decir es el uso del “BUFFER” para adaptar

las impedancias al conectar un generador de señal con un amplificador de baja

impedancia de entrada, como ilustra la Figura 1.30.


Figura 1.30. El Amplificador Operacional como BUFFER.

Cuando las señales involucradas son de amplitud relativamente alta no es necesario

colocar Ro, por no ser apreciable el error que se produce.

1.23. ASOCIACIÓN DE ETAPAS NO INTERACTIVAS EN CASCADA

Llamamos etapa no interactiva a aquella que presenta una impedancia de entrada muy

alta, de modo que no sirve de carga a la etapa anterior, pues, al menos idealmente, no

permite el drenaje de la corriente que circula por ella.

Figura 1.31. Etapas amplificadoras en cascada.

Consideremos la asociación de la Figura 1.31. Tenemos:

A vv

VV

VV

V VV

vVvf

o o

i

o

o

o

o

o

o

o

o ni

= =−

1 2

1

3

2

4

3 1

• • • • ... •( )

(1-39)


donde n es el número de etapas.

En decibelios sería:

Avf(dB) = Avf(dB)1 +Avf(dB)2 + Avf (dN)3 + ... + Avf(dB)n (1-40)

Como ejemplo de etapas no interactivas podemos citar:

- El seguidor de tensión,

- El amplificador no inversor,

- El amplificador inversor con un valor alto de R1.

Asociando en cascada varias etapas no interactivas tiene lugar un estrechamiento del

ancho de banda. El análisis de este fenómeno es algo complejo, si bien se simplifica

considerando n etapas idénticas. Para este caso particular:

(BW)n = (BW) 2 11/n − (1-41)

donde:

- (BW)n es el ancho de banda del conjunto,

- (BW) es el ancho de banda de cada etapa,

- n es el número de etapas (idénticas).

Según se deduce de la Ecuación (1-41), el ancho de banda resultante es menor que el que

tiene cada etapa individualmente.

1.24. EL AMPLIFICADOR SUMADOR

El circuito de la Figura 1.32. es un amplificador sumador con tres entradas.

Evidentemente el número de entradas puede variar. En el caso particular de que exista

sólo una tendremos el amplificador inversor.


Figura 1.32. El AO como sumador inversor.

Véase la presencia de la resistencia de ecualización para minimizar la tensión OFFSET.

En este caso es:

Rc = Rf// R1 // R2 // R3

Aplicando la ley de Kirchhoff en el punto a:

vR

vR

vR

vR

o

f

1

1

2

2

3

3

0+ + + =

es decir;

v R vR

vR

vo f

R= − + +

1

1

2

2

3

3

(1-42)

Consideremos algunos casos particulares:

a) Si R1 = R2 = R3 = Rf seria:

vo = - (v1 + v2 + v3) (1-43)

b). Si R1 = R2 = R3 = 3Rf, tendríamos:

v v v vo = −

+ +

1 2 3

3 (1-44)


o sea, el circuito nos proporciona la media aritmética (e valor absoluto) de las señales

aplicadas.

1.25. EL AMPLIFICADOR SUMADOR NO INVERSOR

El circuito de la Figura 1.33 presenta la configuración de un sumador especial en el que

la tensión de salida no sufre inversión.

Figura 1.33. El AO como sumador no inversor

Aplicando la ley de Kirchhoff en el punto b

v v

Rv v

Rv v

Rb b b1

1

2

2

3

3

0−

+−

+−

=

V

vR

vR

vR

R R R

G v G v G vG G Gb =

+ +

+ +=

+ ++ +

1

1

2

2

3

3

1 2 3

1 1 2 2 3 3

1 2 31 1 1• • •


donde G = 1/R es la conductancia.

Las resistencias R y Rf forman un amplificador no inversor dado por:

vRR

Vof

b= +( )1

luego

vRR

G v G v G vG G Go

f= ++ ++ +

( ) •1 1 1 2 2 3 3

1 2 3 (1-45)

En caso de ser R1 = R2 = R3, y Rf = 0, tendríamos

3321

0VVV

V++

=

que es la media aritmética de las tensiones aplicadas.

1.26. EL AMPLIFICADOR DIFERENCIAL O SUSTRACTOR

Este circuito permite obtener en la salida una tensión igual a la diferencia de las señales

aplicadas multiplicada por una ganancia. Se trata de un amplificador con numerosas

aplicaciones en el área de instrumentación. Consideremos la Figura 1.34.


Figura 1.34. El Amplificador diferencial.

Aplicando la Ley de Kirchhoff en el punto a:

v v

Rv v

Ra o a1

1 2

0−

+−

= (1-46)

aplicando nuevamente la ley de Kirchhoff, esta vez al punto b:

v v

RvR

b b2

1 2

0−

− =

de donde obtenemos:

V RR R

vb =+

2

1 22• (1-47)


Sustituyendo esta última ecuación en la Ecuación (1-46), ya que Va = Vb,

v

R

v RR R

v

R

RR R

v o1

1

2

1 22

2

2

1 22

0−

+

+−

+

=•

•

de la que se deduce, operando algebraicamente, que

vRR

v vo = −2

12 1( ) (1-48)

1.27. AMPLIFICADOR DE CORRIENTE ALTERNA CON A.O.

En ocasiones se necesita bloquear la componente de CC de una señal y amplificar sólo la

componente de CA. Estos amplificadores de CA se consiguen fácilmente a partir de las

configuraciones estudiadas en este capítulo.

Para obtener un amplificador de CA inversor es suficiente aumentar la capacidad de los

condensadores C1 y C2 presentes en la entrada y salida, respectivamente, de un

amplificador inversor, como indica la Figura 1.35. Obsérvase que la polarización de la

entrada inversora queda garantizada por el lazo de realimentación.

Figura 1.35. El AO como amplificador de CA.


Es conveniente proyectar el circuito anterior de modo que los condensadores C1 y C2 no

presenten reactancias apreciables al paso de la componente de CA. Para ello se suele

adoptar para R1 un valor aproximadamente 10 veces mayor que XCI. Así,

RfC1

1

102

≥π

donde f es la frecuencia de la señal aplicada. A partir de la ecuación anterior podemos

calcular C1 en función de R1 y de la frecuencia. Si, por ejemplo, R1 = 10 KΩ y f = 1

Khz., entonces:

10 102000

4

1

≥πC

o sea,

C1 ≥ 0,1µ F

Un valor correcto para C1 puede ser 0,47 µF, pudiendo llegar a valer incluso 1 µF.

RfCL ≥ 10

2 2π

Esta ecuación nos permite obtener C2 conociendo f y RL. Normalmente el fabricante

establece un valor mínimo o típico para RL, que en el caso del AOP 741 es del orden de

2 kΩ. Por esto, si C2 = 1 µF y f = 1 Khz., tendremos:


( )X C2 6

12000 10

159= ≈−π

Ω

De hecho, este valor es considerablemente menor que 2 KΩ.

En la Figura 1.36 podemos observar un amplificador de CA no inversor. Aquí es

necesario incluir la resistencia R2 para garantizar el retorno a tierra de la corriente

continua, CC, y la consiguiente polarización de la entrada no inversora, ya que C1 impide

que se efectúe a través de la fuente de señal vi. Este retorno es fundamental por

condicionar la polarización de la etapa diferencial de entrada y su omisión impedirá el

correcto funcionamiento del circuito.

Por desgracia, la impedancia de entrada Zi del circuito anterior no es tan alta como la del

amplificador no inversor de la Figura 1.25. De hecho (véase Figura 1.36), R2 está en

paralelo con la impedancia de entrada Zi’, que por ser muy alta da lugar a que Zi ≈ R2.

Por todo esto, al utilizar el circuito, deberemos tomar en consideración su baja

impedancia de entrada. En la práctica se toma R2 dentro de la banda de 10 KΩ a 100

KΩ.

Figura 1.36. Amplificador de CA.


Haciendo R1 = ∞ y Rf = 0 en el circuito anterior se obtiene el seguidor de tensión

(“BUFFER”).

1.28. DISTRIBUCIÓN DE CORRIENTES EN UN CIRCUITO CON AO.

Vamos a hacer un pequeño análisis de la distribución de corrientes en un circuito con

AO. Para ello tomaremos como referencia un sumador de tensión. Aunque en este

análisis consideraremos el sentido convencional de la corriente, se puede optar por el

flujo real sin más que invertir los sentidos establecidos.

la Figura 1.37 presenta el circuito sumador en tres situaciones distintas para las que se

indican las corrientes respectivas en el circuito externo.

Para cualquiera de las situaciones se percibirá la validez de la relación

Io - IL + Y1 (1-49)

donde Io es la corriente de salida del AOP, IL es la corriente en la carga RL e If es la de

realimentación. Para el AOP 741 el valor máximo de Io es 25 mA.

En cada situación aparece señalado el “punto de suma” de las corrientes, o tierra virtual,

en el que se tiene una tensión aproximadamente nula.


Figura 1.37. Distribución de corrientes.



1. Proyectar un circuito no inversor de ganancia 30,63 dB para trabajar con señales

senoidales de 6 Khz. de frecuencia. Utilizar el AO 741 con Rf = 33 KΩ. ¿Cuál será la

amplitud máxima de la señal de entrada sin que la salida presente distorsión? La

alimentación del AO es de ± 15 v.

SOLUCIÓN:

Consideramos el circuito de la Figura 1.25, por lo que:

20 log Avf = 30,63 ⇒ Avf = 34

34 = 1 + 33/R1

o sea,

R1 = 1 KΩ

Por otra parte:

SR = 2πfVp

Vp =0 5 10

2 6 10

6

1

, ••π

V V V picop i≈ ≈13 26 13 26

34, ; ( ) ,

de donde:

Vi(pico) ≈ 390 mV


2. Tres etapas idénticas no inversoras están asociadas en cascada. Suponiendo que

cada una tiene una ganancia de 3dB y un ancho de banda de 10 Khz, se desea saber:

a. ¿Cuál es la ganancia total del circuito? b. ¿Cual es el ancho de banda resultante? SOLUCIÓN: a. AVF (total) = 3 + 3 + 3 ; AVF (total) = 9 (-) b. (BW)3 = 10 2 11 3/ − ; (BW)3 ≈ 5,1 KHz

Obsérvese cómo el ancho de banda resultante ha sufrido una reducción aproximada del

50% con relación al de cada etapa individual.

3. Proyectar un amplificador sumador con tres entradas (v1, v2 y v3) de modo que vo

= 1 (v1 + v2 + + 4v3) con Rf = 10 KΩ. Determinar la resistencia de ecualización Re..

SOLUCIÓN:

Comparando la salida deseada con la Ecuación (1-42)

RR

R K

RR

R K

RR

R K

f

f

f

11

22

33

1 10

2 5

4 2 5

= =

= =

= =

;

;

; ,

Ω

Ω

Ω

Rc = 10//10//5//2,5 ; Rc ≈ 1,25 KΩ


4. Utilizando las técnicas analíticas vistas, demostrar que el circuito de la siguiente

figura es una fuente de corriente constante.

Figura 1.38. Fuente de corriente constante.

SOLUCIÓN:

tenemos:

I V VR

V VR

V V Va a oo a1

1

1 112= =

−= −;

I IV V

RV V

RL Ib o b= +

−+

−+2

2

2 23

pero como:

( )

V V I V VR

V V VRa b L

a a a≈ =−

+− −

; 2

2

1

2

2

finalmente,

I V VRL =−2 1

2


Veamos que siendo V1, V2 y R2 constantes, IL también es constante e independiente del

valor de la carga RL. Por tanto, el circuito anterior es una fuente de corriente constante

(a pesar de su extrema simplicidad y las limitaciones derivadas de ello).


1. Considerar el amplificador inversor de la Figura 1.24. Sea R1 = 10 KΩ y Rf =

100 KΩ. Se pide:

a. Calcular la ganancia del circuito.

b. Determinar la impedancia de entrada.

2. Explicar el concepto de equilibrado externo y la forma de proceder en el caso de

un AO en la configuración no inversora. Hacer el diagrama incluyendo las ecuaciones

que se precisen.

3. ¿Qué se entiende por resistencia de ecualización? Explicar su finalidad. 4. ¿Cómo se calcula la resistencia de ecualización para un amplificador inversor? ¿Y para otro no inversor? 5. Explicar cada una de las aplicaciones del seguidor de tensión (“BUFFER”). 6. Definir el concepto de etapa no interactiva y explicar lo que ocurre con el ancho de banda cuando asociamos varias en cascada. 7. ¿Qué es un amplificador de instrumentación?. Citar algunas de sus características. 8. ¿Cuál es el intervalo ideal de valores para las resistencias utilizadas en circuitos con AO? 9. ¿Qué finalidad tiene la resistencia R2 del circuito de la Figura 1.36 ? Explicarlo detalladamente y determinar la impedancia de entrada del circuito suponiendo que R2 = 10 KΩ. 10. Explicar qué es “punto de suma” de las corrientes en un AO realimentado negativamente. 11. Explicar la distribución de corrientes en los circuitos de la Figura 1.37. 12. Utilizando circuitos del tipo “BUFFER”, esbozar un distribuidor de señales para tres canales. ¿Qué tipo de amplificador se debe utilizar en este proyecto? Presentar una aplicación práctica del distribuidor.


CAPÍTULO 2

EL AMPLIFICADOR OPERACIONAL COMO COMPARADOR

2.1. COMPARADORES

En muchas situaciones surge la necesidad de comparar dos señales entre sí, siendo una

de ellas una referencia preestablecida por el diseñador. Los circuitos electrónicos

destinados a esta función se denominan comparadores.

Una aplicación práctica de los comparadores es la siguiente: por medio de sensores de

nivel podemos detectar el estado de un recipiente de combustible líquido. Tomamos

como referencia el nivel normal y ajustamos una señal de tensión correspondiente al

mismo. Cuando el nivel esté por encima (o por debajo) de lo normal (referencia), el

comparador deberá emitir una señal de salida al sistema controlador, de forma que se

restablezca de inmediato el nivel normal. Evidentemente, la señal de referencia se

conecta a una de las entradas del comparador recibiendo la otra la señal de la variable

controlada (en este caso, el nivel del recipiente).

Básicamente tenemos dos tipos de comparadores: el no inversor y el inversor. En el

primer caso la señal de referencia se aplica a la entrada inversora del AOP y la señal de

la variable que se va a comparar a la no inversora. La Figura 2.1 (a) muestra el circuito

elemental de un comparador no inversor con la señal de referencia puesta a tierra, y la

Figura 2.1 (b) la respuesta del circuito.

Figura 2.1. (a) El AO como comparador no inversor. (b) Función de Transferencia.


Véase que los estados de la salida se conmutan cuando la señal de entrada pasa por cero,

por lo que este circuito se denomina “detector de paso por cero”. La operación de un

comparador es bastante sencilla: la alta ganancia del AOP en lazo abierto amplifica la

diferencia de tensión existente entre sus entradas inversora y no inversora, con lo que la

salida tomará el valor +Vsat o - Vsat según la diferencia sea positiva o negativa,

respectivamente, es decir,

+Vsat, cuando Vi > 0

Vo = (2-1)

-Vsat, cuando Vi < 0

Figura 2.2. Salida de un detector de cruce por cero

Diremos, para la primera condición, que el comparador trabaja en el primer cuadrante, y

para la segunda, que lo hace en el tercero. A fin de mejorar la comprensión se presentan

como ejemplo, en la Figura 2.2, las formas de onda de la entrada y al salida de un

comparador no inversor.


El segundo tipo básico de comparador que estudiamos es el inversor. En este caso la

referencia esta conectada a la entrada no inversora y la señal de la variable que vamos a

comparar en la inversora. En la Figura 2.3 (a) se halla este circuito (con la señal de

referencia nuevamente a tierra) y en la Figura 2.3(b) su respuesta. Este circuito también

se denomina “detector de paso por cero”.

Figura 2.3. (a) El AO como comparador inversor. (b) Función de Transferencia.

La operación de este circuito es análoga a la del anterior: cuando la diferencia de tensión

entre sus entradas (inversora y no inversora) es negativa, la salida toma el valor +Vsat

(operación en el segundo cuadrante), y cuando es positiva, la salida se pone a -Vsat

(operación en el cuarto cuadrante). Esto es:

+Vsat, cuando Vi < 0

Vo = (2-2)

-Vsat, cuando Vi > 0

Normalmente, una pequeña diferencia de tensión del orden de 1 mV es suficiente para

accionar el comparador conmutando su condición de salida. Evidentemente, los AOP’s

de alta ganancia (AOP’s de instrumentación del tipo µA725), cuando se utilizan como

comparadores, pueden amplificar señales de niveles bastante menores que 1 mV.

En los dos tipos de comparadores estudiados la señal de referencia era nula por estar

conectada a tierra; ahora bien, es posible utilizar como referencia una señal vref ≠ 0.

Existen diversas formas de realizar comparadores con referencia no nula. En la Figura


2.4(a) aparece el circuito de un comparador inversor con la señal de referencia Vref

aplicada a la entrada no inversora. Observando la respuesta del circuito en la Figura

2.4(b) se puede constatar que la conmutación de estados tiene lugar cuando el nivel de la

señal que se quiere comparar (vi) alcanza el valor Vref, por lo que se denomina “detector

de paso por nivel prefijado”. Así:

-Vsat, cuando Vi < Vref

Vo = (2-3)

-Vsat, cuando Vi > Vref

Figura 2.4. Comparador con referencia diferente a cero.

Todos los tipos de comparadores son casos particulares de una situación general,

representada en la Figura 2.5, donde se tiene un AOP trabajando como comparador

(lazo abierto). En la entrada inversora está conectada la señal v1, y en la no inversora la

v2. Para el caso de señales instantáneas:

Vo = Avo (V2 - V1) (2-4)

Figura 2.5. El amplificador diferencial.


Aplicando la ecuación anterior a cada uno de los comparadores estudiados hasta el

momento, tenemos:

a. Comparador no inversor (Figura 2.1):

V1 = 0

⇒ Vo = Avo Vi

V2 = Vi

b. Comparador inversor (Figura 2.3)

V1 = Vi

⇒ Vo = -Avo Vi

V2 = 0

c. Comparador inversor con referencia no nula (Figura 2.4):

V1 = Vi

⇒ Vo = Avo (Vref - Vi)

V2 = Vref

Observando los resultados obtenidos vemos su concordancia con las Ecuaciones (2-1),

(2-2) y (2-3) respectivamente.

En la práctica, al proyectar circuitos comparadores, es habitual la utilización de dos

diodos en antiparalelo, colocados entre los terminales de entrada, para proteger la etapa

diferencial contra posibles sobretensiones o sobrecorrientes que puedan dañar el

integrado.


2.2. LIMITACIÓN DE LA TENSIÓN DE SALIDA

Presentamos a continuación dos métodos de limitar la tensión de salida en un

comparador.

Uno de ellos utiliza dos diodos Zener conectados “ánodo contra ánodo” (o “cátodo

contra cátodo”) colocados entre la salida y el terminal inversor del AOP, como ilustra la

Figura 2.6 (a).

Figura 2.6. Circuito limitador con diodos

La Figura 2.6 (b) muestra una “probable” forma de la señal de salida (aunque en realidad

ésta depende de la forma de la señal de entrada). Hay que advertir que los niveles de

salida quedan limitados por las tensiones de regulación de los diodos Zener aumentadas

en 0,7 voltios. De hecho, en cada semiciclo de la señal de entrada, estos diodos pueden

ser representados por dos baterías en serie con valores de tensión Vz y 0,7V,

aproximadamente. Es evidente que el diseñador podrá escoger diodos Zener iguales o

diferentes, con lo que las amplitudes positiva y negativa también serán iguales o

distintas, según se trate del primer caso o del segundo.

Otro método para limitar la tensión de salida de un comparador viene indicado en la

Figura 2.7. Es importante tener la precaución de colocar una resistencia de 330Ω,


aproximadamente, para controlar la corriente en los diodos. Las demás consideraciones

son idénticas a las mencionadas en el circuito de la Figura 2.6 (a).

Figura 2.7. Circuito recortador de dos niveles.

Si en el circuito anterior sustituimos el diodo Zener inferior por un puente y escogemos

para el superior un valor Vz = 5,1V (por ejemplo, IN751, IN4733, BZX79/C5V1, etc.),

tendremos una tensión de salida compatible con los circuitos digitales de la familia TTL.

En la Figura 2.8 se muestra el circuito y la forma de su señal de salida. Adviértase que

durante el semiciclo negativo de la señal de entrada hay una pequeña tensión negativa

del orden de 0,7V en la salida debido a la polarización directa del diodo Zener.


Figura 2.8. Circuito limitador con diodo zener

2.3. COMPARADORES EN FORMA DE CIRCUITOS INTEGRADOS El frecuente uso que se hace de los AOP’s como comparadores determinaron la

fabricación de comparadores específicos en Cl’s. Tal es el caso del LM311 y LM339

(ambos de la NATIONAL SEMICONDUCTORS).

El LM311 es un comparador de alta velocidad de conmutación (del orden de 200ns) que

puede ser utilizado como interface con circuitos lógicos, pues su salida es compatible

con las familias TTL y CMOS, gracias a la posibilidad de trabajar con una alimentación

única de +5Vcc. En la Figura 2.9 de describe la disposición de las patillas del LM311

con el encapsulamiento DIP de ocho patillas. Para mayores detalles consúltese el

DATABOOK del fabricante (sección “VOLTAJE COMPARATORS”, comparadores de

tensión).


Figura 2.9. Diagrama del CI LM 311

El LM339 es un integrado que consta de cuatro comparadores independientes alojados

en el mismo encapsulado. También permite su uso como interface con las familias TTL

y CMOS, por poder ser alimentado simétricamente, o con una única fuente de tensión de

valor comprendido entre 2Vcc y 36Vcc. En la Figura 2.10 tenemos una aplicación típica

del LM339 (que utiliza tan sólo un comparador de los cuatro) en la que éste acciona

puertas lógicas de la familia TTL. Nótese la existencia de una resistencia de elevación

(“PULL-UP”) necesaria por tener el LM339 sus salidas en colector abierto.

Figura 2.10. Aplicación del CI LM339

La Figura 2.11 describe la disposición de los pines del LM 339 en el encapsulamiento

DIP de 14 pines.


Figura 2.11. Diagrama del CI LM339

El LM339 no es tan rápido como el LM311 (su velocidad de conmutación es del orden

de 1300ns), pero permite realizar proyectos más económicos al ofrecer cuatro

comparadores en el mismo encapsulado. Además, el LM339 presenta un consumo de

potencia muy bajo y puede ser utilizado en circuitos alimentados con pilas o baterías

comunes.

Los CI’s comparadores tienen una serie de características que los hacen superiores a los

comparadores construidos con AOP’s de aplicaciones generales. A saber: ganancia alta,

un gran ancho de banda, gran velocidad de conmutación, etc.. Si se analiza el circuito

interno de un comparador (consultando el manual del fabricante), se podrá comprobar la

falta del condensador de compensación interna de frecuencia, hecho que se justifica

porque los comparadores no son utilizados como circuitos lineales más que en raras

ocasiones.

Por último, una consideración práctica: en cualquier comparador los pines de entrada

que no se utilicen deben ser puestos a tierra para prevenir la desestabilización o la

aparición de otras perturbaciones en el funcionamiento del circuito.


2.4. COMPARADOR REGENERATIVO O SCHMITT TRIGGER

La histéresis en el comparador regenerativo.

Podemos decir que “regenerativo” es sinónimo de realimentación positiva. En este

apartado estudiaremos un tipo de comparador muy importante, en el que se emplea esta

clase de realimentación, denominado “SCHMITT TRIGGER” o disparador de Schmitt.

La propiedad más importante del comparador regenerativo es la característica de

HISTERESIS que presenta. Este término viene del griego “HYSTERESIS”, que

significa “retraso” y, contrariamente a la opinión generalizada, no es un fenómeno

exclusivo del magnetismo. De hecho existe en algunos circuitos electrónicos y en varios

tipos de válvulas utilizadas en el control de procesos industriales.

Decimos que un circuito posee histéresis cuando presenta un retardo en el cambio de su

estado de salida (EFECTO), a pesar de que las condiciones de entrada (CAUSAS) hayan

sido alteradas. Al estudiar el comparador regenerativo el lector tendrá oportunidad de

comprobar su existencia en la respuesta del circuito.

¿Cuál es la importancia de la histéresis en el comparador regenerativo? Responderemos

a esta pregunta sirviéndonos de la Figura 2.12. En ella se observa que la señal (vi) que se

va a aplicar al comparador sufre los efectos de una fuerte interferencia o ruido, por lo

que existen varios puntos de intersección de la señal con el eje o nivel de referencia

(VR).

Figura 2.12. Señal con Interferencia o Ruido


Un comparador común conmutaría su estado de salida en cada uno de estos puntos (si su

velocidad de conmutación fuese la adecuada), lo que daría lugar a una serie de

conmutaciones falsas por haber sido motivadas por el ruido. Para eliminar este

problema se utiliza la histéresis, cuyo principio básico, aplicado al circuito comparador,

es el siguiente: el diseñador deberá conocer el valor de pico de la señal de ruido presente

en la señal normal. A continuación establecerá dos niveles de referencia, denominados

tensión de disparo superior (VDS) e inferior (VDI), separados por una cierta banda de

tensión (por ejemplo, 50 mV o 100 mV) que dependerá del valor de pico estimado para

la señal de ruido. La diferencia entre estos dos niveles se denomina margen de tensión

de histéresis (VH), es decir,

VH = VDS - VDI (2-5)

En la Figura 2.13(a) se observa una señal en cuyo semiciclo negativo existe un pequeño

ruido superpuesto. Este ruido provocaría conmutaciones falsas si utilizásemos un

comparador inversor sin histéresis, como muestra la Figura 2.13(b). Adviértase que

estamos suponiendo, como ejemplo, que la señal de referencia del comparador es VDI.

Sin embargo, aplicando la histéresis, obtendremos la salida de la Figura 2.13(c), donde el

ruido no provoca ninguna conmutación indebida. De hecho las conmutaciones sólo

ocurren cuando la señal alcanza sucesivamente ambos niveles de disparo (VDI y VDS).


Figura 2.13. Señales de entrada y salida de un circuito Comparador Schmitt

Trigger

2.5. DISEÑO DE UN COMPARADOR REGENERATIVO

A continuación veremos la manera de aplicar la histéresis en un comparador y cómo

calcular los niveles de disparo.

En primer lugar analizaremos el comparador inversor regenerativo, representado en la

Figura 2.14, en el que se observa la realimentación positiva.


Figura 2.14. El AO como comparador regenerativo.

Debido a esta realimentación, la salida del circuito estará en uno de los dos estados de

saturación, +Vsat o -Vsat. Se definen ahora dos niveles de referencia (o tensiones de

disparo) en el punto P, que dependerán del estado de salida en cada instante:

a. V RR R

VDS sat=+

+1

1 2

• ( )

(2-6)

b. V RR R

VDI sat=+

−1

1 2

• ( )

Conviene recordar que +Vsat está 1,5V por debajo de +V, y -Vsat 1,5V por encima de -V,

aproximadamente, de manera que VDS dependen de las tensiones de alimentación del

comparador.

En la Figura 2.15 se tiene la curva de transferencia (o curva característica) para este

comparador inversor regenerativo, la cual muestra la relación entre las señales de entrada

y salida facilitando la comprensión del circuito.


Figura 2.15. Función de Transferencia de un comparador regenerativo.

La tensión de disparo (VDI o VDS), en la que la salida cambia su estado, depende del

sentido de conmutación del comparador en un instante determinado: del estado bajo (-

Vsat) al alto (+Vsat) o al revés. Para valores negativos de vi superiores en módulo a VDI,

la salida del comparador estará en +Vsat y la tensión de disparo (referencia) será VDS

(véase Figura 2.13). Al alcanzar vi a VDS , la salida cambia de +Vsat a -Vsat y la tensión

de disparo para la próxima conmutación pasa a ser VDI, situación que se mantiene

mientras vi sea superior a VDS. Si vi toma valores comprendidos entre VDI y VDS

(margen de histéresis), la salida permanece inalterada. No obstante, si vi disminuye

hasta alcanzar VDI, la salida conmutará nuevamente a +Vsat volviendo a ser VDS la

tensión de disparo. Vemos, pues, que existe un cierto “retardo de conmutación” cuando

la señal de entrada se halla dentro del margen de histéresis (VH), como muestra la Figura

2.15.

El otro circuito que presentamos es el comparador no inversor regenerativo. En la Figura

2.16 vemos su circuito y curva de transferencia. Véase de nuevo la realimentación

positiva.

El análisis de la curva de transferencia es similar al hecho anteriormente.


Figura 2.16. Curva de Histéresis en un circuito comparador En cuanto a los niveles de referencia (o tensiones de disparo) que se establecen en el

punto P, admitiremos sin demostración las relaciones:

a. V RR

VDS sat= +1

2

• ( )

(2-7)

b. V RR

VDI sat= −1

2

• ( )

Para finalizar señalaremos que los niveles de tensión de salida de los comparadores con

histéresis también pueden ser limitados utilizando diodos Zener. En la Figura 2.17 se

observa el comparador inversor regenerativo con esta limitación, y dónde se ve la

correcta conexión de R3 (resistencia limitadora de tensión).

Figura 2.17. Comparador inversor regenerativo con limitador


CAPÍTULO 3

DIFERENCIADORES E INTEGRADORES En la Figura 3.1 tenemos un amplificador en el que las resistencias de entrada y realimentación han sido sustituidas por impedancias, es decir, Z1 y Zf representan asociaciones de resistencias y condensadores (raramente se incluyen inductancias).

Figura 3.1. El Amp. Op. Como circuito Integrador y/o Diferenciador Para el circuito anterior podemos escribir una relación semejante a la del amplificador inversor estudiado en el Capítulo 1.

A vv

ZZvf

o

i

f= = −1

(3-1)

Esta ecuación será de gran utilidad en los apartados siguientes, donde consideraremos asociaciones de componentes resistivos y capacitivos. 3.1. EL DIFERENCIADOR Este circuito presenta una salida proporcional a la variación de la señal de entrada. En la Figura 3.2, tenemos el circuito de un diferenciador elemental. Aplicando la ley de Kirchhoff en el punto a tenemos

C dvdt

vR

i o

f

+ = 0


de donde se obtiene

v R Cdvdto f

i= − (3-2)

Veamos que la señal de salida está invertida con relación a la de entrada.

Figura 3.2. Circuito Diferenciador con Amp. Op.

Aplicando una señal triangular simétrica a la entrada de un diferenciador, presentará a la salida una señal rectangular, según se indica el la Figura 3.3.



De hecho, la señal triangular puede ser vista como un conjunto de “rampas” ascendentes y descendentes, cuyas derivadas son constantes. Se puede demostrar (y dejaremos esto para el lector) que los valores de pico de la señal de salida vienen dados por:

± = ±

V R C

VTop f

pp

/ 2

Si aplicamos una señal rectangular a al entrada del diferenciador tendremos una serie de impulsos agudos (“SPIKES”) a la salida. Véase la Figura 3.4. Analizaremos a continuación la ganancia del circuito anterior. De la Ecuación (3-1) tenemos:

CfRj

fCj

RA f

fvf π

π

2

21

−=−=

cuyo módulo vale Avf = 2πfRfC (3-3)



La ecuación anterior demuestra que la ganancia es directamente proporcional a la frecuencia de la señal aplicada, lo que hace que este circuito sea muy sensible a variaciones de frecuencia. Por esto el diferenciador elemental presenta serios inconvenientes: - inestabilidad de ganancia, - sensibilidad a los ruidos, - proceso de saturación muy rápido. En el apartado siguiente daremos una solución práctica a estos problemas. 3.2. EL DIFERENCIADOR PRACTICO Como hemos visto, la ganancia del circuito anterior era directamente proporcional a la frecuencia, por lo que el amplificador tenía un proceso rápido de saturación. En la Figura 3.5 se observa un diferenciador al que hemos añadido en la entrada una resistencia y un condensador en serie, lo que permite eliminar algunos de los inconvenientes del diferenciador elemental y aumentar su estabilidad. En este caso,

fCjR

RA f

vf

π21

1 +

−=

Figura 3.5. El diferenciador práctico


y tomando el módulo,

( )

AR R

fCRvf

f=+

/

/

1

121 1 2π

(3-4)

Según esta ecuación, la ganancia se estabiliza en el valor Rf/R1 (en módulo) cuando la frecuencia crece indefinidamente. Luego en altas frecuencias el diferenciador se comporta como un amplificador inversor. Hay que tener en cuenta que los ruidos de alta frecuencia no afectan demasiado al circuito. En la práctica podemos establecer un valor límite de frecuencia por debajo del cual el circuito se comporta como diferenciador y por encima actúa fundamentalmente como amplificador inversor. Esta frecuencia, que denominaremos fL, es exactamente la frecuencia de corte de la red de retardo del diferenciador, o sea,

fR CL = 1

2 1π (3-5)

Resumiendo, sea f la frecuencia de la señal aplicada: - si f < fL ⇒ el circuito actúa como diferenciador, - Si f > fL ⇒ el circuito actúa como amplificador inversor de ganancia -Rf/Rl. Conviene señalar que las situaciones anteriores serán tanto más ciertas cuanto más nos alejemos de fL. Finalmente, este diferenciador será de mayor precisión si se imponen, a la hora de hacer el proyecto, las condiciones siguientes: (a) R1 C ≤ T/10 (b) Rf ≈ 10 R1 (3-6) es decir, la constante de tiempo de la red de retardo de la entrada deberá ser mucho menor (diez veces al menos) que el período de la señal aplicada, y la ganancia en altas frecuencias estabilizarse en torno a diez. Mientras que la condición (b) es opcional y puede no ser adecuada al proyecto, la condición (a) es fundamental y deberá aplicarse.


3.3. EL INTEGRADOR Es uno de los circuitos más importantes con AO. No presenta los problemas del diferenciador, y es más utilizado en la práctica. Véase en la Figura 3.6 el circuito del integrador elemental.

Figura 3.6. Circuito Integrador con Amp. Op. Aplicando la ley de Kirchhoff en el punto a, tenemos

vR

Cdvdt

i

l

o+ = 0

o sea,

vR C

v dto io= − ∫

1

1

1

(3-7)

Si hubiera una tensión inicial en el condensador, su valor deberá sumarse al resultado de la ecuación anterior, por lo que, en ocasiones, se utiliza un interruptor en paralelo con C para descargarlo antes de utilizar el integrador. El interruptor se cierra para la descarga y debe volver a abrirse al comenzar el proceso de integración. La Figura 3.7 ilustra lo que acabamos de decir.

Figura 3.7. Circuito de descarga en un circuito Integrador


Aplicando una señal rectangular simétrica en la entrada del integrador obtendremos una salida triangular, como se ve en la Figura 3.8. Se puede demostrar que los valores de pico de la tensión de salida están dados por la relación.

VV TR Copp= ±

4 1

Tarea: demostración

Figura 3.8. Señal de entrada salida en un circuito integrador Si consideramos el circuito de la Figura 3.6, tendremos

CfRjRfCjAvf

11 212

1

ππ −=−=

−

cuyo módulo vale


AfR Cvf = 1

2 1π (3-8)

Nótese que la ganancia es inversamente proporcional a la frecuencia, lo que hace que el circuito no sea tan sensible como el diferenciador a los ruidos de alta frecuencia. La Ecuación (3-8) muestra que, a medida que baja la frecuencia, la ganancia aumenta considerablemente, tendiendo a infinito al aproximarse aquélla a cero. Análogamente a como hicimos para el diferenciador, presentaremos un circuito que permita estabilizar la ganancia en baja frecuencia. 3.4. EL INTEGRADOR PRÁCTICO El circuito de la Figura 3.9 permite estabilizar la ganancia cuando se tiene una señal de baja frecuencia aplicada a su entrada.

Figura 3.9. El integrador práctico Considerando la Ecuación (3-1):

A

Rj fC

Rj fC

Rvf

f

f−=

+

• 12

12

1

π

π


de donde, después de algunos cálculos, se obtiene

AR Rj fR Cvff

f

−= −

+/ 1

1 2π

y tomando el módulo, se obtendrá

( )

AR R

fR Cvf

f

f

=+

/ 1

21 2π

(3-9)

La ganancia se estabilizará en un valor igual a Rf/Rl (en módulo) cuando la frecuencia sea nula.

fR CL

f

= 12π (3-10)

Resumiendo, sea f la frecuencia de la señal aplicada: - si f < fL ⇒ el circuito actúa como amplificador inversor de ganancia -Rf/Rl, - Si f > fL ⇒ el circuito actúa como integrador. Señalaremos de nuevo que las dos situaciones anteriores son tanto más verdaderas cuando más nos distanciemos de fL. Para terminar, las condiciones que siguen permiten mejorar la respuesta de este circuito: (a) R1C ≥ 10-T (b) Rf ≈ 10 Rl (3-11) donde T es el período de la señal aplicada. La condición (a) es fundamental mientras que la (b), a pesar de estabilizar óptimamente el circuito, puede considerarse como opcional en el proyecto. 3.5. INTEGRADORES ESPECIALES Presentaremos a continuación dos circuitos integradores que pueden ser de utilidad en muchas aplicaciones prácticas. En la Figura 3.10 tenemos el integrador de suma.


Figura 3.10. Circuito integrador especial La ecuación de salida de este circuito es:

( )vRC

v v v dto o= + +∫

11 2 3

1 (3-12)

Evidentemente, el número de entradas podría aumentarse. Dejamos al lector la demostración de esta ecuación. El otro circuito se denomina integrador diferencial y está representado en la Figura 3.11. Nótese que su ecuación de salida no presenta inversión de polaridad. Nuevamente dejamos al lector la demostración de la ecuación de salida:

vRC

v v dto o= −∫

12 11

1( ) (3-13)

Figura 3.11. Circuito Integrador Diferencial


3.6. EJERCICIOS RESUELTOS 1. En el circuito de la Figura 3.12 tenemos R = 50 KΩ y C = 10µF. En su entrada se aplica un impulso (o escalón de tensión) de 2 V de amplitud durante 5 segundos. Suponiendo que C está descargado inicialmente y el AOP alimentado con ± 15 v, se pide: a. Calcular Vo después de 2 segundos. b. ¿Cuántos segundos tarda en saturarse el AOP con una tensión de -13,5V, aproximadamente? c. Hacer un esbozo de la forma de onda de la señal de salida en el intervalo de 0 a 5 segundos. d. Calcular la pendiente “D” (o coeficiente angular) de la señal de salida generada antes de que el AOP se sature


SOLUCIÓN:

a. tenemosCONSTANTEvsiendoperodtvRC

V i

t

O iO ,,1 =−= ∫

v vRC

t v Voi

o= − = −; 8

b. -13,5 = -4t ; t = 3,375 segundos. c.



d. D (pendiente) = − = −82

4D V s/

Comentario: Obsérvese que la señal generada es lineal y de pendiente negativa, y puede ser utilizada, por ejemplo, para accionar un circuito electrónico encargado de controlar la velocidad de un motor, reduciéndola. Decimos, en este caso, que la señal generada es una “rampa de desaceleración”. Por otro lado, cambiando la polaridad de la señal de entrada, obtendríamos una “rampa de aceleración” que aumentaría la velocidad del motor. Esta técnica se utiliza muy frecuentemente en la industria para accionar máquinas

eléctricas a través de órdenes electrónicas. Nuestra intención ha sido dar al estudiante

una primera idea sobre este tema.

2. En el integrador de la Figura 3.9 tenemos: R1 = 1 KΩ, Rf = 10 KΩ y C = 0,01 µF. Determinar la ganancia (en decibelios) del circuito cuando ω = 10.000 rad/s. SOLUCIÓN:

( )

A oseavf =+

≈−

10 1

1 10000 10 107 07

4 82

/

• •, ,

o sea, Avf (dB) ≈ 16,99 dB


3. En el gráfico que sigue tenemos un período de la señal de entrada vi aplicado al circuito diferenciador de la Figura 3.2. Determinar la tensión de salida vo en los intervalos de 0 a 150µs y de 250 a 500 µs. Tomar Rf = 1 KΩ y C = 0,01 µF.

Figura 3.14. Solución gráfica SOLUCIÓN: Como en la entrada aplicamos una señal triangular, la salida será constante en cada semiperíodo. Para el primer semiperíodo tenemos: vo1 = -103 · 10-8 d/dt (t/125) Véase que la ecuación del semiperíodo de subida es vil = t/125, donde t viene dado en µs y vil en voltios. Luego:

12510•10•10

683

1−−=ov ; mVVo 801 −=

Para el segundo semiperíodo: vo2 = -103 · 10-8 d/dt (-t/125 + 4) vo2 = -103 · 10-8 (-106/125) ; vo2 = 80 mV 4. Demostrar que el siguiente circuito corresponde a un controlador PI (proporcional + integral). Considerar para ello un AOP ideal.


Figura 3.15. Ejemplo. SOLUCIÓN: Sean il e i2 las corrientes en R1 y R2C respectivamente, tenemos:

i vR

i vR

i i1

12

1

= = −;

pues i1 + i2 = 0 (AOP ideal). Sin embargo, vo = VR2 = vc

v R vR C

i dtoi

o=

−

+ ∫2

12

11

v RR

vR C

v dto i io= −

− ∫2

1 1

11

Finalmente;

v RR

v RR R C

v dto i io= −

−

∫2

1

2

1 2

11

La ecuación final muestra que la salida del controlador consta de una parte correspondiente a la acción proporcional, asociada a otra de acción integral (que viene multiplicada por la misma ganancia de acción proporcional). Evidentemente, colocando


un amplificador inversor de ganancia unitaria a la salida de este controlador, se eliminarían las salidas negativas de la ecuación anterior. 3.7. EJERCICIOS PROPUESTOS 1. Dibujar la forma de la señal de salida de un diferenciador cuando a su entrada aplicamos los siguientes tipos de señales: a. cuadrada (vi = K) b. inclinada o en rampa (vi = Kt) c. senoidal (vi = Ksent) d. parabólica (vi = kt2) e. exponencial (vi = Ket) 2. Repetir el ejercicio anterior para un integrador. 3. ¿Qué aspecto se considera más crítico en el circuito diferenciador de la Figura 3.2? 4. ¿Qué son los “SPIKES” y cómo se producen en los circuitos con AOP’s? 5. Concepto y característica principal del diferenciador práctico. 6. Repetir lo anterior para el integrador práctico. 7. ¿Por qué el integrador de la Figura 3.6 no presenta demasiada sensibilidad a los ruidos de alta frecuencia?


CAPÍTULO 4

CONMUTACIÓN DE TRANSISTORES 4.1. EL TRANSISTOR COMO ELEMENTO DE CONMUTACIÓN Aplicar los transistores no se limita únicamente a la amplificación de señales. A través de un diseño adecuado pueden utilizarse como un interruptor para computadora y para aplicaciones de control. El transistor de la figura 4.1 puede emplearse como un inversor en los circuitos lógicos. Obsérvese que el voltaje de salida VC es opuesto al que se aplicó sobre la base o a la terminal de entrada. También obsérvese la ausencia de una fuente de dc conectada al circuito de la base. La única fuente de dc está conectada al colector o lado de la salida, y para las aplicaciones de computadoras normalmente es igual a la magnitud del nivel "alto" de la señal aplicada, en este caso 5 V.

Figura 4.1. El Transistor como elemento de conmutación.

El diseño ideal para el proceso de inversión requiere que el punto de operación conmute de corte a saturación, pero a lo largo de la recta de carga descrita en la figura 4.1b. Para estos propósitos se asumirá que IC = ICEO = 0 mA cuando IB = 0 µA (una


excelente aproximación de acuerdo con las mejoras de las técnicas de fabricación), como se muestra en la figura 4.1. Además, se asumirá que VCE = VCE SAT = O V en lugar del nivel típico de 0.1 a 0.3 V.

Cuando Vi = 5 V, el transistor se encontrará "encendido" y el diseño debe asegurar que la red está saturada totalmente por un nivel de IB mayor asociada con la curva IB que aparece cerca del nivel de saturación. La figura 4.1b requiere que IB > 50 µA El nivel de saturación para la corriente del colector y para el circuito de la figura 4.1 a está definido por

C

CCC R

VI =

Los resultados del nivel de IB en la región activa justo antes de la saturación puede aproximarse mediante la siguiente ecuación:

DC

CB

MAX

MAX

II

β≡

Por lo mismo, para el nivel de saturación se debe asegurar que la siguiente condición se satisfaga:

DC

CB

SATI

Iβ

>

Para la red de la Figura 4.1 b cuando Vi = 5 v, el nivel resultante de IB es el siguiente:

AK

vvR

vVI

B

iB µ63

687,057,0

=−=−

=

e

mAK

vRV

IC

CCC 1,6

82,05 ===

comprobando la ecuación anterior, tenemos que:

AmAIAI

DC

CB

SAT µβ

µ 8,481251,663 ==>=

la cual es satisfecha.. Es cierto que cualquier nivel de IB mayor que 60 µA pasará a través del punto Q sobre la recta de carga, que se encuentra muy cerca del eje vertical.. Para Vi = 0 v, IB = 0 µA, y dado que se está suponiendo que IC = ICEO = 0 mA, el voltaje cae a través de RC como lo determinó V Rc = IC RC = 0 v , dando como resultado VC = +5


v para la respuesta indicada en la figura 1 a. Además de su contribución en los circuitos lógicos, el transistor puede utilizarse como interruptor, si se emplean los extremos de la recta de carga. En la saturación la corriente IC es muy alta y el voltaje VCE muy bajo. El resultado es un nivel de resistencia entre los dos terminales determinado por:

SAT

SAT

C

CEC I

VR =

y descrito en la figura 4.2

Figura 4.2. Condiciones de saturación y la resistencia resultante de la terminal. Si se utiliza un típico valor promedio de VCE sat como 0,15 v da como resultado

Ω=== 6,241,615,0mA

vI

VR

SAT

SAT

C

CESAT

el cual es un valor relativamente bajo y aproximadamente igual 0 Ω cuando se coloca en serie con resistores en el rango de kilomhs.

Figura 4.3. Condiciones de corte y la resistencia resultante de la terminal. Como lo vemos en la figura 4.3., la condición de corte ocasionará un nivel de resistencia de la siguiente magnitud:

Ω∞===mAv

IV

RCEO

CCCORTE 0

5

resultando en la equivalencia de circuito abierto. Para un valor típico de ICEO = 10 µA, la magnitud de la resistencia de corte es:


Ω=== kA

vIV

RCEO

CCCORTE 500

105µ

que se aproxima a la equivalencia de circuito abierto para muchas situaciones. Existen transistores denominados transistores de conmutación debido a la velocidad con que cambian de un nivel de voltaje a otro. En la figura 4.4. los períodos definidos como ts , td ,tr y tf se proporcionan en función de la corriente de colector. Su impacto sobre la velocidad de respuesta de la salida del colector se muestra en la figura 4.4 El tiempo total necesario para que el transistor cambie del estado “apagado” al “encendido” esta designado como t encendido y definido por:

drencendido ttt += siendo td el tiempo de retardo entre el estado de cambio de la entrada y el comienzo de una respuesta en la salida. El elemento de tiempo tr es el tiempo de subida del 10 al 90% del valor final.

Figura 4.4. Definición de los intervalos de tiempo de una forma de onda de pulso. El tiempo total que requiere un transistor para cambiar del estado “encendido” al 2apagado” se le conoce como t apagado y se define así

fsapagado ttt += donde ts es el tiempo de almacenamiento y tf es el tiempo de bajada del 90 al 10% del valor inicial. Para el transistor de propósito general de la figura 4.5. a IC = 10 mA, se encuentra que: ts = 120 ns ; td = 25 ns ; tr = 13 ns ; tf =12 ns así que t encendido = t r + t d = 13 ns + 25 ns = 38 ns t apagado = t s + t f = 120 ns + 12 ns = 132 ns


Al comparar los valores anteriores con los siguientes parámetros de un transistor de conmutación BSV52L, se observa una de las razones para elegir un transistor de conmutación t encendido = 12 ns t apagado = 18 ns

Figura 4.5. Hoja de especificaciones técnicas de un transistor de propósito

general.


CAPÍTULO 5

TRANSISTORES DE EFECTO DE CAMPO 5.1. INTRODUCCIÓN

El transistor de efecto de campo (FET) (por las siglas en inglés de Field Effect Transistor) es un dispositivo de tres terminales que se utiliza para aplicaciones diversas que se asemejan, en una gran proporción, a las del transistor BJT. Aunque existen importantes diferencias entre los dos tipos de dispositivos, también es cierto que tienen muchas similitudes que se presentarán a continuación.

La diferencia básica entre los dos tipos de transistores es el hecho de que el transistor BJT es un dispositivo controlado por corriente como se describe en la figura 1 a, mientras que el transistor JFET es un dispositivo controlado por voltaje como se muestra en la figura 5.1.b. En otras palabras, la corriente IC de la figura la es una función directa del nivel de IB. Para el FET la corriente ID será una función del voltaje VGS aplicado al circuito de entrada como se muestra en la figura lb. En cada caso, la corriente del circuito de salida está controlada por un parámetro del circuito de entrada, en un caso se trata de un nivel de corriente y en el otro de un voltaje aplicado.

(a) (b) Figura 5.1. Amplificadores controlados por a) corriente b) voltaje

De la misma manera que existen transistores bipolares npn y pnp, hay transistores de efecto de campo de canal-n y canal-p. Sin embargo, es importante considerar que el transistor BJT es un dispositivo bipolar; el prefijo bi indica que el nivel de conducción es una función de dos portadores de carga, los electrones y los huecos. El FET es un dispositivo unipolar que depende únicamente de la conducción o bien, de electrones (canal-n) o de huecos (canal-p).

El término "efecto de campo" en el nombre seleccionado merece cierta explicación. Toda la gente conoce la capacidad de un imán permanente para atraer limaduras de metal hacia el imán sin la necesidad de un contacto real. El campo magnético del imán permanente envuelve las limaduras y las atrae al imán por medio de un esfuerzo por parte de las líneas de flujo magnético con objeto de que sean lo más cortas posibles. Para el EET un campo eléctrico se establece mediante las cargas presentes que controlarán la trayectoria de conducción del circuito dc salida, sin la necesidad dc un contacto directo


entre las cantidades controladoras y controladas. Existe una tendencia natural cuando se presenta un segundo dispositivo con un

rango dc aplicaciones similares a uno que se dio a conocer previamente, para comparar algunas de las características generales de cada uno. Uno de los rasgos más importantes del FET es una gran impedancia de entrada. A un nivel desde 1 a varios cientos de megaomhs excede por mucho los niveles típicos de resistencia de entrada de las configuraciones con transistor BJT, un punto muy importante en el diseño de amplificadores lineales de ac. Por otro lado. el transistor BJT tiene una sensibilidad mucho más alta a los cambios en la señal aplicada, es decir, la variación en la corriente de salida es obviamente mucho mayor para el BJT que la que produce en el FET para el mismo cambio de voltaje aplicado. Por esta razón, las ganancias normales de voltaje en ac para los amplificadores a BJT son mucho mayores que para los FET. En general. los FET son más estables a la temperatura que los BJT, y los primeros son por lo general más pequeños en construcción que los BJT, lo cual los hace mucho más útiles en los circuitos integrados (IC), (por las siglas en inglés de, Integrated Circuits). Sin embargo, las características de construcción de algunos FET los pueden hacer más sensibles al manejo que los BJT.

En este capítulo se presentarán dos tipos de FET: el transistor de efecto de campo de unión (JFET) (por las siglas en inglés de, Junction Field Effect Transistor) y el transistor de efecto de campo metal-óxido-semiconductor (MOSFET) (por las siglas en inglés de Metal-Oxide-Semiconductor Field Effect Transistor). La categoría MOSFET se desglosa después en los tipos decremental e incremental, los mismos que describiremos. El transistor MOSFET se ha convertido en uno de los dispositivos más importantes en el diseño y construcción de los circuitos integrados para las computadoras digitales. Su estabilidad térmica y otras características generales lo hacen muy popular en el diseño de circuitos para computadoras. Sin embargo, como elemento discreto en un encapsulado típico de sombrero alto, se debe manipular con cuidado (tema que se analizará en una sección posterior).

Una vez que se hayan presentado la construcción y las características del FET. los arreglos de polarización se cubrirán posteriormente 5.2. CONSTRUCCIÓN Y CARACTERÍSTICAS DE LOS JFET Como se indicó anteriormente, el JFET es un dispositivo de tres terminales, con una terminal capaz de controlar la corriente de las otras dos. En el análisis del transistor BJT se utilizó el transistor npn a través de la mayor parte de las secciones de análisis y diseño; también se dedicó sólo una sección al impacto del uso del transistor pnp. Para el transistor JFET. el dispositivo de canal-n aparecerá como el dispositivo importante y se dedican párrafos y secciones al impacto del uso de un JFET de canal-p.

La construcción básica del JFET de canal-n se muestra en la figura 5.2. Obsérvese que la mayor parte de la estructura es del material de tipo-n que forma el canal entre las capas interiores del material de tipo p. La parte superior del canal de tipo n se encuentra conectada por medio de un contacto óhmico a la terminal referida como el drenaje (D), mientras que el extremo inferior del mismo material se conecta por medio de un contacto


óhmico a una terminal referida como la fuente (S) (por su sigla en inglés, Source). Los dos materiales de tipo p se encuentran conectados entre sí y también a una terminal de compuerta (G) (por la sigla en inglés de, Gate). Por tanto, el drenaje y la fuente se hallan conectadas a los extremos del canal de tipo n y la entrada a las dos capas de material tipo p. Durante la ausencia de potenciales aplicados el JFET tiene dos uniones p-n bajo condiciones sin polarización. El resultado es una región de agotamiento en cada unión, como se muestra en la figura 5.2, la cual se asemeja a la región de un diodo sin polarización. Recuerde también que la región de agotamiento es aquella que no presenta portadores libres y es, por tanto, incapaz de soportar la conducción a través de la región.

Figura 5.2. Transistor de efecto de campo de unión (JFET).

En raras ocasiones son perfectas las analogías y a veces pueden causar confusiones; sin embargo, la analogía del agua de la figura 5.3 proporciona cierto sentido sobre el control del JFET a través de la terminal de compuerta y acerca de lo adecuado de la terminología aplicada a las terminales del dispositivo. La fuente de la presión del agua se parece al voltaje aplicado desde el drenaje a la fuente que establecerá un flujo de agua (electrones), a través de la llave (fuente). La "compuerta", mediante una señal aplicada (potencial), controla el flujo de agua (carga) hacia el "drenaje". Las terminales del drenaje y de la fuente se encuentran en los extremos opuestos del canal-n como en la figura 5.2 porque la terminología está definida para el flujo de electrones.

Figura 5.3. Analogía hidráulica para el mecanismo de control del JFET. VGS = 0 v, VDS algún valor positivo


En la figura 5.4 se ha aplicado un voltaje positivo VDS a través del canal, y la

entrada se conectó directamente a la fuente con objeto de establecer la condición VGS = 0 V. El resultado es que la compuerta y la fuente tienen el mismo potencial y una región de agotamiento en el extremo inferior de cada material-p similar a la distribución de la condición de sin polarización de la figura 5.2. En el instante en que se aplica el voltaje VDD (= VDS), los electrones serán atraídos a la terminal del drenaje, estableciéndose la corriente convencional ID con la dirección definida de la figura 5.4. La trayectoria del flujo de carga revela con claridad que las corrientes de drenaje y fuente son equivalentes (ID = IS). Bajo las condiciones que aparecen en la figura 5.4, el flujo de carga se encuentra relativamente sin ninguna restricción y sólo lo limita la resistencia del canal-n entre el drenaje y la fuente.

Figura 5.4. JFET e VGS = 0v VDS > 0

Es importante observar que la región de agotamiento es más amplia cerca de la parte superior de ambos materiales de tipo p. La razón por el cambio de tamaño de la región se describe mejor por medio de la ayuda de la figura 5.5 Suponiendo una resistencia uniforme en el canal-n, la resistencia del canal se puede desglosar en las divisiones que aparecen en la figura 5.5. La corriente ID establecerá los niveles de voltaje a través del canal que se indican en la misma figura. El resultado es que la región superior del material de tipo p, estará polarizada de manera inversa con cerca de 1.5 V, con la región inferior polarizada en forma inversa únicamente con 0.5 v. Recuerde a partir de la discusión de la operación del diodo, que mientras mayor es la polarización inversa aplicada, más ancha es la región de agotamiento, de ahí que la distribución de la región de agotamiento es como se muestra en la figura 5.5. El hecho de que la unión p-n esté polarizada de forma inversa a través de toda la longitud del canal ocasiona una corriente en la entrada de cero amperes como se muestra en la misma figura. El hecho de que IG=0


A es una característica importante del JFET.

Figura 5.5. Potenciales variables de polarización inversa a través de la unión p-n de un JFET de canal-n

En cuanto el voltaje VDS se incrementa desde 0 a unos cuantos volts, la corriente aumenta como lo determina la ley de Ohm y la gráfica de ID en función de VDS aparece de acuerdo con la figura 5.6. La relativa rectitud de la gráfica indica que para la región de valores pequeños de VDS, la resistencia es en esencia constante. Cuando VDS se eleva y se acerca al nivel referido como Vp en la figura 5.6, las regiones de agotamiento de la figura 4 se harán más amplias, ocasionando una reducción notable en el ancho del canal. La trayectoria de conducción reducida causa que se incremente la resistencia, lo que ocasiona la curva en la gráfica 5.6. Mientras más horizontal es la curva, mayor la resistencia, lo que sugiere que la resistencia está alcanzan-do un número “infinito” de ohms en la región horizontal. Si VDS se eleva a un nivel donde parece que las dos regiones de agotamiento se "tocan", como se muestra en la figura 5.7, resultará una condición referida como estrechamiento. Al nivel de VDS que establece esta condición se le conoce como voltaje de estrechamiento y se denomina como Vp (por su sigla en inglés, Pinch-off), como se muestra en la figura 5.6. En realidad, el término “estrechamiento" es un nombre inapropiado que sugiere que la corriente ID se detiene y que cae a 0 A. Sin embargo, como lo muestra la figura 5.6, este difícilmente es el caso, porque ID mantiene un nivel de saturación definido como IDSS en la figura 5.6. En realidad, aún existe un pequeño canal con una corriente de densidad muy alta. El hecho de que ID no caiga con el estrechamiento y mantenga el nivel de saturación indicado en la figura 5.6 se verifica con el siguiente hecho: la ausencia de una corriente de drenaje eliminaría la posibilidad de niveles de potencial diferentes a través del canal del material-n con objeto de establecer los niveles variantes de polarización inversa a lo largo de la unión p-n. El resultado sería una pérdida de la distribución de la región de agotamiento que motivó el estrechamiento inicial.

Mientras VDS se incremente más allá de Vp, la región del encuentro cercano entre las dos regiones de agotamiento incrementa su longitud a lo largo del canal, pero el nivel de ID permanece esencialmente constante. Por tanto. una vez que VDS > Vp, el JFET tiene las características de una fuente de corriente. Como se muestra en la fig 5.8 la corriente está fija en ID = IDSS, pero el voltaje VDS (para aquellos niveles > Vp) está determinado por la carga aplicada.


La elección de la notación IDSS se deriva del hecho de que es la corriente del Drenaje a la fuente (por la sigla en inglés de, Source) con una conexión de corto circuito (por la sigla en inglés de Short) de la entrada a la fuente. Mientras continúa la investigación de las características del dispositivo, tenemos que:

IDSS es la corriente máxima de drenaje para un JFET y está definida mediante las condiciones VGS = O V y VDS > Vp

Figura 5.6 ID en función de VDS para VGS = 0 v.

Figura 5.7. Estrechamiento (VGS 0 v, VDS = Vp )

Obsérvese en la figura 6 que VGS = O V para toda la curva. Los siguientes párrafos

describen la manera en que las características de la figura 5.6 resultan afectadas por los cambios en el nivel de VGS. VGS < 0 V


Figura 5.8. Fuente de corriente equivalente para VGS = 0 v, VDS > 0 v

El voltaje de la compuerta a la fuente denotado por VGS es el voltaje que controla al JFET. Así como se establecieron varias curvas para IC en función de Vcc para diferentes niveles de IB y para el transistor BJT, se pueden desarrollar curvas de ID en función de VDS para varios niveles de VGS para el JFET. Para el dispositivo de canal-n el voltaje de control VGS se hace más y más negativo a partir de su nivel VGS = 0 V. Es decir, la terminal de la compuerta se hace a niveles de potencial más y más bajos en comparación con la fuente.

En la figura 5.9 se aplica un voltaje negativo de - l V entre las terminales de la compuerta y la fuente para un nivel bajo de VDS. El efecto del VGS aplicado de polaridad negativa es el de establecer regiones de agotamiento similares a las que se obtuvieron con VGS = 0 V, pero a niveles menores de VDS. Por tanto, el resultado de aplicar una polarización negativa en la compuerta es alcanzar un nivel de saturación a un nivel menor de VDS como se muestra en la figura 5.10 para VGS = -1 V. El nivel resultante de saturación para ID se ha reducido y de hecho continuará reduciéndose mientras VGS se hace todavía más negativo. Obsérvese también en la figura 5.10 la manera en que el voltaje de estrechamiento continúa cayendo en una trayectoria parabólica conforme VGS se hace más negativo. Eventualmente, cuando VGS = - Vp, VGS será lo suficientemente negativo como para establecer un nivel de saturación que será en esencia 0 mA, por otro lado, para todos los propósitos prácticos el dispositivo ha sido "apagado". En resumen:

Figura 5.9. Aplicación de un voltaje negativo a la entrada de un JFET.


Figura 5.10 Característica. del JFET de canal-n con IDSS = 8 mA y Vp = - 4 v El nivel de VGS que da por resultado ID = o mA se encuentra definido por VGS = Vp,, siendo Vp un voltaje negativo para los dispositivos de canal-n y un voltaje positivo para los JFET de canal-p.

En la mayor parte de las hojas de especificaciones, el voltaje de estrechamiento se encuentra especificado como VGS(apagado) en vez de Vp. Más a delante se revisará una hoja de especificaciones cuando hayan sido presentados los elementos básicos más importan-tes. La región a la derecha del estrechamiento en la figura 5.10 es la región empleada normalmente en los amplificadores lineales (amplificadores con una mínima distorsión de la señal aplicada). y se le refiere como la región de corriente constante, saturación o región de amplificación lineal. 5.3. RESISTOR CONTROLADO POR VOLTAJE

La región a la izquierda del estrechamiento en la figura 5.10 es conocida como la región óhmica o de resistencia controlada por voltaje. En esta región al JFET se le usa en realidad como un resistor variable (posiblemente para un sistema de control de ganancia automática) cuya resistencia se encuentra controlada por medio del voltaje de la compuerta a la fuente. Obsérvese en la figura 5.10 que la pendiente para cada curva, y por tanto la resistencia del dispositivo entre el drenaje y la fuente para VDS < Vp, es una función del voltaje aplicado VGS. Mientras VGS se convierte en más negativo, la pendiente de cada curva se hace más horizontal. correspondiendo a un nivel creciente de resistencia. La siguiente ecuación ofrecerá una buena y primera aproximación del nivel de resistencia en términos del voltaje aplicado VGS.


( )20

/1 pGSd VV

rr−

=

donde r0 es la resistencia con VGS = 0 V y rd es la resistencia en un nivel particular de VGS..

Para un JFET de canal-n con r0 igual a 10 kΩ (VGS = 0V, Vp = - 0 V), la ecuación (5-1) dará por resultado 40 kΩ en VGS = -3 V. 5.4. DISPOSITIVOS DC CANAL-P

El JFET de canal-p está construido exactamente de la misma manera que el dispositivo de canal-n de la figura 5.2 con una inversión de los materiales tipo p y tipo n, como se muestra en la figura 5.11.

Figura 5.11. JFET de canal - p

Las direcciones de corriente definidas están invertidas, como las polaridades reales

para los voltajes VGS y VDS. Para el dispositivo de canal-p, éste será estrechado mediante voltajes crecientes positivos de la compuerta a la fuente, y la notación de doble subíndice para VDS, por tanto, dará como resultado voltajes negativos para VDS sobre las características de la figura 5.12, la cual tiene una IDSS de 6 mA y un voltaje de estrechamiento de VGS = +6V. No se debe confundir por el signo de menos para VDS. Éste simplemente indica que la fuente se encuentra a un potencial mayor que el drenaje.


Figura 5.12. Características del JFET de canal-p con IDSS = 6 mA y Vp = +6 v

Se observa en los niveles altos de VDS que las curvas suben repentinamente a niveles que parecen ilimitados. El crecimiento vertical es una indicación de que ha sucedido una ruptura y que la corriente a través del canal (en la misma dirección en que normalmente se encuentra) ahora está limitada únicamente por el circuito externo. Aunque no aparece en la figura 5.10 para el dispositivo de canal-n, sucede para el canal-n cuando se aplica suficiente voltaje. Esta región puede evitarse si el nivel de VDsmáx, de las hojas de especificaciones, y el diseño es tal, que en nivel real de VDS es menor que el valor máximo para todos los valores de VGS. 5.5. SÍMBOLOS Los símbolos gráficos para los JFET de canal-n y dc canal-p se presentan en la figura 5.13. Obsérvese que la flecha se encuentra apuntando hacia adentro para el dispositivo de canal-n de la figura 5.13a, con objeto de representar la dirección en la cual fluiría IG si la unión p-n tuviera polarización directa. La única diferencia en el símbolo es la dirección de la flecha para el dispositivo de canal-p (figura 5.13b).

Figura 5.13 Símbolos del JFET :a) de canal-n ; b) de canal-p.


5.6. RESUMEN Una cantidad importante de parámetros y relaciones se presentaron en esta sección. Otros, cuya referencia será frecuente en el análisis de este capítulo, así como en el siguiente para los JFET de canal-p, se describen a continuación: La corriente máxima se encuentra definida como IDSS y ocurre cuando VGS = 0 v y VDS ≥≥≥≥ Vp como se muestra en la figura 5.14a. Para los voltajes de la compuerta a la fuente VGS menores que (más negativos que) el nivel de estrechamiento, la corriente de drenaje es igual a O A (1D = O A), como aparece en la figura 5.14b. Para todos los niveles de VG5 entre O V y el nivel de estrechamiento, la corriente ID se encontrará en el rango entre IDSS y 0 A, respectivamente, como se encuentra en la figura 5.14c. Se puede desarrollar una lista similar para los JFET de canal-p.

Figura 5.14 a) VGS = 0 v, ID =IDSS ; b) corte (ID = 0A) VGS es menor que el nivel de

estrechamiento; c) ID se encuentra entre 0 A e IDSS cuando VGS es menor o igual a 0 v y mayor que el nivel de estrechamiento.


5.7. CARACTERÍSTICAS DE TRANSFFRENCIA Derivación Para el transistor BJT la corriente de salida IC y la corriente de control IB fueron relacionadas por beta, considerada como constante para el análisis que fue desarrollado. En forma de ecuación, variable de control

BBC IIfI β== )( constante (5-2) En la ecuación (5-2) existe una relación lineal entre IC e IB Si se duplica el nivel de 1B e IC incrementará también por un factor de 2.

Desafortunadamente, esta relación lineal no existe entre las cantidades de salida y de entrada de un JFET. La relación entre ID y VGS se encuentra definida por la ecuación de Shock/ey:

variable de control

2

1

−=

p

GSDSSD V

VII (5-3)

constantes El término cuadrático de la ecuación dará por resultado una relación no lineal entre ID y VGS, produciendo una curva que crece exponencialmente con las magnitudes decrecientes de VGS.

Para el análisis en dc que será desarrollado posteriormente, un sistema gráfico más que matemático será, en general, más directo y fácil de aplicarse. Sin embargo, la aproximación gráfica requerirá de una gráfica de la ecuación (5-3) con objeto de representar el dispositivo, y una gráfica de la ecuación de red que relacione las mismas variables. La solución está definida por el punto de intersección de las dos curvas. Es importante considerar al aplicar la aproximación gráfica que las características del dispositivo no serán afectadas por la red en la cual se utilice el dispositivo. La ecuación de la red puede cambiar con la intersección de las dos curvas, pero la curva de transferencia definida por la ecuación (5-3) permanece sin resultar afectada. Por tanto:


Las características de transferencia definidas por la ecuación de Shockley no resultan afectadas por la red en la cual se utiliza el dispositivo.

Se puede obtener la curva de transferencia utilizando la ecuación de Shockley o a

partir de las características de salida de la figura 5.10.

Figura 5.15. Obtención de la curva de Transferencia para las Características de Drenaje. Aplicación de la ecuación de Shockley La curva de transferencia también puede obtenerse directamente a partir de la ecuación de Shockley (5-3), simplemente dando los valores de IDSS y Vp. Los niveles de IDSS y Vp definen los límites de la curva sobre ambos ejes y dejan la necesidad de encontrar sólo unos cuantos puntos intermedios. Sustituyendo VGS = 0 V da

2

1

−=

p

GSDSSD V

VII

( )22

0101 −=

−= DSS

pDSS I

VI

DSSD II = vV GS 0= (5-4)


Sustituyendo VGS = Vp da

012

=

−=

p

pDSSD V

VII VGS = Vp (5-5)

Para las características de drenaje si se sustituye VGS = -l V,

mAmAVVII

p

GSDSSD 5.4

41181

22

=

−−−=

−=

Obsérvese el cuidado que se necesita tomar con los signos negativos de VGS y Vp en los cálculos anteriores. La pérdida de un signo daría un resultado totalmente erróneo. Debe resultar obvio a partir de lo anterior que dados VDSS y Vp (como normalmente se proporciona en las hojas de especificaciones) el nivel de ID se puede encontrar para cualquier nivel de VGS. Recíprocamente, utilizando álgebra básica se puede obtener [a partir de la ecuación (5-3)] una ecuación para el nivel resultante de VGS para un nivel dado de ID. La derivación es bastante directa y dará como resultado

−=

DSS

DpGS I

IVV 1 (5-6)

Puede probarse la ecuación (5-6) si se localiza el nivel de VGS que dará por resultado una corriente de drenaje de 4.5 mA para el dispositivo con las características de la figura 5.15.

vmAmAVVGS 1

85.414 −=

−−=

como se sustituyó en el cálculo anterior .


Método manual rápido Debido a que la curva de transferencia debe graficarse con mucha frecuencia, podría resultar muy ventajoso tener un método manual rápido, con objeto de graficar la curva de la manera más eficiente mientras se mantenga un grado aceptable de precisión. El formato de la ecuación (5-3) es tal, que los niveles específicos de VGS darán niveles de ID que podrán ser memorizados para proporcionar los puntos necesarios con objeto de graficar la curva de transferencia. Si se especifica que VGS sea la mitad del valor de estrechamiento VP, el nivel resultante de ID será el siguiente, de acuerdo con la determinación de la ecuación de Shockley:

DSSp

pDSS

p

GSDSSD I

Vv

IVVII 25.0

2/11

2

=

−=

−= VGS = Vp/2 (5-7)

Ahora es importante estar consciente de que la ecuación (5-7) no es para un nivel de Vp en particular, sino es una ecuación general para cualquier nivel de Vp mientras que VGS = Vp /2. El resultado especifica que la corriente de drenaje siempre será de una cuarta parte dcl valor de saturación IDSS, mientras el voltaje-fuente sea de la mitad del valor de estrechamiento. Obsérvese el nivel de ID para VGS = Vp/2 = - 4 V/2 = -2 Si se elige ID = IDSS/2 y se sustituye en la ecuación (5-6), se encuentra que

pDSS

DSSp

DSS

DpGS V

IIV

IIVV 293.0

2/11 =

−=

−= ID = IDSS/2 (5-8)

Pueden determinarse puntos adicionales, pero la curva de transferencia puede

trazarse con un nivel satisfactorio de precisión utilizando simplemente los cuatro puntos definidos arriba y revisados en la tabla 5.1. De hecho, en un análisis posterior se utiliza un máximo de cuatro puntos con objeto de trazar las curvas de transferencia. En la mayoría de las ocasiones, utilizando sólo el punto de la gráfica definido por VGS = Vp/2 y las intersecciones de los ejes en IDSS y Vp se obtiene una curva lo suficientemente precisa para la mayoría los cálculos. Tabla 5.1. VGS en función de ID utilizando la ecuación de Shockley.

VGS ID 0 IDSS

0.3 Vp IDSS/2 0.5 Vp IDSS/4

Vp 0 mA


5.8. HOJAS DE ESPECIFICACIONES (JFET)

Aunque el contenido general de las hojas de especificaciones puede variar desde el mínimo absoluto hasta una gran cantidad de gráficas y tablas, existen unos cuantos parámetros fundamentales que proporcionan todos los fabricantes. Los más importantes se analizan en los siguientes párrafos. La hoja de especificaciones para el JFET de canal-n 2N5457 proporcionado por Motorola se ofrece en la figura 5.18.

Figura 5.16. Características eléctricas de un JFET de uso general.


Valores nominales máximos La lista de valores nominales máximos por lo general aparece al principio de la hoja de especificaciones, junto con los voltajes máximos entre las terminales especificas, los niveles máximos de las corrientes y el nivel máximo de disipación de potencia del dispositivo. Los niveles máximos especificados para VDS y VDG no deben excederse en ningún punto del diseño de la operación del dispositivo. La fuente aplicada VDD puede exceder estos niveles, pero el nivel real de voltaje entre estas terminales nunca debe exceder el nivel especificado. Todo buen diseño intentará evitar estos niveles con un buen margen de seguridad. El término inverso en VGSR define el voltaje máximo con la fuente positiva respecto a la compuerta (como si estuviera polarizada normalmente para un dispositivo de canal-n) antes de que ocurra la ruptura. En algunas hojas de especificaciones es referido BVDSS, el voltaje de ruptura con el drenaje y la fuente en corto circuito (VDS = 0 V) se encuentran referidas como BVDSS. Normalmente está diseñado con objeto de operar con IG = 0 A. pero si se fuerza a aceptar una corriente de la entrada podría soportar 10 mA antes de que suceda cualquier daño. La disipación total del dispositivo a 25 0C (temperatura ambiente) es la máxima potencia que el dispositivo puede disipar bajo condiciones normales de operación y está definida por DDSD IVP = (5-9) Nótese la similitud en formato con la ecuación de disipación máxima de potencia para el transistor BJT. Características eléctricas Las características eléctricas incluyen el nivel de Vp en las CARACTERÍSTICAS DE APAGADO e IDSS en las CARACTERÍSTICAS DE ENCENDIDO. En este caso Vp = VGS(apagado) tiene un rango entre -0.5 a -6.0 e IDSS entre 1 y 5 mA. El hecho de que ambos tengan una variación de dispositivo a dispositivo del mismo tipo, se debe al proceso de fabricación. Las otras cantidades están definidas bajo las condiciones que aparecen entre paréntesis. Región de operación La hoja de especificaciones y la curva definida por los niveles de estrechamiento a cada nivel de VGS definen la región de operación para la amplificación lineal sobre las características de drenaje como se muestra en la figura 5.17. La región óhmica define los valores máximos permisibles de VDS en cada nivel de VGS, y VDS especifica el valor máximo para este parámetro.


Figura 5.17 Región de operación normal para el diseño de amplificación lineal. 5.9. INSTRUMENTACIÓN Hay instrumentos disponibles para medir el nivel de βdc para el transistor BJT. Una instrumentación similar no está disponible con objeto de medir los niveles de IDSS y Vp. Sin embargo, el trazador de curvas presentado para el transistor BJT puede también mostrar las características de drenaje del transistor JFET a través del ajuste adecuado de varios controles. La escala vertical (en miliamperes) y la escala horizontal en volts) se han ajustado para mostrar las características completas, como se muestra en la figura 5.18. Para el JFET de la figura 5.18, cada división vertical (en centímetros) refleja un cambio de 1-mA en IC mientras que cada división horizontal tiene un valor de 1 V. El paso del voltaje es de 500 mv/paso (0.5 V/paso), lo que revela que la curva superior se encuentra definida por VGS = 0 V, y que la siguiente curva hacia abajo - 0.5 V para el dispositivo de canal-n. Con el uso del mismo paso de voltaje la siguiente curva es -l V, luego -1.5 V, y finalmente -2 V. Al dibujar una línea a partir de la curva superior sobre el eje ID se puede estimar el nivel de IDSS de cerca de 9 mA. El nivel de Vp se puede estimar si se observa el valor de VGS de la última curva hacia abajo, pero tomando en cuenta la distancia más pequeña entre las curvas mientras VGS se hace todavía más negativo. En este caso, Vp es cierto que es más negativo que -2 V y quizá Vp se encuentre cercano a -2.5 V. Sin embargo, tenga en cuenta que las curvas VGS se contraen muy rápidamente cuando se acercan a la condición de corte, por lo que quizá Vp = -3 V es una mejor elección. También es importante revisar que el control del paso se ajusta para una panta-lla de cinco pasos limitando las curvas mostradas a VGS = 0V, -0.5V, -l V, -l.5V y -2V. Si el control del paso se incrementa a 10, el voltaje por paso se puede reducir a 250 mV = 0.25 V, y la curva para VGS = -2.25 V se hubiera podido incluir, así como una curva adicional entre cada paso de la figura 5.18. La curva VGS = -2.25 V hubiera indicado la rapidez con que las curvas se están cerrando una sobre la otra para el mismo paso de voltaje. Por fortuna, el nivel de Vp se puede estimar con un grado razonable de exactitud simplemente aplicando la condición que aparece en la tabla 1. Esto es, cuando ID = IDSS /2, luego VGS = 0.3 Vp. Para las características de la figura 5.18, ID = IDSS/2 = 9 mA /2 =


4.5 mA, y es tan visible en la figura 5.18 que el nivel correspondiente de VGS es de aproximadamente 0.9 V. Con esta información se encuentra que Vp = VGS/0.3 = -0.9 V/0.3 = -3 V, el cual será nuestra selección para este dispositivo. Con este valor encontramos que en VGS = -2 V,

mAVV

IIP

GSDSSD 11

2

≈

−=

como se fundamenta en la figura 5.18.

En VGS = -2.5 V la ecuación de Shockley dará por resultado ID = 0.25 mA, con Vp =

-3V, lo cual revela con claridad cuan rápido las curvas se contraen cerca de Vp.

Figura 5.18. Características de drenaje para el transistor JFET 2N4416 como se presenta en un trazador de curvas.


5.10. RELACIONES IMPORTANTES JFET D BJT C ID IC IG = 0A

G ID =

−

p

GSDSS V

VI 1 B IC=ββββIB

+ IB VGS IS IE - S E JFET BJT

2

1

−=

P

GSDSSD V

VII

BC II β=

ID = IS IC ≈≈≈≈ IE

IG ≈≈≈≈ 0 VBE ≈≈≈≈ 0,7 V


CAPÍTULO 6

CONVERTIDORES ANALÓGICO-DIGITALES

6.1. INTRODUCCIÓN En muchas aplicaciones es necesario convertir una señal analógica a digital, adecuada para su procesado por un sistema digital. Hay varios métodos para este tipo de conversión. En esta sección estudiaremos dos técnicas habituales. En todos los convertidores A/D hay inherente un error de cuantificación. Para explicarlo consideremos el diagrama de bloques y gráfica de la Figura 6.1. El diagrama de la Figura 1a muestra un convertidor A/D de 4 bits que tiene una resolución de (1 cambio)/(100 mV). La Figura 6.1b muestra la entrada analógica y la salida digital que resulta para los diferentes alcances de la entrada. Vemos, por ejemplo, que todas las tensiones analógicas comprendidas entre 50 y 150 mV producen la misma salida digital; tensiones analógicas comprendidas entre 50 y 150 mV producen la misma salida digital; 0001; entre 150 y 250 mV la salida es 0010, etc.. Así, tenemos un cambio en la salida por cada 100 mV en la entrada. Ahora, si la salida digital 0011 es la entrada a otro convertidor D/A, la salida de éste dará el valor analógico de 300 mV. Sin embargo sabemos que la tensión analógica original de entrada estaba comprendida entre 250 y 350 mV. Así pues, en este caso, el error de cuantificación puede ser especificado como ± 50 mV, que es ± 1/2 LSB. Este es un resultado ideal. En la práctica el error podría ser algo mayor que ± 1/2 LSB a causa de las inexactitudes inherentes a las tensiones de referencia, etc.

Figura 6.1. Convertidores A/D: (a) símbolo; (b) error de cuantificación


6.2. COMPARADORES ANALÓGICOS Todas las técnicas empleadas para convertir tensiones analógicas en secuencias digitales requieren el uso de un comparador analógico. En la Figura 6.2a está representado el símbolo lógico de un comparador analógico. Las entradas son dos tensiones analógicas Va y Vb y la salida es una tensión binaria. El circuito compara las dos entradas, por lo que si Va > Vb, la salida es una señal de nivel alto (1 lógico). Por otra parte, si Va < Vb, la salida es una señal de nivel bajo (0 lógico), así

(6-1)

Figura 6.2. Comparador analógico: (a) símbolo; (b) esquema. La Figura 6.2b muestra un comparador analógico que se compone de un operacional, el cual a su vez comprende dos amplificadores diferenciales en cascada seguidos de una puerta lógica. Si las tensiones de salida del comparador están destinadas a la tecnología


TTL, la puerta lógica suele ser una NO-Y TTL, conectada como inversor; si se desean niveles de salida ECL, se utiliza una puerta NO-O ECL. 6.3. CONVERTIDOR A/D CONTROLADO POR CONTADOR Uno de los métodos más sencillos de conversión A/D es el representado en la Figura 6.3. Utiliza tres elementos principales: un contador, un convertidor D/A y un comparador analógico. Por simplicidad, la mayoría de los circuitos lógicos de control se han omitido en el diagrama. El convertidor funciona como sigue. En el comienzo de un ciclo el contador está puesto a cero (reset). Esto produce una tensión de salida Vb = 0 que es aplicada a una de las entradas del comparador. La entrada analógica pasa a través de un circuito de muestreo y retención cuya salida Va es aplicada a la otra entrada del comparador. En tanto que la señal analógica Va sea mayor que Vb, la salida del comparador será 1 y la puerta Y estará habilitada, permitiendo que entren en el contador los impulsos de reloj.

Figura 6.3. Convertidor A/D controlado por contador. El contador contará entonces hacia arriba o en sentido ascendente partiendo de cero. Con cada cambio la salida del D/A Vb aumentará un paso o escalón, como muestra la Figura 6.4. Esta cuenta continuará hasta que la forma de onda en escalera supere el valor de la señal analógica Va. En este instante se anulará la salida del comparador, inhibiendo la puerta Y y, por consiguiente, parando el contador. La salida se leerá en los terminales de salida del contador. En la Figura 6.4 la salida será 0101, correspondiente a 5 V. Este tipo de contador es relativamente lento, ya que pueden ser necesarios para la conversión muchos períodos de reloj, tantos como 2N - 1 (15 para un convertidor de 4


bits). El convertidor que describiremos en la sección siguiente es mucho más rápido. Se puede reducir el tiempo de conversión si se utiliza un contador reversible y se modifica el convertidor parra que cuente en sentido ascendente cuando Vb < Va y cuente en sentido descendente cuando Vb > Va. En este caso el comparador activa el control de modo del contador. En la realización del circuito real de este convertidor se necesita una lógica adicional para controlar el tiempo de retención del circuito de muestreo y retención y proporcionar la sincronización de las señales de reloj, reset y retención. 6.4. CONVERTIDOR D/A DE APROXIMACIONES SUCESIVAS En el convertidor controlado por contador, la señal analógica es comparada primero con 0 V, luego con 1 V, 2 V, etc., hasta que se halla la tensión desconocida. Este es un proceso lento, pero se puede acelerar considerablemente efectuando las comparaciones de la manera siguiente. Supongamos que deseemos hallar un valor entero de una tensión de la cual sabemos que está comprendida entre 0 y 16 V. Comenzamos haciendo al comparador la pregunta: ¿es 8 V o mayor la tensión desconocida? Si la contestación es afirmativa, sabemos que la tensión desconocida está entre 8 y 16 V; si no lo es, está entre 0 y 8 V. Supongamos que la respuesta es sí. A continuación comparamos la tensión desconocida con 12 V y hacemos al comparador la pregunta: ¿es mayor que 12 V la tensión desconocida? Si lo es, la tensión desconocida está entre 12 y 16 V; si no lo es, está entre 8 y 12 V. Continuamos acortando el intervalo de esta manera y llegamos rápidamente a la solución correcta. Podemos tener una idea del número de pasos necesarios suponiendo que la tensión desconocida es Va = 10 V. Entonces el proceso que acabamos de describir se puede resumir en la Tabla 6.1. La respuesta digital es 1010, que es la notación binaria de 10 y así habremos llegado a la solución en cuatro comparaciones solamente. SE demuestra fácilmente que, en general, una conversión de N bits requerirá N comparaciones. Este número es considerablemente menor que el 2N requerido por el convertidor controlado. Este número es considerablemente menor que el 2N requerido por el convertidor controlado por contador.


Figura 6.4. Formas de onda en el convertidor A/D controlado por contador. Tabla 6.1. Pasos de aproximaciones sucesivas cuando Va = 10 V.

PASO COMPARACIÓN RESPUESTA RESPUESTA DIGITAL

(si = 1, no = 0) 1 2 3 4

¿Va ≥ 8? ¿Va ≥ 12? ¿Va ≥ 10? ¿Va ≥ 11?

Si No Si No

1 MSB 0 1

0 LSB

La Figura 6.5 es el diagrama de bloques simplificado de un convertidor D/A de 4 bits por aproximaciones sucesivas. El convertidor trabaja reduciendo sucesivamente a la mitad el margen de tensión en que el comparador ha situado la tensión analógica que se está convirtiendo sus componentes principales son el registro de 4 bits, que tiene capacidad de set y reset independientes para cada paso, el convertidor D/A de 4 bits y el comparador analógico. Para sincronizar la operación con el reloj del sistema se requieren el contador en anillo y la lógica de control. El contador en anillo da formas de onda de temporización para controlar el funcionamiento del convertidor. Por simplicidad, asumimos una entrada unipolar de 0 a 15 V, siendo la salida el equivalente binario de la tensión de entrada. También suponemos que está temporizado el ciclo de retención del circuito de muestreo y retención por lo que Va es constante en el ciclo de conversión.


Los pasos del ciclo de conversión son, pues, los siguientes; cada paso ocupa un período de reloj:

1. La unidad D/A, el registro de 4 bits y el contador en anillo son puestos a 0 (reset) por el primer impulso del contador en anillo, por lo que en el convertidor D/A el bit MSB es A3 = 1 y todos los demás son 0. Así, la salida Vb del D/A es 8 V. Esta es comparada con Va y si Va ≥ Vb (Va ≥ 8 V), el biestable MSB que hay en el registro se queda en 1; de otra manera es puesto a 0.

2. El segundo impulso del contador en anillo hace que sea A2 = 1, permaneciendo A1 y A0 en 0, y siendo A3 0 ó 1, según sea el resultado del paso 1. Si A3 = 1, entonces Vb = 12 V; Si A3 = 0, entonces Vb = 4 V. Supongamos Vb = 12 V. Esta es comparada con Va y si Va ≥ 12 V, entonces se queda en 1 el biestable A2 del registro. De otra manera, se pone a 0.

3. Lo mismo que el paso 2, pero el biestable A1 es puesto a 0 o se queda en 1; los biestables A2 y A3 retienen sus estados del paso 2.

4. Lo mismo que el paso 3, pero ahora se utiliza el biestable A0, y los A1, A2 y A3 retienen sus estados del paso 3. Ahora aparece el número deseado en el contador y se lee. La Tabla 6.2 muestra el proceso para Va = 10 V.

Figura 6.5. Convertidor A/D de aproximaciones sucesivas.


Tabla 6.2. Aproximaciones sucesivas cuando Va = 10 V.

PASO VB COMPARACIÓN RESPUESTA A3A2A1A0 1 2 3 4

8 12 10 11 10

¿Va ≥ 8? ¿Va ≥ 12? ¿Va ≥ 10? ¿Va ≥ 11?

Salida leída

Si No Si No

1000 1100 1010 1011 1010

Se ve que la conversión real se hace en cuatro períodos de reloj. Así, por ejemplo, un convertidor de 10 bits con un reloj de 10 Mhz tendrá un tiempo de conversión de aproximadamente 10 x 10-7 = 1 µ s. 6.5. CONVERTIDORES A/D "FLASH" Un convertidor A/D "flash" es aquél en el que la conversión de una señal analógica a una digital de N bits ocurre en paralelo en vez de secuencialmente. Como resultado el proceso se realiza muy rápido, en un instante. De esta forma los convertidores A/D pueden realizar actualmente la conversión de una señal analógica a una digital de 8 bits en menos de 1 ns. El convertidor A/D de Le Croy opera a 1,3 gigamuestras por segundo y el chip convertidor A/D de Sony opera a 300 megamuestras por segundo, siendo cada muestra convertida en una palabra de 8 bits. Hace diez años TR producía un circuito convertidor A/D de 30 megamuestras por segundo, lo que era en aquel momento, el estado del arte. En una década la velocidad del convertidor "flash" ha aumentado en un orden de magnitud. En la Figura 6.6 se puede ver un convertidor "flash" de 3 bits que emplea siete comparadores y registros y su lógica asociada. El convertidor "flash" de 8 bits emplea 28 - 1 = 255 comparadores y registros y una cantidad mayor de puertas lógicas. Empleando tecnología de muy alta escala de integración (VLSI) y de alta velocidad (VHSIC) se ha conseguido fabricar estos rápidos dispositivos con un pequeño número de circuitos integrados. Para explicar el funcionamiento de estos invertidores se va a hacer referencia a partir de ahora al convertidor de 3 bits de la Figura 6.6. Se ha escogido este convertidor por simplicidad. El circuito emplea un divisor resistivo que proporciona diferentes tensiones de referencia a los comparadores C1 a C7. La señal analógica de entrada está también disponible a la entrada de cada comparador. En este circuito Va está comprendida entre -Va/14 V y 15 Va/14 V. Si Va está dentro de estos límites, por ejemplo, con un valor intermedio entre 5 Va/14 V y 7 Va/14 V, los comparadores C1, C2 y C3 tendrán en su salida una tensión que representa un nivel lógico 0, mientras que los comparadores C4 a C7 generarán en su salida una tensión que representa el nivel lógico 1. La tabla de verdad de la Figura 6.7 representa todas las posibilidades para Va. Es fácil deducir de esta tabla de verdad:


MSB = C4 Segundo bit = C2C3C4C5C6C7 + C4C6

= C2C3C5C6C7 + C4C6

= (C2C3C5C6C7) (C4C6)

LSM = (C1C2C3C4C5C6C7)(C1C2C3C4C5C6C7)(C1C2C3C4C5C6C7 )(C1C2C3C4C5C6C7) Como se puede ver en la Figura 6.6 estas funciones lógicas se han realizado empleando

circuitos digitales de muy alta velocidad.

Figura 6.6. Convertidor A/D "flash".


En el convertidor "flash" de 3 bits se puede ver que el error que se comete es ± Va/14. Para reducir este error, en la práctica se emplean convertidores de 8 bits, en los que se puede demostrar que el error queda limitado a ± Va/510.

TENSIÓN ANALÓGICA DE

ENTRADA

SALIDA DE LOS COMPARADORES

SALIDA LÓGICA

va> va< C1 C2 C3 C4 C5 C6 C7 MSB SEGUNDO BIT LSB -Vo/14 Vo/14 3Vo/14 5Vo/14 7Vo/14 9Vo/14 11Vo/14 13Vo/14

Vo/14 3Vo/14 5Vo/14 7Vo/14 9Vo/14 11Vo/14 13Vo/14 15Vo/14

1 0 0 0 0 0 0 0

1 1 0 0 0 0 0 0

1 1 1 0 0 0 0 0

1 1 1 1 0 0 0 0

1 1 1 1 1 0 0 0

1 1 1 1 1 1 0 0

1 1 1 1 1 1 1 0

1 1 1 1 0 0 0 0

1 1 0 0 1 1 0 0

1 0 1 0 1 0 1 0

Figura 6.7. Tabla de verdad. Especificaciones de los fabricantes

A continuación se da una lista de algunas de las especificaciones de los fabricantes. 1. Señal de entrada. Esta es el máximo margen de tensión de entrada analógica

permisible y puede ser unipolar, es decir, 0 a 10 V, o bipolar, es decir, ± 5 V, ± 10 V, etc..

2. Tiempo de conversión. Depende del tipo de convertidor. Los convertidores ultrarrápidos en paralelo tienen tiempo de conversión comprendidos entre 10 y 60 ns; los convertidores de aproximaciones sucesivas varían de 1 a 100 µ s.

3. Formato de salida. Existe una diversidad de formatos, incluyendo el binario unipolar, binario offset, complemento a uno y complemento a dos y varios códigos estándar. Los circuitos de salida suelen estar diseñados para acoplarlos directamente a TTL, ECL o CMOS:

4. Precisión. La precisión incluye errores provenientes de las partes analógica y digital del sistema. El error digital es debido a la cuantificación y el error de cuantificación resultante es usualmente ± 1/2 LSB. La principal fuente de error analógico es el comparador. Otras fuentes son la tensión de alimentación, las resistencias en escalera, etc.. La precisión necesaria y el número de bits deben ser compatibles. Por ejemplo, consideramos un convertidor de 10 bits con un margen de entrada analógica de 0 a + 10 V. El error de cuantificación es (1/210) x 10 V ≈ 10 mV. Si suponemos que el error analógico es aproximadamente igual a 10 mV, el error total es 20 mV referido a la entrada. En este caso, el sistema funciona como un convertidor A/D de 9 bits que esté exento de error analógico, ya que un convertidor de 9 bits tiene un error de cuantificación de (1/29) x 10 V ≈ 20 mV.

Documents

ELECTRÓNICA ANÁLOGO DIGITAL - elo.jmc.utfsm.cl eloanaldigital... · ingenierÍa de ejecuciÓn en control e instrumentaciÓn industrial 1.26. el amplificador diferencial o sustractor