Universidad Nacional Autónoma de México

Facultad de Ingeniería

Examen #3 - FET

Grupo: 01

Alumno:

Sánchez Retana Carlos Francisco

Número de cuenta: 306565562

Dispositivos y Circuitos Electrónicos

Profesor: Ing. Claudio Merrifield Ayala

FECHA DE ENTREGA: lunes, 23 de mayo de 2011

Ejercicio #1

Circuito Source Común en autopolarización.

De manera analítica:

aprox. 0 [V]

A=RS2=550

2

= 302 500

B=−[2 RS(|VGG|+|VGSOFF|)+VGSOFF2

I DDMAX]=−[ 2(550 )(0+18 )+

182

22 x10−3 ]= -34 527.2727

C=(|VGG|+|VGSOFF|)2=(0+18 )2= 324

ID1 ,D 2=−B±√B2−4 AC

2 A=34527 .2727±√(34527 .2727)2−4(302500 )(324 )

2(302500 ) = 10.31 [mA]

0 A < 0.01031 A < 22 mA IDQ= 10.31 [mA]

VGS=−ID RS=−(0 .01031)(550 )= -5.6705 [V]

V DS=VDD−I D(RS+RD )=18−0.01031(550+750 )= 4.597 [V]

r0=1

(0 .005929 )( 0.01031 )=

16 359.1179 [Ω]

K p=I DDMAXVGSOFF2

= 0.022(−18 )2

=0.000067901 [

A

V 2 ]

0.00167437 [S]

M g=r o gm=(16359 .1179 )(0 .00167437 )=27 .3913

Ri=RS||( ro+(RD||RL)1+M g

)=(550 )||(16359 .1179+(750||750 )1+27 .3913 )=284 .51[Ω]

Av0=RD(1+M g )ro+RD

=750 (1+27 .3913 )16359 .1179+750

=1 .2445

VGG=

gm=2K ´ p(VGSQ−VGSOFF )=2(0 .000067901)(−5 .6705+18)=

V LV S

=Av0Ri RL

(Ri+RS )(RL+RD )=

(1.2445 )(284 .51 )(750)(284 .51+550 )(750+750 )

=0.2121

Simulación en Proteus.

Analíticamente: Al simular:

Vgg = 0 [V] Vgg = 0 [V]Idq = 10.31 [mA] Idq = 10.3 [mA] Vgsq = -5.67 [V] Vgsq = -5.67 [V]Vdsq = 4.59 [V] Vdsq = 4.59 [V]

Se observa que los datos que aparecen en los multímetros virtuales del simulador son iguales a los obtenidos analíticamente.

Sin embargo, el valor simulado de Vl / Vs = 0.00000002752, lo cual difiere del valor obtenido de manera analítica. Esto se debe a que los voltajes Vl y Vs, según el simulador, difieren mucho en magnitud, lo cual a su vez puede ser causado porque no se halló la manera de modificar totalmente los parámetros Iddmax y Vgsoff del FET.

Ejercicio #2

Circuito Source Común en polarización por divisor de voltaje.

De manera analítica:

VGG=V DDR2R1+R2

=(25 )(5000 )20000+5000

=5 [V]

A=RS2=450

2

= 202 500

B=−[2 RS(|VGG|+|VGSOFF|)+VGSOFF2

I DDMAX]=−[ 2(450 )(5+25)+

252

20 x 10−3]=

-58 250

C=(|VGG|+|VGSOFF|)2=(5+25 )2= 900

ID1 ,D 2=−B±√B2−4 AC

2 A=58250±√(58250 )2−4 (202500 )(900 )

2 (202500 ) = 16.38 [mA]

0 A < 0.01628 A < 20 mA IDQ= 16.38 [mA]

VGS=VGG−ID RS=5−(0 .01638 )(450 )= -2.371 [V]

V DS=VDD−I D(RD+RS )=25−(0 .01638)(850+450 )= 3.706 [V]

gm=−2 IDDMAXVGSOFF

(1−VGSVGSOFF

)=−2(0 .02 )

−25(1−

(−2 .371)(−25)

)= 0.001448256 [S]

rL=RD RLRD+RL

=(850)(850 )850+850

=425 [Ω]

V LV S

=R1||R2

RF+(R1||R2)( gm r L)=

(20000 )(5000 )20000+5000

300+(20000 )(5000 )20000+5000

(0 .001448256 )(425 )=

0.5725

Simulación en Proteus.

Analíticamente: Al simular:

Vgg = 5 [V] Vgg = 5 [V]Idq = 16.38 [mA] Idq = 16.4 [mA] Vgsq = -2.371 [V] Vgsq = -2.38 [V]Vdsq = 3.706 [V] Vdsq = 3.69 [V]

Se observa que los datos que aparecen en los multímetros virtuales del simulador son prácticamente iguales a los obtenidos analíticamente.

Sin embargo, el valor simulado de Vl / Vs = 0.0007775622, lo cual difiere del valor obtenido de manera analítica. Esto se debe a que los voltajes Vl y Vs, según el simulador, difieren mucho en magnitud, lo cual a

su vez puede ser causado porque no se halló la manera de modificar totalmente los parámetros Iddmax y Vgsoff del FET.

Ejercicio #3

Circuito Source Común en polarización fija.

De manera analítica:

VGS=−VGG=−4 [V ]

ID=IDDMAX (1−VGSVGSOFF

)2=0.015(1− −4−22

)2=10 .0413[mA ]

V DS=VDD−I DRD=10−(0 .0100413 )(970 )=0 .26[V ]

gm=−2 IDDMAXVGSOFF √ ID

IDDMAX=−

2(0 .015)−22 √ 0 .01004130 .015

=0 .0011157[ S ]

V LV S

=gm(RD||RL)=0.0011157( (970 )(700 )970+700 )=0 .4536

Simulación en Proteus.

Analíticamente: Al simular:

Vgg = 4 [V] (polarizados inversamente a Vgs) Vgg = 4 [V] (polarizados inversamente a Vgs)Idq = 10.0413 [mA] Idq = 10 [mA] Vgsq = -4 [V] Vgsq = -4 [V]Vdsq = 0.26 [V] Vdsq = 0.25 [V]

Se observa que los datos que aparecen en los multímetros virtuales del simulador son prácticamente iguales a los obtenidos analíticamente.

Sin embargo, el valor simulado de Vl / Vs = 0.00000000000000747792, lo cual difiere del valor obtenido de manera analítica. Esto se debe a que los voltajes Vl y Vs, según el simulador, difieren mucho en magnitud, lo cual a su vez puede ser causado porque no se halló la manera de modificar totalmente los parámetros Iddmax y Vgsoff del FET.

Conclusiones

Se comprobó que para un JFET canal n, Vgs es negativo e Idq es positiva.

Las pequeñas variaciones entre los valores simulados y los calculados se deben a que el número de decimales considerados afecta a la precisión de estos últimos.

Las grandes variaciones entre los valores de

V LV S calculados y los simulados se deben tal vez a que los

parámetros propuestos Iddmax y Vgsoff no coinciden perfectamente con aquellos del transistor JFET utilizado en Proteus. También es posible, aunque poco probable, que estas diferencias se deban a un manejo inadecuado del simulador al medir los valores respectivos a Vl y Vs