5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 1/51

 

Familias lógicas:

Orden de aparición de las familias lógicas:

Las primeras puertas lógicas integradas eran mera copia directa de laspuertas "o-negada" (Nor) con componentes discretos, mediante laconexión en paralelo de varios transistores bipolares NPN en emisorcomún; tales puertas dieron lugar a la primera familia lógica: RTL (lógicade transistores y resistencias).

Pronto se mejoraron las características de estas puertas integradas, encuanto a velocidad y a consumo, combinando una puerta "y"de diodos con un transistor inversor en emisor común; así se configuróla puerta "y-negada" (Nand) base de la familia DTL (lógica de

transistores y diodos) que fue la primera que llegó a alcanzar unadifusión apreciable.

A partir de este esquema (puerta "y" + inversor), aprovechando enmayor profundidad las posibilidades que ofrece la integración sobre unsubstrato único, se planteó una segunda mejora en velocidad y enconsumo, añadiendo una etapa de salida amplificadora de intensidad

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 2/51

 

(dos transistores en push-pull) y substituyendo los diodos por untransistor multi emisor.

La etapa de salida de dos transistores NPN (totem pole: «palo detótem») aumenta la intensidad suministrable y disminuyela resistencia de salida; el transistor multi emisor mejoraconsiderablemente la conmutación de la puerta (en una primeraaproximación, su comportamiento puede ser analizado en términos dediodos:

La clave del funcionamiento de la puerta TTL es el sentido en que circulala intensidad que la base del transistor multi emisor recibe desde laresistencia de 4K: - si dicha corriente va «hacia fuera», es decir, sialguna de las entradas está conectada a 0, el transistor T se encontraráen corte y el transistor T1, en colector común, transmite un 1 a la salida;

- cuando todas las entradas se encuentran a 1 dicha intensidad circula«hacia dentro», hacia la base del transistor T, que se satura y llevatambién a saturación al transistor T2, que pone la salida a 0. [Un 0 enuna entrada supone una intensidad «hacia fuera», de forma que una

entrada TTL «al aire» equivale a un 1, salvo efectos de ruido.]La puertas TTL se alimentan a 5 V; su tensión de conmutación se sitúaen el entorno de 1,2 V, de manera que un 0 en la entrada ha de sermenor de 1 V (ViLmáx = 1 V) y, en cambio, una tensión superior a 1,5 Ves entendida como un 1 (ViHmín = 1,5 V); la tensión de salida parael 0 es 0 V, pero la correspondiente al 1 es de solamente 4 V. Los

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 3/51

 

tiempos de propagación de la serie TTL estándar son del orden de 10 ns.y el consumo promedio es de unos 2 mA (10 mW).

La familia TTL proporcionó la base del gran desarrollo que tuvieron lossistemas digitales durante la década de los 70; su amplia difusión yutilización favoreció la aparición de diversas series derivadas de la

mejora de características concretas, una de las cuales, la serie LS hasustituido por completo a la serie estándar inicial y es la que se haseguido utilizando a lo largo de la década de los 80.

La serie 74LS (low power Schottky) mejora en gran medida a la serieestándar en cuanto a consumo (0,4 mA), manteniendo la velocidad detrabajo envalores análogos e incluso, algo superiores. La disminución delconsumo se deriva del empleo de resistencias de mayor valor, lo cualacarrea un aumento de las constantes de tiempo asociadas; este efectoqueda compensado por la inclusión de un diodo Schottky entre base ycolector de los transistores que impide su saturación (desvía la corriente

de base hacia el colector antes de entrar en una saturación profunda) y,con ello, aumenta su velocidad de conmutación.

Posteriores series «avanzadas» con el mismo esquema circuital hanaprovechado la reducción de dimensiones de los transistores y la

correspondiente disminución de sus capacidades parásitas paraconseguir tiempos de propagación inferiores: la serie 74ALS (advancedLS) presenta tiempos por debajo de 4 ns, mientras que lasseries 74F (fast-TTL) y 74AS (advanced Schottky) ofrecen tiempos depropagación del orden de 2,5 ns y 1,5 ns, respectivamente, a costa deun mayor consumo (por utilizar resistencias de menor valor).

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 4/51

 

Esta línea de evolución de las puertas con transistores bipolares constituye la «edad antigua» de los circuitos integradosdigitales; actualmente, apenas se utilizan las familias bipolares, salvo endeterminadas aplicaciones específicas, en particular, para sistemas demuy alta velocidad.

La serie 74LS sigue siendo útil para «recambio y mantenimiento» de losnumerosos sistemas digitales que han sido construidos con ella (o con laserie estándar 74), la serie 74ALS se emplea en circuitos «interbús»(aplicación que consideraremos un poco más adelante) y la

serie 74F resulta adecuada para diseños de muy alta velocidad detrabajo (frecuencias superiores a los 100 MHz).

Desarrollo de las tecnologías MOS: familia CMOS

La integración de transistores MOS presentó inicialmente grandesdificultades, derivadas de ser un efecto superficial que es afectado porcualquier impureza o dislocación en la superficie del cristal de silicio; fuepreciso desarrollar técnicas de muy alta limpieza ambiental que noestuvieron disponibles hasta mediados de los años 70. Sin embargo, unavez que se dispuso de tales técnicas, las extraordinarias ventajas de lostransistores MOS (referidas a autoaislamiento, auto alineamiento,

tamaño y consumo) determinaron un rápido desarrollo y difusión delos circuitos integrados digitales MOS.

En una primera fase resultó más sencillo integrar transistores MOS decanal P, pero pronto fueron desplazados por los transistores NMOScuyavelocidad de conmutación es apreciablemente mayor (debido a lamayor movilidad de los electrones respecto de los huecos).

La utilización de transistores MOS como «resistencias de polarización»permite configurar puertas lógicas utilizando únicamente transistores yreduce considerablemente el área de integración, al prescindir deresistencias integradas de valores relativamente altos. De esta forma,

las puertas MOS suponen un nuevo avance cualitativo en laminiaturización de la electrónica digital, reducción que afecta nosolamente al tamaño y a la densidad de integración, sino también, y enforma aún más significativa, al consumo.

La figura siguiente muestra la evolución de las puertas NMOS en relacióncon el transistor que actúa como «resistencia de polarización»:

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 5/51

 

En los tres inversores de la figura el transistor superior se encuentrasiempre en conducción y equivale a una «resistencia de polarización».

Para que dicho transistor superior conduzca se requiere una tensiónentre puerta y fuente igual o superior a su tensión umbral: por ello,inicialmente (primer inversor) fueron necesarias dos tensionesde alimentación (V' > VCC + VTO); luego (segundo inversor) se utilizó

una sola tensión de alimentación pero la tensión de salida parael 1 quedaba reducida a VCC - VTO.

Actualmente las tecnologías NMOS emplean como polarización untransistor MOS de empobrecimiento, en cuyo proceso de integración secrea un canal mediante implantación iónica, de forma que conduceincluso en ausencia de tensión entre puerta y fuente; su tensión umbrales negativa VTO < 0, de modo que para cortar la conducción se requiereuna tensión de puerta aún más negativa que destruya el canal.

El análisis circuital de los tres inversores es análogo: - para Vi < VTO eltransistor inferior se encuentra en corte y el superior comunica a lasalida la tensión VCC: Vo = VCC = 1 (si bien en el segundo caso seproduce un desplazamiento de dicha tensión: Vo = VCC - VTO ); - para Vi>> VTO el transistor inferior conduce, pero también lo hace el transistorsuperior: es preciso establecer una relación geométrica entre ambospara que el transistor inferior presente una resistencia mucho menorque el superior y la tensión de salida sea muy pequeña: Vo << 1 V (con

lo cual Vo 0).

Habida cuenta de que la intensidad que conduce un transistor MOS esdirectamente proporcional a su anchura W e inversamente proporcional

a su longitud L, para asegurar que, cuando conducen ambostransistores, el inferior presente una resistencia mucho menor que la deltransistor superior se requiere que:

[W/L]inferior >> [W/L]superior.

Esta desigualdad expresa una relación entre las geometrías de los dostransistores que ha de mantenerse en el diseño y posterior integraciónde este tipo de puertas NMOS. La tecnología NMOS actual utiliza puertas

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 6/51

 

formadas por un plano de transistores activos NMOS y un transistor MOSde empobrecimiento como resistencia de polarización; aprovecha

plenamente la tensión de alimentación, pues VoH = VCC y VoL 0 V, ysu consumo es muy reducido, ya que Ri ~ ∞ y la resistencia del

transistor de polarización se hace adecuadamente alta. Esta tecnologíaresulta muy apropiada para la integración de muy alta densidad (VLSI) ysigue utilizándose en grandes bloques digitales(microprocesadores, memorias, etc.) y en los circuitos integradosprogramables de tipo matricial (PROM, PAL, PLA, PLS).

Ahora bien, la utilización conjunta de transistores de canal N y de canalP (NMOS y PMOS) permite que el consumo estático de las puertas seanulo; ello dio lugar a la lógica CMOS (lógica con transistores MOScomplementarios).

La primera serie CMOS adoptó el indicativo 40 y presentaba fuertes

limitaciones en cuanto a velocidad e inmunidad frente al ruido. Estaserie admite un amplio intervalo de tensiones, desde 3 a 18 voltios, yrizados del 10 % (debido a su reducido consumo), lo cual elimina lanecesidad de un buen filtrado y estabilidad en la fuente de alimentación;su velocidad depende fuertemente de la tensión de alimentación, contiempos de propagación de 200 ns para VCC = 3 V que pasan a ser de100 ns para VCC = 5 V y se reducen a 20 ns

cuando VCC = 15 V.

La gran difusión que había tenido la familia TTL, con anterioridad a ladisponibilidad de integrados CMOS, había habituado a quienes

trabajaban en el ámbito de la electrónica digital a la utilización delos circuitos integrados de dicha familia y a conocer los números y losterminales de tales circuitos; por ello, atendiendo a la demanda de losusuarios, se desarrolló la serie 74C, compatible en cuanto a funciones yterminales de los circuitos integrados del mismo número con la familia TTL (por ello adopta el mismo indicativo numérico 74).

Las características de la primera serie 74C son algo mejores que las dela serie inicial 40; pero, muy pronto, el desarrollo continuado de lastecnologías de integración MOS hizo posible la utilización de transistoresde dimensiones cada vez más pequeñas y, consiguientemente, más

rápidos.La serie 74HC de «alta velocidad» ofrece la misma velocidadde trabajo que la serie LS-TTL (tiempos de propagación inferiores a 10ns) y análoga inmunidad frente al ruido, con un consumo estático nulo;por ello, ha desplazado por completo a la familia TTL y es actualmente lamás utilizada.

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 7/51

 

Para facilitar la utilización conjunta de circuitosintegrados TTL y CMOS se introdujo la serie 74HCT, compatible con losniveles de tensión y de intensidad de la familia TTL, que permite laconexión directa entre ambas familias.

Recientemente, se ha presentado una serie avanzada 74AHC, con

tiempos de propagación inferiores a 5 ns y una significativa reduccióndel «ruido» que las puertas producen en su conmutación. Existe tambiénuna serie de alta velocidad 74AC, con tiempos de propagación del ordende 3 ns, pero conproblemas de «ruido» en la

conmutación debido a la gran verticalidad de sus flancos.

Lógica «interbús»

Una aplicación particular de los circuitos digitales querequiere prestaciones específicas se refiere a aquellos circuitos que hande situarse en medio de un bus (adaptadores de bus, controladores odecodificadores, etc.); tales circuitos, a los que nos referiremos con elcalificativo de «interbús», precisan de tiempos de propagación muybajos para no retrasar las señales que circulan por el bus y de altasintensidades de salida, ya que el bus que transmiten suele ir conectado

a un amplio número de circuitos.La serie 74ALS, además de sus reducidos tiempos de propagación,inferiores a 4 ns, permite intensidades de salida de 24 mA para el 1 y 32mA para el0, resultando adecuada para su utilización «interbús».Por otraparte, el proceso de desarrollo de las tecnologías MOS ha proseguido através de la integración conjunta de transistores MOS y transistoresbipolares NPN, mediante una ampliación directa del proceso deintegración CMOS. Esta nueva tecnología, mezcla de bipolar y CMOS,recibe el nombre de BiCMOS y resulta muy apropiada para los circuitos«interbús» y para la integración de circuitos mixtos, con parte analógicay parte digital.

Una puerta (o un bloque integrado) CMOS necesita que los transistoresque proporcionan la salida sean de gran anchura para que la intensidadsuministrable sea del orden de 10 mA. La tecnología BiCMOS añade a laspuertas CMOS una etapa de salida totem pole de transistores bipolares,análoga a la que llevan las puertas TTL, la cual permite altasintensidades de salida y evita el fuerte efecto capacitivo de lostransistores MOS de gran anchura.

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 8/51

 

La tecnología BiCMOS ha evolucionado a través de diversas series, delas cuales se ha consolidado y se utiliza actualmente la serieavanzada 74ABT(advanced BiCMOS technology), que permiteintensidades de salida de 32 mA para el 1 y 64 mA para el 0 y cuyostiempos de propagación son menores de 3 ns.

Además, la tecnología BiCMOS presenta consumo estático también nulopara su salida en alta impedancia, siendo así que en tecnología TTLdicho consumo es aún más elevado que para salida booleana 0/1.

Lógica de baja tensión

En la última década ha adquirido una gran importancia el desarrollo decircuitos de muy bajo consumo, en particular para sistemas portátiles,aplicaciones médicas, sistemas de alimentación ininterrumpida o porenergía solar,... y, en general, para reducir la fuente de alimentación y elconsumo energético que requieren los sistemas digitales amplios.

Ciertamente el consumo CMOS estático es nulo pero no así el dinámico,el cual es apreciable en el caso de altas frecuencias. Ahora bien, elconsumo dinámico depende cuadráticamente de la tensión dealimentación (VCC)2 y, por ello, una disminución de la misma tiene unaincidencia muy favorable sobre el consumo global de los circuitos CMOS:la reducción de la tensión típica de 5 V a otra de 3 V se traduce en unadisminución del consumo a la tercera parte (ahorro del 65 %).

Se han desarrollado series de «bajo voltaje» cuya tensión nominal es de3,3 V que admiten también tensiones de alimentación inferiores,abarcando el intervalo que va desde 1,2 hasta 3,6 V; este intervalocubre adecuadamente desde las pequeñas baterías de níquel-cadmio 1,2 V hasta las pilas de litio de alta capacidad 3 V, pasando porlas diminutas pilas de mercurio 1,3 V y las habituales pilas alcalinas 1,5V.

La serie 74LV es equivalente a la 74HC para bajas tensiones dealimentación, con análogos tiempos de propagación (~10 ns) cuando latensión de alimentación no es inferior a 3 V; sus tiempos de propagaciónaumentan fuertemente al disminuir la tensión, situándose en los 50 nspara 1,2 V.

Existe asimismo una serie BiCMOS de baja tensión 74LVT para trabajaren el intervalo 2,7-3,6 V con tiempos de propagación inferiores a 4 ns.

Lógica de Altas Velocidades

Para la construcción de sistemas digitales que han de funcionar a muyaltas velocidades (por encima de los 50 MHz) es preciso utilizar seriesespeciales, con muy bajos tiempos de propagación.

La serie CMOS 74AC (tiempo de propagación de 3 ns) alcanza los 80MHz de frecuencia de reloj en los sistemas síncronos, mientras que las

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 9/51

 

series TTL74F y 74AS (2,5 y 1,5 ns, respectivamente) permiten trabajarcon frecuencias de reloj de 100 y 150 MHz, respectivamente.

Para velocidades aun mayores se cuenta con una familiaultrarrápida ECL (lógica de acoplo por emisor) que utiliza como etapabásica un amplificador diferencial, aprovechando la intensidad constante

que tal etapa conduce para conmutarla entre las dos ramas queconfiguran la etapa diferencial.

La familia ECL no emplea la conmutación en tensión entre los estados decorte y saturación (con los retrasos inherentes a la transición entreambos) sino que funciona en «modo de corriente», haciendocorresponder cada valor booleano con la conducción de intensidad poruna de las ramas del amplificador diferencial.

La intensidad que circula por la puerta ECL es constante y los estadosbooleanos vienen definidos por el paso de dicha intensidad por una uotra de las dos ramas diferenciales. Los transistores no alcanzan lasituación de saturación, por ello su conmutación es muy rápida; sustiempos de propagación, inferiores a 0,8 ns (serie 100K), permitenalcanzar 300 MHz de velocidad de reloj en los sistemas síncronos.

El consumo de la familia ECL es relativamente alto, cercano a los 40 mWpor puerta. En cambio, al no existir variaciones de intensidad entreambos estados booleanos, se evita el «ruido electromagnético» que lasconmutaciones producen sobre las líneas de alimentación; esta

anulación del ruido «auto inducido» es muy importante cuando setrabaja a muy altas frecuencias y, por tanto, los intervalos de tiempodisponibles para la estabilización delos valores booleanos son muypequeños.

Conviene expresar aquí la siguiente aclaración: Acostumbrados comoestamos en los últimos años a las extraordinarias velocidades delos procesadores(que alcanzan varios GHz) debe tenerse en cuenta quese refieren al interior del circuito integrado y que la velocidad de trabajo

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 10/51

 

«hacia fuera», en sus terminales, es considerablemente inferior. En elinterior de un circuito integrado pueden conseguirse velocidades muyaltas, debido a que los componentes y conexiones internos sondiminutos y los efectos capacitivos son muy reducidos; en cambio, lavelocidad de trabajo del circuito integrado en relación con el exterior ha

de referirse a capacidades del orden de 10 pF y a etapas de salidaamplias, capaces de suministrar varios miliamperios.

Descripción breve de las familias RTL, DTL, ECL:

RTL

Acrónimo inglés para Resistor to Transitor Logic: "Lógica resistor atransistor". La primera familia lógica en aparecer antes de la tecnologíade integración. La familia lógica de resistencia transistor fue la primeraen hacer su aparición en los catálogos comerciales. Al reducirse elefecto del desequilibrio de corriente se obtiene un mayor abanico desalida. Contra esta ventaja se tiene que las resistencias en serieproducen el efecto adverso de disminuir la velocidad de conmutación delcircuito, debido a que la capacidad de entrada de los transistores debecargarse y descargarse a través de resistencias adicionales, lo cualproduce un incremento en la constante de tiempo del circuito. Por lotanto, con los circuitos RTL se debe buscar un arreglo entre el abanicode salida y la velocidad de conmutación. Valores normales son, unabanico de salida de 4 ó 5, con un retardo de conmutación de50nanosegundos. Tiene una inmunidad al ruido relativamente pobre. Elmargen de ruido de la tensión lógica 0 a la tensión del umbral es deunos 0.5 voltio, pero de la tensión lógica 1 a la tensión de umbral es desolamente unos 0.2 voltio.

DTL

El DTL, o Diodo Transistor Logic es un diodo que trabaja con tensiones

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 11/51

 

de Vbase = − 2V y

VCC = 4V. Al tener una tensión de base de 2V se necesitaba una fuenteadicional y por ello aparece en 1964 la DTL modificada.

Características típicas VOH = 4.8V, VOL = 0.2V, VIH = 1.5V, VIL = 1.2V,PDPuerta = 10mW, tP = 30ns, Fan − Out = 8.00, Alimentación = 5V.

ECLEmitter Coupled Logic (Lógica de emisores acoplados). Pertenece a lafamilia de circuitos

MSI implementada con tecnología bipolar; es la más rápida disponibledentro de los circuitos de tipo MSI.

SSI, SSI es acrónimo del inglés Small Scale Integration (integración abaja escala) y hace referencia a los primeros circuitos integrados que sedesarrollaron. Cumplían funciones muy básicas, como puertas lógicas y

abarcan desde unos pocos transistores hasta una centena de ellos. Loscircuitos SSI fueron cruciales en los primeros proyectos aerospaciales, yviceversa, ya que los programas espaciales como Apollo o el misilMinuteman necesitaban dispositivos digitales ligeros. El primero motivóy guió el desarrollo de la tecnología de circuitos integrados, mientrasque el segundo hizo que se realizara una producción masiva. Estosprogramas compraron prácticamente la totalidad de los circuitosintegrados desde 1960 a 1963, y fueron los causantes de la fuertedemanda que originó un descenso de los precios en la producción de1000 dólares la unidad (en dólares de 1960) hasta apenas 25 dólares launidad (en dólares de 1963).

El siguiente pasó en el desarrollo de los circuitos integrados, que tuvolugar a finales de los 60, introdujo dispositivos que contenían cientos detransistores en cada chip y fue llamado MSI:

Escala de Media Integración (Medium Scale Integration).

MSI, A finales de los 60 se introdujeron dispositivos que contenían

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 12/51

 

cientos de transistores cada chip, llamados MSI, Integración a mediaescala (MediumScale Integration).

Económicamente eran circuitos atractivos porque mientras producirloscostaba ligeramente más que los dispositivos SSI, permitieron fabricar

sistemas electrónicos más complejos utilizando placas impresas máspequeñas, menos trabajo al ensamblarlos (ya que contenían menoscomponentes) y otras ventajas.

Parámetros o características para seleccionarfamilias lógicas (Definir cada uno de ellos)

Características a tener en cuenta en una familia lógica

 

Las características funcionales de una familia que es preciso tener en

cuenta para su utilización en el diseño, montaje y comprobación desistemas digitales son las siguientes:

Esquema y comportamiento circuital de su puerta básica Tensión de alimentación  Tensiones e intensidades Vo, Io, Vi, Ii, para ambos valoresbooleanosVelocidad de trabajo

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 13/51

 

ConsumoIntervalo de temperaturasConectividad (fan-out, fan-in y flexibilidad de entradas y salidas)CosteOtra característica de particular importancia, el comportamiento

frente al «ruido electromagnético»Esquema y comportamiento

 

circuital de la puerta

 

básica

En primer lugar, es preciso conocer el esquema del circuito queconfigura la puerta básica de la familia lógica, a un nivel genérico yconceptual (que no tiene necesariamente que incluir todos los detalles),y comprender su comportamiento eléctrico en los dos estados booleanosy en las transiciones entre ambos. Parte fundamental de estecomportamiento es identificar con claridad la variable física quediferencia la situación que corresponde al 0booleano de la que

corresponde al 1; es decir, la causa física que determina el que la puertalógica se encuentre en un estado booleano o en el otro.

Las puertas CMOS contienen dos planos de transistores (PMOS y NMOS)y para cada vector de entrada conduce solamente uno de ellos. Cadatransistor se encuentra en conducción o en corte según que la tensiónentre puerta y fuente supere o no a la tensión umbral del transistor: lostransistores NMOS conducen cuando Vi > VTO y los PMOS lo hacencuando Vi < VCC - VTO. La combinación dual serie-paralelo entre ambosplanos determina que conduzca uno y solamente uno de ellos; elplano P transmite a la salida un 1, mientras que el plano N lleva la salida

a 0.La puerta básica TTL se encuentra conformada por tres etapassucesivas: una puerta "y" de entrada, un inversor central y unamplificador de intensidad que configura la etapa de salida. Ladiferencia entre los dos estados booleanos corresponde al hecho de quela intensidad que circula por la etapa inicial (la intensidad en laresistencia de la puerta "y") sea asumida «hacia afuera» a través dealguna de sus entradas (0 booleano en la misma) o circule «haciaadentro» saturando el transistor intermedio T (situación quecorresponde a todas las entradas a 1).

Del comportamiento circuital de la puerta básica puede deducirse unaserie de consecuencias prácticas que deben tenerse en cuenta en lautilización de los circuitos integrados de la familia.

Tensión de alimentación

La tensión típica de alimentación de los circuitos digitales es de 5voltios. Dicha tensión es la propia de las diversas series TTL (entre 4,75

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 14/51

 

y 5,25 V) que, además, requieren que su rizado sea muy reducido; ensuma, necesitan una fuente de alimentación bien filtrada y estabilizada.

Las puertas CMOS admiten tensiones de alimentación diversas dentro deun intervalo relativamente amplio y no requieren estabilidad ni ausenciade rizado en las mismas. La serie HC admite una alimentación entre 2 y

6 V.Actualmente hay una fuerte tendencia a utilizar tensiones dealimentación más reducida para disminuir el consumo dinámico y parapermitir, con ello, mayores velocidades de trabajo y mayores densidadesde integración. En tal sentido, la tensión de alimentación de 3 V estásustituyendo paulatinamente a la habitual de 5 V; cada vez es másfrecuente que circuitos integrados complejos y de muy alta velocidad sesuministren solamente para alimentación de 3 V e incluso paratensiones inferiores (2,5 V; 1,8 V).

? Tensiones e intensidades Vo, Io, Vi, Ii, para ambos valores booleanos

Interesa conocer los intervalos de tensión propios del 0 y del 1 booleanotanto en la entrada como en la salida, así como las intensidadesasociadas a dichos intervalos. Los valores de las tensiones puedenexpresarse en forma conjunta y directa mediante una gráfica «tensiónde salida / tensión de entrada» (función de transferencia Vo / Vi ),representando para cada valor de tensión de entrada entre 0 y VCC elvalor de tensión que adopta la salida.

Generalmente, los catálogos no incluyen estas curvas de transferenciasino que expresan tales datos en forma tabular mediante los siguientesparámetros:

+ Referentes a la entrada:

ViLmáx: tensión máxima que la entrada entiende como 0

ViHmín: tensión mínima que la entrada entiende como 1

IiL: intensidad en la entrada cuando su valor es 0

IiH: intensidad en la entrada cuando su valor es 1

+ Referentes a la salida:

VoL: tensión de salida para valor booleano 0

VoH: tensión de salida para valor booleano 1

Ambas tensiones de salida dependen de la intensidad que se requiere deella, de forma que se expresan siempre para una intensidaddeterminada: IoL eIoH, respectivamente.

Por convenio se asigna a las intensidades, tanto en las salidas como enlas entradas, el signo + cuando circulan hacia dentro de la puerta lógicao circuito integrado y el signo - si lo hacen hacia fuera. Los datos citados

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 15/51

 

de tensiones e intensidades de entrada y de salida, para los valoresbooleanos 0 y 1, pueden expresarse agrupados según el diagrama de lasiguiente figura (se representa la salida a la izquierda y la entrada a laderecha para referirse a un nudo booleano, es decir, a la conexión de lasalida de una puerta con la entrada de la siguiente, supuestas del mismo

tipo):

El anterior diagrama salida/entrada expresa, en forma conjunta yresumida, toda la información de interés sobre las tensiones eintensidades de los dos valores booleanos: - tensión de salidacorrespondiente para una determinada intensidad de salida - intervalode tensión que la entrada acepta como tal valor booleano

- intensidad que requiere la entrada.

En dicho diagrama queda reflejado, asimismo, el margen de tensiónpara cada uno de los valores booleanos: .V(0) = ViLmáx - VoL y .V(1) =VoH - ViHmín y la relación entre las intensidades de salida y deentrada Io / Ii en cada uno de ellos. El margen de tensión constituye unintervalo deseguridad, de forma que modificaciones de la tensión deentrada que se mantengan dentro del mismo no afectan a la tensión desalida, o sea, al valor booleano que proporciona la puerta. El cocienteentre intensidades representa el número de entradas que una salidapuede soportar en situaciónestática (en términos de intensidadsuministrable a las mismas).

Velocidad de Trabajo

 

Es obvio que la velocidad es un dato fundamental en sistemas que hande realizar miles de operaciones en tiempos mínimos; la velocidad de

trabajo determina la capacidad operativa del sistema. Más aún, habidacuenta de que las operaciones digitales son en gran medida repetitivas,en muchas ocasiones resultan preferibles arquitecturas con unos pocosmódulos que realizan grandes series de operaciones sucesivas, en lugarde utilizar un mayor número de módulos en paralelo. De esta forma, si lavelocidad de trabajo lo permite, cabe reducir el circuito operativo almínimo, con la consiguiente reducción de tamaño y de coste económico.

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 16/51

 

Al llegar una señal a la entrada de una puerta lógica, la respuesta adicha señal no aparece instantáneamente en la salida, sino que existeun cierto tiempo de retardo; este tiempo es diferente según la transiciónde estado de la puerta sea de 0 a 1 o de 1 a 0:

- tPLH o tP(1): «tiempo de propagación del 1», retardo de la salida

respecto de la entrada cuando la salida cambia de 0 a 1;- tPHL o tP(0): «tiempo de propagación del 0», retardo de la salidarespecto de la entrada cuando la salida cambia de 1 a 0.

Ambos tiempos de propagación suelen tener valores próximos entre sí,lo cual permite utilizar su promedio como tiempo de propagacióngenérico:

tP = (tPLH + tPHL) / 2.

Los tiempos de propagación, es decir, los retrasos de la salida respecto alas variaciones de las entradas dependen de la impedancia de carga

conectada sobre la salida, es decir, de la capacidad equivalente quepresenta el conjunto de entradas conectadas a ella.

Por ello, los tiempos de propagación se miden en condiciones similaresal funcionamiento normal de la puerta, supuesto un número máximorazonable de entradas conectadas a su salida; en el caso CMOS, susentradas son de tipo capacitivo, del orden de unos pocos picofaradios,de forma que los tiempos de propagación CMOS suelen medirse yexpresarse en relación a una carga de 50 pF.

Los valores típicos de los tiempos de propagación se expresan para25°C, ya que tales tiempos dependen de la temperatura, aumentandocon ella; esta dependencia se debe a que las resistencias de paso de lostransistores MOS aumentan con la temperatura, por disminuir con ella lamovilidad de sus portadores. Interesa, por ello, evitar el funcionamientode los circuitos digitales a temperaturas altas y, si es necesario, se lesdota de adecuados mecanismos de refrigeración.

Al conectar dos puertas, una a la salida de la otra, el tiempo depropagación del conjunto es mayor que los tiempos individuales pero esinferior a la suma de ambos. Es decir, los tiempos de propagación no sonlinealmente acumulativos ya que la segunda puerta inicia suconmutación antes de que la primera complete la suya. Para facilitar la

suma de tiempos en puertas sucesivas, cada tiempo de propagaciónsuele medirse por el retraso entre el punto medio de conmutación(tensión Vcc/2) de la onda de entrada y el punto medio de laconmutación de la señal de salida.

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 17/51

 

Una estimación aproximada de la velocidad de trabajo de un circuitodigital puede hacerse en la forma siguiente:

- parece razonable que en una secuencia de operaciones de una puertalógica o, lo que es lo mismo, en una secuencia de bits, el tiempodedicado a cada uno de ellos ha de ser mayor que el tiempo depropagación de la puerta;

- si denotamos con tBIT el tiempo mínimo para la propagación yformación estable de un bit, ha de asegurarse que, al menos, tBIT > 2tP para permitir que cada bit se estabilice antes de pasar al siguiente;

- de manera que f < 1/2 tP es una estimación adecuada de la velocidadde trabajo en términos de bits por segundo.

Otra medida de la velocidad de trabajo de una familia lógica laconstituye la máxima frecuencia de reloj que admiten sus biestablessíncronos fCK 

 

, que determina la máxima velocidad de trabajo de lossistemas secuenciales y, en particular, de los contadores y delos registros.

Cada una de las semiondas del reloj corresponde a la actuación de uno

de los dos biestables básicos que configuran un biestable síncrono(estructuramaster/slave), de forma que cada semionda debe abarcar unintervalo de, al menos, 2 tBIT; el periodo del reloj debe ser mayor que 4tP y su frecuencia máxima será: fCKmáx ~ 1/(4 tP).

Consumo

En general, un sistema digital está constituido por un gran número depuertas booleanas, de forma que el consumo energético, en términos deintensidad o de potencia, de una puerta individual queda multiplicadopor un número relativamente alto. Ello tiene importancia desde dospuntos de vista, consumo de energía (y consiguiente alimentación del

sistema) y disipación de calor (y mecanismos para facilitarla):- la fuente de alimentación (que proporciona la tensión de alimentaciónVCC) ha de suministrar suficiente intensidad, de acuerdo con el consumoglobal del sistema digital;

- la energía consumida por el sistema se disipa en el mismo en forma decalor que ha de ser desalojado para evitar un aumento excesivo de la

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 18/51

 

temperatura, lo cual requiere, en ocasiones, el correspondiente sistemade refrigeración.

Intensidad de alimentación y disipación de calor constituyen dosaspectos a tener en cuenta en el diseño de sistemas digitales; lacomplejidad, tamaño y coste de la fuente de alimentación y del

mecanismo de refrigeración dependen fuertemente del consumo,aumentando drásticamente con él.

Conviene tener en cuenta que el calentamiento de un circuito digital, porefecto de la disipación de potencia en el mismo, puede llevar a sudestrucción pero, mucho antes que eso, afecta a los tiempos depropagación de sus puertas lógicas que aumentan con la temperatura.En muchas ocasiones se precisa de un adecuado sistema derefrigeración simplemente para asegurar la velocidad de trabajo delcircuito. Por ejemplo, los procesadores Pentiumde los PCs, para alcanzarlas altas velocidades de tabajo que consiguen (varios GHz), requieren un

fuerte disipador con un ventilador situados directamente sobre el propiocircuito integrado, En cada uno de los dos estados booleanos tendremosun consumo estático:

ICCL = intensidad consumida cuando la salida es 0

ICCH = intensidad consumida cuando la salida es 1

Los datos de consumo estático que figuran en los catálogos vienenexpresados en términos de intensidad global consumida por el circuitointegrado; es decir, en el caso de puertas lógicas el consumo no seexpresa en términos de intensidad por puerta (ya que no puede medirseel consumo individual de una de ellas), siendo necesario dividir el datode catálogo por el número de puertas que configuran el integrado.

El consumo estático no incluye el debido a las transiciones entre los dosestados booleanos. Por ello, además del consumo estático, ha detenerse en cuenta el consumo dinámico, es decir, el que se producedurante las transiciones.

En la familia TTL prevalece el consumo estático, siendo el dinámicodespreciable respecto al estático; en cambio, en la familia CMOS elconsumo estático es nulo mientras que el dinámico es apreciable parafrecuencias por encima del MHz. El consumo dinámico depende de lafrecuencia de conmutación de las puertas booleanas: en cada transiciónse «gasta» una cantidad determinada de energía utilizada en la carga ydescarga de las capacidades presentes en el circuito (la energía que sedisipa al cargar o al descargar un condensador C a una tensión V esC.V2/2). Para efectuar elcálculo del consumo dinámico se utiliza lacapacidad equivalente de la puerta a efectos de disipación depotencia Cpd (power dissipation capacitance)

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 19/51

 

P = Cpd . (VCC)2 . f siendo VCC la tensión de alimentación y f lafrecuencia de conmutación (considerada en forma de onda cuadrada:paso de 0 a 1y posterior paso de 1 a 0).

Por otra parte, en la evaluación global del consumo dinámico de unsistema digital ha de tenerse en cuenta que no todas sus puertas o

biestables conmutan a la vez; aun más, en determinados subsistemas lohace solamente un pequeño número de ellas. Por ejemplo, enuna memoria RAM, al leer o escribir sobre ella solamente se activa unode los múltiples registros que la forman (obviamente, también conmutanel decodificador que selecciona los registros y el circuito de control deentradas/salidas).

Intervalo de temperaturas

 

Existe un intervalo de temperaturas para el que está garantizado elfuncionamiento de los circuitos integrados digitales: el intervalo«normal» de funcionamiento va de -40°C a 85°C para CMOS y de 0ºC a70ºC en TTL (en ambos casos con indicativo 74).

Existen, además, series denominadas «militares» para aplicaciones querequieren mayor rango de temperaturas, de -55°C a 125°C; sedistinguen porque su numeración empieza por 54 y su encapsulado escerámico.

Ha de tenerse en cuenta que las características de una puerta lógicavarían fuertemente con la temperatura; en general empeoran alaumentar la temperatura, lo cual se refleja en reducción de losmárgenes de ruido y de la velocidad de trabajo. El mismo circuitodesprende calor, como consecuencia de la disipación de la energía queutiliza en su funcionamiento, y causa una elevación de su propiatemperatura que, en ocasiones, puede ser importante. Por ello, el diseñode un sistema digital ha de tener en cuenta el rango de temperaturas enel que va a trabajar y, si es preciso, debe incluir un mecanismo derefrigeración adecuado.

Otra indicación de temperatura que proporcionan los catálogos es elrango que soportan los circuitos integrados para su almacenamiento,que suele ser de -65°C a 150°C.

Conectividad.

Se emplea un parámetro denominado fan-out (abanico de salida)o capacidad de carga para expresar el número de entradas que puedenconectarse sobre la salida de una puerta lógica. Este parámetro vienedeterminado por dos factores:

- el cociente entre las intensidades de salida y de entrada Io/Ii para cadavalor booleano, que representa el número máximo de entradas a las que

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 20/51

 

la salida es capaz de suministrar adecuada intensidad sin deteriorar elvalor booleano que les transmite;

- el cociente entre la capacidad de carga que la salida puede soportar(con referencia a unos tiempos de propagación determinados) y lacapacidad equivalente de las entradas (de las puertas a conectar) CL/Ci,

ya que una capacidad de carga mayor se traducirá en una disminuciónde la velocidad de trabajo de la puerta (un aumento de sus tiempos depropagación).

En la familia TTL la limitación relativa al fan-out viene dada por elcociente entre intensidades Io/Ii, pero no así en las series CMOS cuyaintensidad de entrada es nula y lo que limita es la carga capacitiva quepueden soportar CL/Ci.

CL no es un parámetro característico del propio circuito digital, sino lacapacidad de carga con la que ha sido medido el tiempo depropagación; es decir, para asegurar dicho tiempo de propagación espreciso que la capacidad que se conecta a la salida sea menor que CL.A efectos del fan-out o capacidad de carga de una puerta debe tenerseen cuenta que en el caso de bloques combinacionales, biestables,registros, etc.,? cada uno de los terminales de entrada se encuentraconectado a las entradas de varias puertas lógicas, de forma que suconexión sobre la salida de otra puerta o bloque supone una cargaequivalente a varias entradas; es decir, cada una de las entradas de unbloque digital ha de contabilizarse en términos de su cargaequivalente o sea del número de entradas individuales o básicas a lasque se encuentra conectada.

Asimismo se utiliza el término fan-in (abanico de entrada)o disponibilidad de entradas para indicar el número de entradas queposee una puerta lógica. La limitación en cuanto al número máximo deentradas con que puede construirse una puerta depende de laestructura electrónica de la misma: en el caso CMOS el número deentradas no debe ser superior a 6 u 8 debido al hecho de que laconexión de múltiples transistores MOS en serie empeora en granmedida las características de velocidad e inmunidad frente al ruido delas puertas.

Conviene recordar, en relación con las entradas de los circuitos

integrados MOS, que requieren una Manipulación cuidadosa, debido a laposibilidad de perforación de la delgadísima capa de óxido que conformala puerta de los transistores MOS; tal perforación puede producirse porla propia carga estática acumulada en el cuerpo de quien los maneja.

En los catálogos, los fabricantes indican una serie de normas para unamanipulación que evite las cargas estáticas (tanto el personal como lossoportes e instrumentos deben estar adecuadamente conectados a«tierra»); asimismo, los circuitos integrados MOS deben conservarse en

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 21/51

 

fundas antiestáticas y en ningún caso deben agarrarse por losterminales metálicos (pines) sino por la carcasa de plástico.

Interesa conocer la disponibilidad de diversas opciones de entradas y desalidas:

- Entradas con histéresis (entradas tipo Schmitt), que presentan dostensiones de conmutación o comparación Va y Vb y son útiles paraevitar rebotes (y para la construcción de osciladores astables). En lafamilia CMOS (alimentada a 5 V) las tensiones Va y Vb de las entradasde tipo Schmitt suelen ser simétricas, 2 y 3 V aproximadamente,mientras que en la familia TTL suelen ser mas bajas, 0,8 y 1,6 V.

- Salidas con posibilidad de desconexión (salidas triestado) que permitenconectar múltiples salidas en paralelo, actuando en cada momento unade ellas y manteniéndose en alta impedancia las demás.

- En ocasiones, se incluye en la salida una resistencia de valor alto

conectada a 0 V (resistencia de pulldown) o a VCC (pullup), paraasegurar que en la inicialización o en estado de alta impedancia la salidaadopte valor 0 o valor 1, respectivamente.

- Salidas de colector o drenador abierto que prescinden de lostransistores superiores (los que transmiten el 1). Son puertasincompletas que requieren una resistencia de polarización RP conectadaa la alimentación VCC y precisamente por eso resultan útiles paraefectuar acoplos con otras familias lógicas o con otros componentes

electrónicos que empleen niveles de tensión diferentes y para laconexión de varias salidas (operación "y" cableada). Existen

adaptadores de este tipo (buffer) que admiten tensiones o intensidadesrelativamente altas (hasta 15 ó 30 V de tensión y unos 50 mA deintensidad).

Coste

El coste es un parámetro esencial en cualquier diseño de ingeniería ysuele entrar en competencia con otras especificaciones del mismo,como pueden ser la velocidad de trabajo, el conjunto de prestaciones,etc.,... En «productos de consumo», de fabricación en serie, el costesuele ser uno de los parámetros más importantes del diseño; en cambio,en la realización de equipos de producción o de prototipos o pequeñas

series especializadas el coste suele quedar en un segundo orden deexigencias, precedido por las prestaciones que se requieren.

Comentario en relación con la forma actual de construir lossistemas digitales

 

Desde los años 70 las diversas familias lógicas integradas han permitidola disponibilidad de amplios catálogos de circuitos integrados, relativos apuertas lógicas, biestables, bloques combinacionales y bloques

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 22/51

 

secuenciales. Con estos «elementos constructivos» (con estas piezaso ladrillos digitales) el diseño de un sistema digital consiste en laadecuada selección y conexión de circuitos integrados estándar; elresultado es una «tarjeta» formada por un conjunto de circuitosintegrados sobre una placa de circuito impreso, cuyas pistas efectúan

las conexiones entre ellos.Los circuitos integrados estándar siguen siendo útiles para probarpequeños diseños, para simular el comportamiento de subcircuitosreducidos o, también, para prácticas de laboratorio en el procesode aprendizaje (para entrar en contacto con las puertas y los bloquesdigitales y con las características de la tecnología).

Pero la forma de proceder basada en seleccionar y conectar circuitosintegrados estándar «ha pasado a la historia». Hoy día, cualquier diseñodigital se construye dentro de un único circuito integrado:

- para la realización de prototipos o de pequeñas series se dispone decircuitos integrados programables para «encajar» sobre ellos,por programación, el diseño específico que interesa (la variedad de losdispositivos programables, en cuanto a tamaño y capacidad de acogerdiseños complejos, es enorme);

- cuando el número de ejemplares a utilizar es alto, es preferible fabricarel propio diseño, dando lugar a un ASIC (circuito integrado para unaaplicación específica).

Por ello, cada vez se utilizan menos los circuitos integrados estándar y,con ello, se desdibuja la idea de «Familia lógica integrada»; lo queimporta, en cuanto al diseño y al producto final, es:

- elegir un circuito integrado programable con capacidad y velocidadsuficientes para nuestro diseño y conocer en profundidad lascaracterísticas de tal circuito integrado;

- o bien, seleccionar un fabricante y, dentro de su oferta, un tipo de ASICadecuado para nuestro diseño y conocer, igualmente, las característicasde tales ASICs.

En todo caso, los aspectos funcionales a tener en cuenta son losdescritos en este apartado y, por lo general, tanto los dispositivosprogramables como los ASICs pertenecen a la gran familia lógica CMOS.

La tecnología CMOS, con sus diversas variantes y continuas mejoras (enespecial, en lo que se refiere a tamaño de los transistores y, con ello, ala densidad de integración y a la velocidad de trabajo) ha sido durante laúltima década, y lo seguirá siendo en la presente y en la próxima, la másadecuada para la integración de circuitos digitales (incluyendo losprogramables).

El ruido en los sistemas digitales

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 23/51

 

En el entorno físico de los sistemas digitales se encuentran siemprepresentes señales de tipo electromagnético que inciden sobre ellos, bienprocedentes del medio ambiental en el que se encuentran (motores,relés, transformadores, radiofrecuencias, emisiones de los cables,perturbaciones de la red, etc.,?), bien producidas por los propios

sistemas digitales (variaciones de consumo que generan parásitos sobrela alimentación, oscilaciones propias de los circuitos, acoplo entreseñales, radiación de las pistas y cables de interconexión, etc.,?).

  Todas estas señales reciben el nombre de «ruido» y son siempreindeseables para un sistema electrónico por cuanto pueden afectar a sucorrecto funcionamiento; en el caso de un sistema digital puedenmodificar puntualmente los valores booleanos presentes en el mismopor desplazamiento de las tensiones en los nudos del circuito.

El problema del «ruido electromagnético» es mayor enlas plantas industriales, en las que existe un gran número de máquinas,

motores y sistemas eléctricos de tipo diverso, cuyo funcionamientogenera ondas electromagnéticas en una amplia gama de frecuenciasque se transmiten, no solamente por el aire, sino también por todo tipode cables o conductores y, en particular, a través de la red de tensióneléctrica. Asimismo, la propia red puede encontrarse distorsionada porlas fuertes variaciones de consumo que suelen producirse,principalmente, por la conmutación sobre ella de elementos de potencia.

En un circuito electrónico las señales parásitas debidas al ruido se hacenpresentes en términos de tensión transmitida a través de lasinterconexiones del sistema; pero, también, en términos de potenciaque incide como onda electromagnética desde el exterior. En general, elruido que genera el propio sistema digital se transmite por el mismo enforma de señal de tensión, principalmente por las líneas de alimentación(VCC y 0), y el ruido electromagnético ambiental se recibe como señalde potencia radioeléctrica, captada por las diversas líneas, componentesy bucles del sistema que actúan como pequeñas antenas receptoras, enparticular las líneas de interconexión, incluidas las de alimentación.

Mecanismos físicos de generación y captación de ruido

 

Las leyes físicas ignoran las fronteras conceptuales que el diseñador

impone a su circuito y parte de la energía del mismo puede alcanzar aotros circuitos de su entorno y a otras partes del propio circuito;además, por causa de esas mismas leyes físicas, los componentescircuitales no se comportan de forma ideal (no se limitan a ser loselementos de circuito en los que el diseñador piensa) sino que presentanmultitud de efectos parásitos.

Por otra parte, los circuitos electrónicos, como circuitos eléctricos queson, serán afectados por los campos eléctricos, magnéticos y

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 24/51

 

electromagnéticos que llegan a ellos, procedentes de otros equipos ofenómenos de naturaleza eléctrica.

Los principales mecanismos físicos de generación o captación de «ruidoelectromagnético» son los siguientes:

- tensiones producidas por variaciones de intensidad sobre elementosauto inductivos

- actuación de los bucles de intensidad (espiras) como receptores ycomo emisores

- oscilaciones debidas a la presencia de autoinducciones y capacidadesparásitas

- acoplo capacitivo entre conductores próximos

- impedancia común en las líneas de retorno de varias señales.

A continuación, analizaremos con un poco de detalle estos fenómenos.

a) Todo conductor presenta una cierta componente inductiva y respondea las variaciones de la intensidad que conduce con un transitorio detensión:

.V = L.dI/dt.

De esta forma las variaciones de intensidad sobres las líneas dealimentación producen perturbaciones que afectan a la tensión quetransmiten. Lo mismo sucede con las variaciones de consumo sobre lared de tensión eléctrica, que provocan perturbaciones que sonpropagadas a través de la red.

 También en las líneas de señal se produce este efecto auto inductivo,pero tiene poca importancia, debido a que, por lo general, tales líneasson muy cortas; una excepción a tener en cuenta puede ser la línea quetransmite el reloj en los sistemas síncronos.

Los picos (glitches) de tensión originados dependen de la amplitud de lavariación de intensidad y, también, de la velocidad de dicha variación,de la pendiente dI/

 

dt, de forma que .I reducidas pero muy rápidaspueden producir .V apreciables; una línea conductora de 10 cm, cuyaautoinducción será cercana a 0,1 µH, responde a un aumento deintensidad de 10 mA en 1 ns con una variación de tensión de 1 V.

En la conmutación de una puerta booleana se producen importantesdI/dt

 

, debidas a la carga y descarga de sus capacidades parásitas y delas capacidades de entrada de las puertas conectadas a su salida.

Asimismo, en la conmutación suele presentarse un fuerte pico deintensidad, debido a que durante un muy pequeño intervalo de tiempopueden conducir a la vez los dos transistores de la etapa de salida de lapuerta: los dos planos P y N en el caso CMOS o los dos transistores de la

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 25/51

 

configuracióntotem pole en TTL. Este pico de intensidad a través de lamalla de salida es debido a que antes de pasar a corte los transistoresinferiores comienzan a conducir los superiores o viceversa; no tieneimportancia respecto al consumo, ya que su duración es mínima, pero sí respecto a la generación de ruido porque su amplitud es apreciable y su

pendiente muy alta.De esta forma, la conmutación de las puertas booleanas generaperturbaciones sobre la tensión de alimentación que afectan al conjuntodel circuito digital. Este ruido, producido sobre las líneas de alimentaciónpor las variaciones de intensidad en las conmutaciones de las puertas,puede reducirse en gran medida utilizando condensadores de desacoplo:pequeños condensadores de unos 10 nF conectados a los terminales dealimentación y situados justo al lado de cada circuito integrado.

La misión de los condensadores de desacoplo es «filtrar las altasfrecuencias», suministrando directamente las variaciones bruscas de

intensidad. No deben ser condensadores electrolíticos, ya que éstospresentan a altas frecuencias una componente inductiva en serie nodespreciable por lo que no resultan efectivos para el filtrado devariaciones muy rápidas.

b) En los circuitos electrónicos una señal eléctrica es transmitida de unpunto a otro del circuito mediante una intensidad que, luego, requiereuna línea de retorno; es decir, toda señal eléctrica, incluida la propiatensión de alimentación, forma un «bucle de intensidad» (circula através de una espira cerrada).

  Todo bucle o espira es un receptor de campos magnéticos y

electromagnéticos y la efectividad de tal recepción es tanto mayorcuanto lo es el área del bucle. De forma, que los cables y pistas deconducción de un circuito actúan como antenas y como espirasreceptoras de interferencias: recogen el efecto de los camposmagnéticos y de las ondas electromagnéticas que llegan hasta ellos.

De ahí la conveniencia de minimizar la longitud de las conexiones y elárea de los bucles: debe prestarse gran atención al diseño del circuitoimpreso, tanto en la colocación de los componentes como en las pistasde conexión. Los circuitos impresos no son un mero soporte mecánico yun simple conexionado eléctrico, sino que determinan la topología delcircuito y, con ella, los acoplamientos de las perturbaciones: un buendiseño geométrico es fundamental para prevenirlas.

Pero, además, en sentido inverso, cuando la intensidad es variable, losbucles generan campos magnéticos y ondas electromagnéticas, esdecir, cada bucle de intensidad puede producir interferencias, quecausarán perturbaciones sobre el propio circuito y sobre otros circuitos. También en lo que se refiere a la emisión de interferencias interesa en

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 26/51

 

gran medida minimizar la longitud de las líneas de conexión y el área delos bucles.

c) Cables o pistas largas presentan una autoinducción parásitaapreciable que puede combinarse con las capacidades parásitas delcircuito y producir oscilaciones. Normalmente, este tipo de oscilaciones

se evita con condensadores de desacoplo que filtren las alimentaciones,lo más cerca posible de las etapas funcionales.

d) Dos conductores próximos (por ejemplo, dos conductores de unmismo cable plano o dos pistas que circulan paralelas por una placa)presentan un efecto capacitivo entre ellos, de forma que una variaciónde tensión en uno de ellos es transmitida parcialmente como transitorioal otro conductor.

Ésta es otra razón para reducir la longitud de las pistas o cables deconexión y procurar que no circulen paralelas entre sí; cuando loanterior no es posible (buses o cables planos) puede reducirse mucho elacoplo capacitivo intercalando una pista intermedia conectada a tensión0 (masa).

e) Toda línea conductora presenta una impedancia (R, L) y, cuando pordicha línea viajan dos señales, tal impedancia es compartida por ambas(impedancia común) y las variaciones de tensión producidas por una deellas afectan también a la otra.

La línea de retorno suele ser utilizada, a la vez, por variasalimentaciones y/o señales, lo cual supone la existencia de unaimpedancia común, de modo que las caídas o variaciones de tensióngeneradas sobre dicha impedancia afectan a las diversas etapasconectadas a la línea de retorno.

Medida de la inmunidad frente al ruido

Interesa conocer el margen disponible frente al ruido, es decir, elintervalo dentro del cual el ruido no produce errores sobre los valoresbooleanos, porque los desplazamientos de tensión que provoca quedandentro de los intervalos asignados a tales valores. La inmunidad frenteal ruido debe considerarse tanto en términos de tensión, como entérminos de potencia y, especialmente, en estos últimos: el ruido es unapotencia parásita (energía actuante por unidad de tiempo) que perturbael sistema electrónico. El efecto de tal perturbación depende de laresistencia sobre la que actúa; sobre resistencias bajas generará débilesdesplazamientos de tensión, mientras que sobre altas impedancias darálugar a fuertes modificaciones de tensión.

Se considera el efecto del ruido sobre los nudos booleanos: los valoresbooleanos están presentes en la salida de cada puerta lógica y sobredicha salida se encuentra conectada la entrada o las entradas de laspuertas siguientes. Para cada uno de los valores booleanos la diferencia

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 27/51

 

entre la tensión de salida que corresponde a dicho valor y la tensiónlímite que la posterior entrada admite para ese mismo valor booleanoexpresa el margen de tensión, .V(0) y.V(1):

. V(1) = VoH ? ViHmín .V(0) = ViLmáx ? VoL.

Siempre que el efecto del ruido en tensión sea inferior a dicho margen lasegunda puerta lógica actuará correctamente pues el desplazamiento entensión permanece dentro del intervalo correspondiente al valorbooleano.

El margen de tensión no es completamente representativo de lainmunidad frente al ruido; interesa conocer también el margen depotencia (es decir, en términos de energía por unidad de tiempo): P =V2/R .P = (.V)2/R

Para calcular el margen de ruido en potencia es preciso conocer laresistencia equivalente presente en el nudo booleano:

Ro

En la conexión de una salida a una o varias entradas, la resistenciaequivalente corresponde al paralelo de la resistencia Ro de salida de laprimera puerta con las de entrada Ri de las siguientes y, en dichoparalelo, predomina la resistencia de salida Ro por ser de valor mucho

menor que las de entrada (lo cual viene exigido para que exista un buenacoplo en tensión).

La resistencia de salida puede medirse (o calcularse a partir de los datosde catálogo) considerando el desplazamiento en tensión que se produceen la salida cuando se fuerza un consumo de intensidad a través deella: Ro = |Vo - V'o| / I, siendo Vo la tensión de salida sin consumo deintensidad y V'ola tensión que corresponde a una intensidad I en lasalida.

Conocida la resistencia de salida de la puerta, el margen de ruido enpotencia será:

Diseño para evitar la producción y la recepción de ruido

En el diseño de un sistema digital es importante reducir al mínimo tantola generación de ruido por parte del propio sistema como la incidenciadel ruido electromagnético presente en su entorno.

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 28/51

 

Condensadores de desacoplo

 

La generación de ruido por parte de los circuitos integrados digitalespuede deberse, como hemos visto, a dos factores principales:variaciones de consumo u oscilaciones.

Las variaciones de consumo, particularmente en la conmutación de laspuertas, causan pequeñas oscilaciones amortiguadas sobre las líneas dealimentación (que necesariamente son largas para alcanzar a todo elcircuito); conviene reducir tales oscilaciones mediante condensadores dedesacoplo conectados sobre la alimentación: un condensador de unos 10nF (no electrolítico) al lado de cada circuito integrado.

El condensador de desacoplo de la alimentación proporciona los «picos»de variación rápida de intensidad que se producen en lasconmutaciones, evitando que tales dI/dt actúen sobre lasautoinducciones parásitas de las pistas de alimentación; además, divideen dos partes el «bucle de alimentación», reduciendo su área efectiva.

Estos mismos condensadores sobre la alimentación eliminan lasoscilaciones de alta frecuencia que aparecen en los circuitoselectrónicos por acoplo entre capacidades y autoinducciones parásitas(asimismo, conviene utilizar pistas de conexión cortas).

Los condensadores de desacoplo configuran un filtro LC pasa-bajo haciael circuito integrado que reduce las perturbaciones transmitidas a travésde las líneas de alimentación; el filtrado se produce en ambasdirecciones, también respecto a las perturbaciones del circuito integradohacia las líneas de alimentación.

Conviene asimismo filtrar la alimentación en la entrada de la misma acada placa circuital, mediante un par de condensadores de unos 100 µFy 100 nF, respectivamente (el segundo de ellos, no electrolítico); estefiltrado pasa-baja actúa; también; en ambas direcciones: impide el pasode las perturbaciones que llegan por las líneas de alimentación y evitaque las producidas en la placa se transmitan al resto del sistema.

Apantallamiento y separación galvánica

 

Las interferencias exteriores llegan a un circuito electrónico medianteondas electromagnéticas o a través de líneas de entrada o salida; setrata de poner pantallas frente a la propagación de tales perturbaciones.

Cuando un sistema digital va a trabajar en situación de alto ruidoelectromagnético ambiental (plantas industriales con máquinas ymotores potentes, etc.?), es preciso apantallarlo mediante una carcasade tipo ferro magnético que constituya una buena jaula de Faraday yaislar galvánicamente, si es posible, sus entradas y salidas, por ejemplomediante acopladores opto electrónicos.

La mejor efectividad de las carcasas se consigue mediante la utilizaciónde dos materiales: el exterior conductor (cobre) que refleja los campos

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 29/51

 

electromagnéticos y el interior de tipo ferro magnético que atenúafuertemente las ondas que lo atraviesan. Es preciso, además, minimizarlas dimensiones lineales de las aberturas de la carcasa, asegurar lacontinuidad eléctrica de la tapa de la misma y apantallaradecuadamente los cables de conexión que salen de la carcasa (cables

coaxiales, trenzados,...).Es importante conectar la carcasa a la «masa» (tensión 0 V) del circuitoque contiene para evitar acoplos capacitivos dobles entre conductoresdel circuito y la carcasa, que pueden causar peligrosas realimentacionespositivas; esta conexión debe hacerse en un solo punto, a través de uncondensador. Los acopladores opto electrónicos integrados estánconstituidos por un diodo emisor de radiación y un transistor fotodetector; de esta forma separan físicamente su entrada de su salida ytransmiten el correspondiente valor booleano a través de unaradiación óptica.

Los opto acopladores permiten establecer una separación galvánica enlas entradas y salidas que conectan el circuito con el exterior; estaseparación interrumpe la continuidad eléctrica y, con ella,la comunicación de ruido a través de ella, filtra fuertemente el ruido (yaque el escalón energético para atravesar un opto acoplador es alto),divide los bucles en dos partes (reduciendo su área efectiva) y rompe losposibles bucles que se forman al conectar la «masa» de las líneas largasde entrada o salida a «tierra» en sus dos extremos.

Filtro de red

En relación con la conexión a la red de tensión eléctrica de los circuitos

alimentados desde ella, es necesario filtrar las perturbaciones de altafrecuencia que se transmiten a través de la red y, a la vez, impedir queel circuito transmita interferencias hacia la red.

Ambos propósitos se consiguen mediante un filtro de red adecuado;suelen ser filtros de tipo LC en configuración ð que realizan el filtrado delas señales de alta frecuencia en ambos sentidos: un par decondensadores conectados a tierra a ambos lados de una bobina,duplicando dicho filtro para cada una de las dos líneas de entrada de lared y con ambas bobinas enrolladas sobre un toroide de ferrita de formaque los campos magnéticos debidos al consumo de intensidad secompensen y no se sature la ferrita.

Plano de masa

Una última consideración, que resulta ser de suma importancia, serefiere a disponer de una buena distribución de la «masa» (nudo detensión de referencia, 0 V); se trata de los caminos de retorno (tantopara la alimentación como para las señales), con el objetivo de reduciren lo posible la longitud de las líneas de retorno, el área de los buclesque conforman y la impedancia compartida que presentan.

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 30/51

 

Lo ideal, a ser posible, es configurar un «plano de masa», dedicando aella toda una capa de circuito impreso multicapa. Sobre un plano demasa los caminos de retorno de la alimentación y de las señales seajustan a la condición de recorrido mínimo en el caso de señales de bajafrecuencia o de área mínima de bucle para señales de alta frecuencia;

ambas situaciones son las más favorables desde el punto de vista decaptación o generación de ruido.

Además, este tipo de caminos reduce también al mínimo la impedanciacomún compartida por varias señales: en el caso de bajas frecuenciasprevalece el efecto resistivo de tal impedancia, mientras que parafrecuencias altas importa más el aspecto inductivo. Cuando no esposible disponer de un plano de masa, conviene distribuir dicha tensión0V en la forma que más se aproxime al mismo: aprovechar toda lasuperficie libre del circuito impreso para generar «áreas de masa»;utilizar pistas directas, cortas y gruesas; conectar, en la medida de loposible, las diversas pistas de «masa» en retícula;... Cuando coexistanen una misma placa circuital partes digitales, analógicas y/o de potenciaconviene trazar por separado las líneas de masa de las mismas, deforma que los retornos de intensidad de la parte digital no se veanafectados por los analógicos o de potencia y viceversa.

Características eléctricas de TTL y CMOS

Voltajes de entrada y salida para nivel bajoy nivel alto

CARACTERÍSTICAS DE ENTRADALas características de entrada en las familias lógicas CMOS no suelentener importancia debido a la casi nula intensidad de entrada a nivel altoy bajo que requieren. Sólo destacaremos los niveles de tensión deentrada críticos para el estado alto y bajo.

En cuanto a las familias TTL, las características de entrada sonimportantes, más a nivel bajo que a nivel alto. A nivel alto la intensidad

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 31/51

 

que requieren las familias TTL es casi despreciable. Por otra parte, anivel bajo, se ve la diferencia entre la intensidad que puede dar, porejemplo, la familia TTL-S para una I de 0 V y la que ofrece la familia TTL-ALS para esa misma tensión de entrada. La intensidad de entrada de lafamilia lógica TTL-ALS es tan reducida debido a la incorporación en la

entrada de la puerta de un transistor pnp, el cual limita la intensidad deentrada a nivel bajo a la corriente de base de dicho transistor. Esto es unfactor positivo a tener en cuenta a la hora de conectar cargas TTL-ALS ala salida de otra puerta cualquiera.

CARACTERÍSTICAS DE SALIDA

Las características de salida tienen una gran importancia al efectuar undiseño digital. En las familias lógicas CMOS, existe una pronunciadadiferencia entre unas y otras respecto a las características de salida.Podemos ver que la corriente de salida a nivel alto y bajo de la familia74ACT para una determinada tensión de salida (VOH 0 VOL) es muy

superior a la de la familia 4000B. Esta mayor corriente de salida permitea la puerta 74ACT tener una mayor capacidad para gobernar puertas uotro tipo de cargas.

Por lo que concierne a las familias TTL, para una tensión de salida a nivelalto de 3.5 V, podemos ver que la familia TTL-AS es la que más corrientede salida a nivel alto suministra; o en otras palabras, para que sutensión de salida VOH descienda a 3.5 V, es necesaria una mayorcorriente de salida (mayor número de cargas conectadas). Por otro lado,la familia TTL que menos corriente de salida a nivel alto suministra es la TTL-Estándar;

o dicho de otra forma, es la que con más facilidad desciende su mayornivel alto de salida a 3.5 V.

A nivel bajo, la familia TTL que más corriente de salida necesita paraelevar su plo, a 0.5 V es la TTL-AS, mientras que por el contrario, la quemenos corriente de salida necesita para conseguir ese nivel es la TTL-LS,o lo que es lo mismo, la familia TTL-LS es, la que con menos cargaconectada a su salida, aumenta más fácilmente su tensión VOL, en estecaso a 0.5 V.

De entrada pueden producir diferentes voltajes de salida. Lascaracterísticas de transferencia entrada-salida completa puedendescribirse con la grafica.

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 32/51

 

El voltaje de entrada varía de 0 a 5v como se observa. Se puede definir

un nivel de entrada Bajo de CMOS como cualquier voltaje inferior a 2.4vy un nivel de entrada Alto como cualquier voltaje superior a 2.6v.Solamente cuando la entrada se encuentra entre 2.4 y 2.6v el inversorproduce un voltaje de salida no lógico, bajo esta definición.

Por desgracia, la característica típica de transferencia que se indica essolo eso típica, no se puede garantizar. Esta varía grandemente bajodiferentes condiciones de voltaje de alimentación, temperatura y cargade salida. Las características de transferencia pueden inclusive variardependiendo de la fecha de fabricación del dispositivo.

VOHmin.- El mínimo voltaje de salida en el estado AltoVIHmin.- El mínimo de voltaje de entrada que se garantiza será reconocidocomo Alto

VILmax.- El máximo voltaje de entrada que se garantiza será reconocidocomo BajoVOLmax.- El máximo voltaje de salida en el estado Bajo

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 33/51

 

  Todos los parámetros anteriores son garantizados por el fabricante.Cuando las salidas del dispositivo se conectan a otras entradas CMOS, lacorriente de salida es baja, de modo que hay muy poca caída de voltajea través de los transistores de salida. El voltaje de alimentación VDD y el

voltaje de tierra se denominan líneas de alimentación. Normalmente losniveles de CMOS son una función de las líneas de alimentación. VOHmin---99% de VDD

VIHmin----70%de VDD 

VILmax----30%de VDD 

VOLmax---1% de VDD 

Margen de ruidoSe denomina ruido a "cualquier perturbación involuntaria que puedeoriginar un cambio no deseado en la salida del circuito." El ruido puedegenerarse externamente por la presencia de escobillas en motores ointerruptores, por acoplo por conexiones o líneas de tensión cercanas opor picos de la corriente de alimentación. Los circuitos lógicos debentener cierta inmunidad al ruido la cual es definida como "la capacidadpara tolerar fluctuaciones en la tensión no deseadas en sus entradas sinque cambie el estado de salida". Los fabricantes establecen un margende seguridad para no sobrepasar los valores críticos de tensión conocidocomo MARGEN DE RUIDO.

Margen de ruido en alto. Es el valor en tensión de ruido quepodría sumarse a la señal que entra a la compuerta en estudio, sinque esta deje de interpretar dicho nivel total como un “1” lógico.Margen de ruido en bajo. Es el valor en tensión de ruido quepodría sumarse a la señal que entra a la compuerta en estudio, sinque ésta deje de interpretar este nivel total como un “0” lógico.

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 34/51

 

Cmos :

Normalmente, los márgenes de ruido N-MOS están alrededor de 1.5Vcuando operan desde VDD = 5 V, y serán proporcionalmente mayorespara valores más grandes de VDD.

El margen de ruido será:

Nivel alto 4.9V-3.5V=1.4V

Nivel bajo 1.5V-0.1V=1.4

Comúnmente los márgenes de ruido del N-MOS están alrededor de 1.5vcuando operan desde Vdd=5v y serán proporcionalmente mayores paravalores más grandes de Vdd’.

Los márgenes de ruido para cada serie también se enumeran en la

siguiente tabla.

Vnh= Voh(min)-Vih(mín)

Vnl= Vil(máx)-Vol(máx)

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 35/51

 

Se debe tener en cuenta que, en general, los dispositivos CMOS tienenmárgenes de ruido más grandes que TTL. La diferencia sería aun mayorsi se hicieran funcionar los dispositivos CMOS con un voltaje desuministro mayor de 5V.

Los márgenes de ruido se definen para cada uno de los niveles lógicosson margen de ruido en alto y margen de ruido en bajo

 TTl:

– Márgenes de ruido: medida de la inmunidad al ruido de un circuito –VNH= VOH(min) - VIH(min) – VNL= VIL(max) - VOL(max)

Vil mac. El voltaje de entrada máximo garantizado para ser reconocidocomo un nivel BAJO 0.8v, para la mayoría de las familias TTL

Volmax. El voltaje de salida máximo en el estado BAJO y es de 0.5v parala mayoría de las familias.

En el estado ALTO, la especificación Vohmin de la mayoría de lasfamilias TTL excede a Vlhmin por 0.7V, de modo que TTL tiene unmargen de ruido Cd de 0.7v en el estado ALTO. Es decir, le toma por lomenos 0.7v de ruido corromper una salida ALTO en el peor de los casosen un voltaje que no esté garantizado que sea reconocible como unaentrada ALTO. Sin embargo, en el estado BAJO, Vilmax excede Volmaxpor solamente 0.3v. en general los circuitos TTL y compatibles con TTLtienen la tendencia a ser más sensibles al ruido en el estado BAJO queen el estado ALTO.

Corrientes máximas de entrada y salida en nivelbajo y nivel alto

 Todo dispositivo que se conecte a la salida de otro inyecta o extraecorriente al primero; entonces se dice que el primero se carga, o que el

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 36/51

 

segundo es la carga del primero. Los siguientes parámetros nos dicencuanta carga (medida de corinte) puede manejar una puerta lógica.

Una salida TTL actúa como una carga de corriente en el estado BAJO,debido a que recibe

corriente de la entrada dela compuerta que maneja.

La figura muestra unasalida TTL conectada a laentrada de otra compuerta(la carga) para las doscondiciones posibles delvoltaje de salida. En elestado BAJO de la salida,

representada en la figura (a), el transistor de Q4 de la compuerta demanejo está encendido, lo que pone el punto X en “cortocircuito” contierra. El voltaje del estado BAJO en el punto X polariza en directo a launión base-emisor de Q4 se comporta como disipador de corriente, laque obtiene de la corriente de entrada (Iil) de la compuerta de carga.

CMOS :

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 37/51

 

Capacidad de carga (fan-out)

En electrónica digital , el fan-out de una puerta lógica de salida es elnúmero de entradas de la puerta a la que está conectado.

DC fan-out

Una puerta lógica perfecta habría infinita impedancia de entrada ycero impedancia de salida , lo que permite una salida de la puerta para

manejar cualquier número de entradas de la puerta. Sin embargo, desdeel mundo real las tecnologías de fabricación presentan menos decaracterísticas perfectas, un límite será alcanzado en una salida de lapuerta no puede conducir más corriente en las entradas de la puertaposterior - Si lo intenta, hace que la tensión caiga por debajo del niveldefinido por el nivel de la lógica en que el cable y provocar errores.

El abanico de salida es simplemente el número de entradas que sepueden conectar a una salida antes de que la corriente requerida por lasentradas supera la corriente que puede ser entregado por la producción,manteniendo los niveles correctos de la lógica. Las cifras actualespueden ser diferentes para el cero lógico y la lógica y un estados y enese caso hay que tener la pareja que le dan la menor fan-out. Esto sepuede expresar matemáticamente como

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 38/51

 

( es la función del piso ).

Va en estas cifras por sí solas TTL puertas lógicas se limitan a tal vez 2 a10, dependiendo del tipo de la puerta, mientrasCMOS puertas han DCfan-outs que son generalmente mucho más alta que es probable que

ocurra en los circuitos de prácticas (por ejemplo, con NXP Semiconductor especificaciones para sus chips CMOS HEF4000 serie a25 ° C y 15 V ofrece un abanico de salida de 34 mil).

Ac-Fan-out

Sin embargo, las entradas de las puertas reales tienen capacidad, así como la resistencia a los raíles de suministro de energía . Esta capacidadse reducirá la transición de salida de la puerta anterior y por lo tanto,aumentar su tiempo de propagación . Como resultado, en lugar de unafija fan-out el diseñador se enfrenta a un trade off entre el abanico desalida y retardo de propagación (que afecta a la velocidad máxima del

sistema en general). Este efecto es menos marcada para los sistemas TTL, que es una de las razones por las que mantiene una ventaja develocidad en CMOS por muchos años.

Dinámico o de CA fan-out no, DC fan-out, por lo tanto, es el principalfactor limitante en muchos casos prácticos, debido a la limitación develocidad. Por ejemplo, supongamos que un microcontrolador cuentacon 3 dispositivos en su dirección y las líneas de datos, y elmicrocontrolador se puede a 35 pF de capacitancia de autobuses en sumáxima velocidad de reloj. Si cada dispositivo tiene 8 pF de capacitanciade entrada, sólo 11 pF de capacidad de seguimiento es

permisible. (Restos de enrutamiento en circuitos impresos por lo generaltienen 2.1 pF por pulgada por lo que la traza puede ser de 5,5centímetros de longitud como máximo). Si esta condición largo de rastrono se puede cumplir, entonces el microcontrolador debe funcionar a unavelocidad de bus más lento para confiable operación, o un chip de buffercon mayor unidad actual debe ser añadido. Impulsar una mayorcorriente aumenta la velocidad ya que I = C * dV / dt, más simplemente,la corriente es la tasa de flujo de carga, por lo que aumentó los cargosactuales de la capacidad más rápido, y la tensión en un condensador esigual a la carga de veces la capacidad. Así, con más actual, los cambiosde voltaje más rápido, lo que permite más rápido de señalización a

través del bus.Desafortunadamente, debido a las altas velocidades de los dispositivosmodernos, IBIS simulación puede ser necesaria para la determinaciónexacta de la dinámica del abanico de salida desde dinámico fan-out noestá claramente definido en la mayoría de las hojas de datos. (Vea elenlace externo para más información.)

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 39/51

 

Manejo de entradas no usadas

Entradas TTL no utilizadas.

Una entrada desconectada TTL actúa como un nivel lógico alto, ya quela unión emisorbase en el transistor de entrada está polarizada eninversa. No obstante es mejor no dejar desconectadas las entradas noutilizadas, ya que son muy sensibles al ruido. Para ello existen variasalternativas.

Entradas CMOS no utilizadas.

Las entradas CMOS nunca deben dejarse desconectadas, ya que sonmuy sensibles a la electricidad estática y al ruido, los cuales puedenfácilmente activar los canales MOSFET P y N en el estado conductor,produciendo una mayor disipación de potencia y posible

sobrecalentamiento. Tienen que estar conectadas a un nivel fijo devoltaje alto o bajo (0 V o VDD) o bien a otra entrada. Esta regla se aplicaaún a las entradas de otras compuertas lógicas que no se utilizan en elmismo encapsulado.

Compuertas en colector abierto o drenadorabierto

Circuitos en colector abierto.

Un circuito TTL en totem-pole tiene limitada la cantidad de corriente quepuede absorber en el estado bajo (IOLmax) a 16 mA para la serieestándar y a 20 para la serie AS. En muchas aplicaciones es necesarioexcitar dispositivos como relés, lámparas, LEDs, etc., que necesitan deun consumo mayor.

Para estos dispositivos se utilizan salidas en colector abierto, debido a sumayor capacidad de manejo de corriente y tensión. Una puerta buffer encolector abierto típica puede absorber hasta 40 mA.

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 40/51

 

CMOS

Recordemos los dispositivos TTL de colector abierto. La etapa de salida

consiste en un transistor sumidero con un colector flotante. Existen dispositivosanalógicos en la familia de CMOS. Estos dispositivos, conocidos como de drenadorabierto tiene una etapa de salida que consiste solo en un MOSFET sumidero.Ejemplo es el 74C906, que es un buffer séxtuplo de drenador abierto.

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 41/51

 

Recordemos los dispositivos TTL de colector abierto. La etapa de salidaconsiste en un transistor sumidero con un colector flotante. Existen dispositivosanalógicos en la familia de CMOS. Estos dispositivos, conocidos como de drenadorabierto tiene una etapa de salida que consiste solo en un MOSFET sumidero.Ejemplo es el 74C906, que es un buffer séxtuplo de drenador abierto. En la figurase muestra como al igual que los de la familia TTL salidas de colector es abiertotambién se les aplica la resistencia pull-up.

Compuertas manejadoras (drivers)

Las compueras tipo “driver” o “buffer - driver” difieren de lascompuertas ordinarias en su mayor capacidad de absorber corriente ypor lo tanto, poseen un mayor fan-out. Estas compuertas son usadaspara manejar muchas cargas o cargas que requieren corrientes altas,(otras familias lógicas o lámparas relevadoras, etc). Los drivers maspopulares son el 7406 y hasta 40miliAmpers en bajo y tienen la ventaja

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 42/51

 

adicional de que Voh puede ser hasta 30 v, por lo tanto pueden usarsetambién como cambiadores de voltaje de nivel alto. En la siguientefigura se muestra el 7406 manejando una carga de 30 volts y 40miliAmpers.

La característica driver no es exclusiva de las compuertas con salida decolector abierto, ya que también tres compuertas driver con salida entótem-pole, por ejemplo:

7428 NOR driver de 2 entradas

7437 NAND driver de 2 entradas

7440 NAND driver de 4 entradas

 Tienen una Ioumax de 40mA

Compuertas con salidas en tercer estado

Compuerta de Tres Estados TTL

Las compuertas de tres estados por su construcción se clasificanen TTL y CMOS.

La compuerta de tres estados se presenta en las compuertas de tipototémico que permiten la conexión alambrada de las salidas para formarun buscomún.

Las compuertas de tres estados tienen los siguientes estados de salida:1. Un estado de bajo nivel (0).

2. Un estado de alto nivel (1).

3. un estado de alta impedancia o estado flotante ( Z ).

En la figura se muestran los símbolos de las compuertas.

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 43/51

 

Compuerta de Tres Estados CMOS

En el circuito CMOS de la figura (f), el estado de la salida es igual a laentrada sólo si la entrada B1 está en nivel alto (1). Cuando laentrada B1 está en nivel bajo (0), la salida se encuentra en nivel deimpedancia alta ( Z ) y es independiente del nivel de entrada A1. En elfuncionamiento del circuito interno de la figura (f), en el estado deentrada B1=0 conduce el transistor QP1 (canal P) y la activación de este

elemento hace conducir a QN3 (canal N); por lo tanto eldrenador QN3 queda a un potencial de 0 V y esto sitúa altransistor QN5 en estado de corte.

El potencial de 0 V en la puerta del transistor QP3 hace conducir a éste,colocando al transistor QP5 en estado de corte. En este estado de laentrada decontrol, los transistores de salida QP5 y QN5 están en corte yel terminal de salida queda en estado de alta impedancia o tercerestado.

Cuando la entrada B1 está en nivel bajo (1), el estado de salida es igualde la entrada, tal como se deduce del funcionamiento del circuito. Si la

compuerta tiene estado de entrada A1=1, conduce eltransistor QP5 y QN5 entra en corte, lo cual hace la salida C1 igual a 1.Cuando A1=0, conduce el transistorQN5 y QP5 entra en corte, lo cualhace la salida C1 igual a 0.

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 44/51

 

Figura (f) Circuito de tres estados CMOS

Compuertas con disparador Schmitt (Schmitt

Trigger)En electrónica un schmitt trigger o disparador de Schmitt es un tipoespecial de circuitocomparador. Fue inventado porel estadounidense Otto Herbert Schmitt.

El schmitt

 

trigger usa la histéresis para prevenir el ruido que podríatapar a la señal original y que causaría falsos cambios de estado si losniveles de referencia y entrada son parecidos.

Para su implementación se suele utilizar un amplificador operacionalrealimentado positivamente. Los niveles de referencia pueden ser

controlados ajustando las resistencias R1 y R2:

Por ejemplo, si el trigger inicialmente está activado, la salida estará enestado alto a una tensión Vout =

 

+Vs, y las dos resistencias formarán undivisor de tensión entre la salida y la entrada. La tensión entre las dosresistencias (entrada +) será V+, que es comparada con la tensión en laentrada −, que supondremos 0V (en este caso, al no haberrealimentación negativa en el operacional, la tensión entre las dosentradas no tiene porque ser igual). Para producir una transición a lasalida, V+ debe descender y llegar, al menos, a 0V. En este caso la

tensión de entrada es . Llegado este punto la tensión a lasalida cambia a Vout=−Vs. Por un razonamiento equivalente podemos

llegar a la condición para pasar de −Vs a +Vs:

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 45/51

 

Con esto se hace que el circuito cree una banda centrada en cero, conniveles de disparo ±(R1/R2)VS. La señal de entrada debe salir de esabanda para conseguir cambiar la tensión de salida.

Si R1 es cero o R2 es infinito (un circuito abierto), la banda tendrá unaanchura de cero y el circuito funcionará como un comparador normal.

Para indicar que una puerta lógica es del tipo schmitt trigger se pone enel interior de la misma el símbolo de la histéresis:

Un disparador Schmitt es un circuito especial que utilizaretroalimentación interna para desplazar el umbral de conmutacióndependiendo de si la entrada está cambiando de BAJO a ALTO o de ALTOa BAJO.Por ejemplo, se supone una entrada de un inversor con disparadorSchmitt, se encuentra inicialmente en 0 V, si el voltaje de entrada seincrementa, la salida no ira a BAJO hasta que el voltaje de entradaalcance aproximadamente 2.9 V. sin embargo una vez la salida cambiaBAJO, no ira a ALTO hasta que la entrada disminuya enaproximadamente 2.1 V. De este modo, el umbral de conmutación paracambios de entrada que tienen excursión positiva, indicado como VT+,es aproximadamente 2.9 V. Para cambios de entrada que tienenexcursión negativa, indicado como VT-, es aproximadamente 2.1 V. Ladiferencia de ambos umbrales se denomina Histéresis. El inversor condisparador Schmitt proporciona casi 0.8 V de Histéresis.En la siguiente figura se puede observar el anterior ejemplo de formagrafica.

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 46/51

 

Para demostrar la utilidad de la histéresis, la siguiente figura (a) muestrauna señal de entrada con tiempos de ascenso y caída largos yaproximadamente 0.5 V de ruido. Entonces en la figura (b) se puede verun inversor sencillo que responde al ruido que tiene la señal, en cambioen la figura (c) un inversor con disparador Schmitt no responde al ruido,porque su histéresis es mayor que la amplitud del ruido.

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 47/51

 

Familia TTL con sus subfamilias

Descripción de las características de las familias lógicas TTL y CMOS.

 TTL

La serie 74 estándar de TTL ha evolucionado hacia otras series, todasofrecen una amplia variedad de compuertas y flip-flops en la integraciónen pequeña escala (SSI) y contadores, registros, multiplexores,decodificadores-codificadores y otras funciones lógicas en su línea deintegración a media escala (MSI). Las siguientes series TTL confrecuencia llamadas “subfamilias”, proporcionan un intervalo de

capacidades de velocidad y potencia. TTL estándar, serie 74.

La serie 74 estándar original de lógica TLL se describió en la sección 8-2estos dispositivos aun se encuentran fácilmente, pero en la mayoría delos casos ya no representan una elección razonable para nuevosdiseños, puesto que actualmente se dispone de otros dispositivos que sedesempeñan mucho mejor y a un costo menor.

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 48/51

 

 TTL Schottky, serie 74.

La serie 7400 opera empleando computación saturada en la cualmuchos de los transistores, cuando operan como conductores, estaránen la condición saturada. Esta operación causa un retardo en el tiempode almacenamiento, cuando los transistores conmutan de encendido aapagado, y limita la velocidad de conmutación de circuito.

 TTL Schottky de baja potencia, serie 74LS (LS-TTL)

La serie 74 LS es la versión de menor potencia y velocidad de la serie74S. En esta se emplea el transistor fijador de nivel de Schottky, perocon valores mayores de las resistencias que en la serie 74S. Los valoresmayores de las resistencias reducen el requisito de potencia del circuitopero acosta de los tiempos de conmutación. Una compuerta NAND en laserie 75LS por lo común tendrá un retardo de propagación promedio de9.5NS y una disipación de potencia promedio de 2mW.

 TTL Schottky avanzada, serie 74AS (AS-TTL)

Las innovaciones en el diseño de CI condujeron al desarrollo de dosseries TTL’s mejoradas: Schottky avanzada (74AS) y Schottky avanzadade baja potencia (74ALS). La serie 74AS proporciona una mejoraconsiderable en velocidad sobre la serie 74S con un requisito depotencia mucho menor.

 TTL Schottky avanzada de baja potencia, serie 74ALS

Esta serie ofrece mejoras con respecto a la serie 74LS tanto en

velocidad con disipación de potencia. La serie 74ALS tiene el menorproducto velocidad-potencia y la menor disipación de potencia porcompuerta de todas las series TTL.

 TTL 74F rápida.

En esta serie se emplea una nueva técnica de fabricación de CI parareducir las capacitancias entre dispositivos y lograr reducir los retardosde propagación. Una compuerta NAND típica tiene un retardo depropagación promedio de 3NS y un consumo de potencia de 6mW. LosCIs de esta serie se designan ante la letra F en su número de parte.wf 

Características de la serie CMOS

La familia CMOS de CIs compite directamente con la TTL. En las áreas deintegración de pequeñas y mediana escala (SI, MSI). Como la tecnologíaCMOS ha producido cada vez mejores características de desempeño,gradualmente han tomado el campo que dominaron los TTLs durantemucho tiempo. Los dispositivos TTLs estará en el mercado durantemucho tiempo, pero en equipos nuevos se usan cada ve más los

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 49/51

 

circuitos lógicos CMOS. Los CIs CMOS no solo proporcionan las mismasfunciones lógicas disponibles en los TTLs, si no que también ofrecenfunciones de propósito especial que no poseen los TTLs

Series 4000/14000

La serie CMOS con más antigüedad es la 4000, que introdujo porprimera vez la compañía RCA, y su serie 14000 funcionalmenteequivalente de Motorola. Los dispositivos en las series 4000/14000tienen una disipación de potencia muy baja y pueden operar sobre unamplio rango de voltajes de la fuente de alimentación (de 3 a 15 V).

Serie 74C

Esta serie CMOS tiene compatibilidad de pines que es funcionalmenteequivalente a dispositivos TTL, con el mismo número. Pero no todas lasfunciones de la serie TTL están disponibles en esta serie CMOS

equivalente. Las características de desempeño de la serie 74C sonaproximadamente las mismas que en la serie 4000.

74HC/HCT (CMOS de alta velocidad)

Esta es una versión mejorada de la serie 74C, cuya velocidad deconmutación incrementa diez veces, en comparación con la de losdispositivos 74LS, y tiene una capacidad de corriente de salida muchomayor que la de la serie 74C. Los CIs 74HC/HCT de pines que esfuncionalmente equivalente a dispositivos TTL, también soneléctricamente compatibles.

74AC/ACT (CMOS avanzado)A esta serie se le menciona como el acrónimo ACI. Por la lógica CMOSavanzada. La serie es funcionalmente equivalente a las diversas TTL,pero no tiene compatibilidad de pines con TTL, ni son eléctricamentecompatibles.

74AHC/AHCT (CMOS avanzado de alta velocidad)

Esta serie de dispositivos CMOS ofrece un camino de migración naturalde la serie HC para aplicaciones mas rápidas, menor potencia y consumode potencia bajo. Los dispositivos en esta serie son tres veces más

rápidos y se pueden usar como reemplazos directos de los dispositivosde la serie HC.

Lógica BICMOS de 5 volts.

Varios fabricantes de CI han desarrollado series lógicas que combinanlas mejores características de lógica bipolar y CMOS, llamada lógicaBICMOS. Las características de baja potencia de CMOS y las

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 50/51

 

características de alta velocidad de los circuitos bipolares estánintegradas para producir una familia lógica de potenciaextremadamente baja y alta velocidad.

Bibliografías

Páginas web.• http://www.uv.es/~marinjl/electro/digital2.html

• www.uv.es/~marinjl/electro/digital2.html

• usuarios.lycos.es/tervenet/ TUTORIALES/Electronica_digital.htm

• www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/090101.htm

5/13/2018 Familias lógicas - slidepdf.com

http://slidepdf.com/reader/full/familias-logicas-55a74f278a84d 51/51

 

• http://www.ti.com

• http://www.mot.com/SPS/General/chips.html

• http://www.wikipedia.org

• http://www.rincondelvago.com

• http://www.taringa.net• http://ac.itdurango.edu.mx/~mesparza/

Textos.

• CHRISTIAN TAVERNIER, "Circuitos lógicos programables", Paraninfo,1994.

• NEIL H. E. WESTE, KAMRAN ESHRAGHIAN, "Principles of CMOS VLSIdesign. A Systems

• Perspective", Addison Wewsley, 1994.

•

R.L. GEIGER, P.E. ALLEN, N.R. STRADER, "VLSI Design techniques foranalog and digital

• circuits", McGraw-Hill, 1990.