En la figura se presenta el smbolo lgico para el flip-flop tipo D; slo tiene una entrada para datos y otra para el pulso de reloj CK. Sin embrago, tiene dos salida Q y Q, como todos los flip-flops.El nombre flip-flop D significa flip-flop de dato. En algunas ocasiones tambin recibe el nombre de flip-flop de retardo debido a que se suele emplear para retrasar, en un lapso equivalente a un ciclo de reloj, la aparicin del dato en la salida Q. Este retardo, de pocos nanosegundos, puede ser muy importante en aplicaciones donde interviene muchos circuitos.La cabeza de flecha (>) que est inmediatamente despus de la entrada de reloj en la figura, indica que el FF esdisparado por flanco. En este caso, el flip-flopDes un FF disparado por flanco ascendente, trmino que significa que el dato se transfiere desde la entradaDhasta la salidaQcuando el pulso de reloj efecta una transicin desde el estado BAJO hasta el ALTO. Se utiliza un pequeo crculo para indicar que el FF se dispara cuando la transicin del pulso de reloj se lleva a cabo en direccin opuesta; es decir, desde ALTO hasta BAJO.

Flip-flop T.Existe otro tipo de flip-flop con una nica entrada (T). El comportamiento de un flip-flop tipo T es equivalente al de un flip-flop tipo J-K con sus entradas J y K unidas. De este modo, si la entrada T presenta un nivel bajo 0 el dispositivo est en su modo de memoria, y si la entrada T se encuentra a nivel alto 1 el dispositivo cambia de estado, es decir la salida bascula. En la Figura 3-12 se aprecia este comportamiento y el smbolo lgico.