Universidad Tcnica de Ambato

Universidad Tcnica de AmbatoGrupo 5Interrupciones PIC18F4550 CONCEPTOS Una interrupcin es un aviso provocado por un mdulo del PIC, por un cambio en el estado de un pin o un recordatorio de que ha pasado un cierto tiempo.Como su nombre indica este aviso interrumpir la tarea que se est haciendo en ese momento y pasaremos a ejecutar una rutina de servicio o gestin de la interrupcinBIBLIOGRAFIA

Antonio, Fundamentos de microcontroladores conceptos bsicos, viernes 22 de junio del 2012, Tutoriales PIC, [Online] Disponible en: http://picfernalia.blogspot.com/2012/06/interrupciones-conceptos-basicos.htmlCircuitos Electrnicos [Online] menciona:Unainterrupcines un evento que hace que el microcontrolador deje de ejecutar la tarea que est realizando para atender dicho acontecimiento y luego regrese y contine la tarea que estaba realizando antes de que se presentara la interrupcin.BibliografaCircuitos Electrnico, Manejo de interrupciones en los microcontroladores PIC, Circuitos Electrnicos, [online] Disponible en: http://www.circuitoselectronicos.org/2011/03/manejo-de-interrupciones-en-los.html

INTERRUPCIONES 18F4550

COMANDOS ADIE

Habilita las interrupciones del convertido A/D

1- Habilita la interrupcin ADC.0- Deshabilita la interrupcin ADC.

RCIE

Habilita las interrupciones de recepcin sncrona EUSART

1- Habilita la interrupcin de recepcin del EUSART.0- Deshabilita la interrupcin de recepcin del EUSART.

TXIE

Habilita las interrupciones de transmisin sncrona EUSART

1- Habilita la interrupcin de transmisin del EUSART.0- Deshabilita la interrupcin de transmisin del EUSART.

SSPIE

Habilita generar una peticin de interrupcin despus de cada transmisin de datos por el mdulo de comunicacin serie sncrona (modo SPI o I2C).

1- Habilita la interrupcin del MSSP.0- Deshabilita la interrupcin del MSSP.

CCP1IE

Permite generar una peticin de interrupcin en el mdulo CCP1 utilizado para procesamiento de la seal PWM.

1- Habilita la interrupcin CCP1.0- Deshabilita la interrupcin CCP1.

TMR2IE

Habilita una interrupcin si TMR2 y PR2 son iguales

1- Habilita la interrupcin de igualdad entre TMR2 y PR2.0- Deshabilita la interrupcin de igualdad entre TMR2 y PR2.

TMR1IE

Habilita generar una peticin de interrupcin despus de cada desbordamiento en el registro del temporizador Timer1, es decir el contador se pone a cero.1- Habilita la interrupcin de desbordamiento del temporizador Timer1.0- Deshabilita la interrupcin de desbordamiento del temporizador Timer1.

OSFIE

Habilita la interrupcin si se produce algn tipo de fallo en el oscilador

1- Habilita la interrupcin de fallo en el oscilador.0- Deshabilita la interrupcin de fallo en el osciladorEEIE

Habilita las interrupciones de escritura en la memoria EEPROM

1- Habilita la interrupcin de escritura en la memoria EEPROM.0- Deshabilita la interrupcin de escritura en la memoria EEPROM.

BCLIE

Habilita la interrupcin si se produce una colisin en el bus

1- Habilita la interrupcin de colisin de bus.0- Deshabilita la interrupcin de colisin de bus.

CCP2IE

Habilita la interrupcin del mdulo 2 de Comparacin/Captura/PWM

1- Habilita la interrupcin del CCP2.0- Deshabilita la interrupcin del CCP2.

INTEDG

Ejecuta interrupciones externas en dependencia del flanco activo que se configure (subida o bajada)Interrupcin externa1- Interrupcin por flanco ascendente 0- Interrupcin por flanco descendente Tres interrupciones: INTEDG0, INTEDG1, INTEDG2