Implementación de un Semáforo

Construir el circuito lógico para un semáforo que responda a la siguiente secuencia: Verde, Amarillo, Rojo y Rojo/Amarillo, utilizando dispositivo PLD. (Gal, CPLD o FPGA).

El semáforo tiene cuatro estados, los cuales se pueden representar con 2 flip-flops, sin embargo para asignar el tiempo de duración de cada estado se emplearan 4 flip-flops, de los cuales se pueden obtener 16 estados, cuyos tiempos se pueden distribuir de la siguiente forma:

• Verde (6 ciclos) • Amarillo (2 ciclos) • Rojo (6 ciclos) • Rojo-Amarillo (2 ciclos)

Donde cada ciclo representa una transición en la señal de reloj. Observe que la duración de la secuencia de los cuatro estados es de 16 ciclos.

El primer paso para realizar el diseño consiste en asignar los estados lógicos, como se puede notar en la tabla. Esta asignación de estados se puede hacer de forma libre y no necesariamente debe corresponder a una secuencia binaria, sin embargo, en este caso por comodidad se han establecido de esta forma para implementar el circuito con base en un contador sincrónico de cuatro bits.

Circuito

de

Control

COLOR SALIDAS DE LOS FLIP-FLOPS SALIDAS AL SEMAFORO

Q3 Q2 Q1 Q0 V A R

VERDE

0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 1 0 1 0 0 0 0 1 1 1 0 0 0 1 0 0 1 0 0 0 1 0 1 1 0 0

AMARILLO 0 1 1 0 0 1 0 0 1 1 1 0 1 0

ROJO

1 0 0 0 0 0 1 1 0 0 1 0 0 1 1 0 1 0 0 0 1 1 0 1 1 0 0 1 1 1 0 0 0 0 1 1 1 0 1 0 0 1

ROJO-AMARILLO 1 1 1 0 0 1 1 1 1 1 1 0 1 1