Laboratorio 3. Circuitos Lógicos. Arosemena-Sandoval

Universidad Tecnolgica de Panam Facultad de Ingeniera Elctrica

Carrera: Lic. en Ing. Electromecnica Circuitos Electrnicos I

Instructor: Juan Cedeo

LABORATORIO N3

APLICACIONES DEL XOR: COMPARADOR BINARIO.

GENERADOR DE BIT DE PARIDAD

Nombre: Arosemena, Franklin Cdula: 8-844-2076

e-mail: [email protected]

Nombre: Sandoval, Isabela Cdula: 8-845-316

e-mail: [email protected]

Resumen: en este laboratorio se busca reforzar y poner en prctica los conocimientos aprendidos en el

saln de clase, acerca de las compuertas XOR (OR exclusivo) especficamente el 7486, el cual

utilizaremos para crear modelos de comparadores binarios y generadores de bit de paridad; stos sern

armados y probados (experimentalmente) para ver su comportamiento.

Materiales y Mtodos

Materiales: Los materiales utilizados en esta experiencia son: Fuente de Voltaje Variable DC

1-Multmetro digital

1- Plantilla de prueba

1- Cables de conexin

1- Circuito integrado 7404




Resultados y discusiones

1. Comparador binario

Al circuito planteado en el informe se le hizo una modificacin cambiando la compuerta NAND propuesta

por una compuerta NOR para hacer una comparacin ms acertada.




Figura 1. Diagrama esquemtico para un comparador binario.

Figura 1.1. Circuito armado en placa de prueba para un comparador binario.

Tabla 1. Resultados experimentales comparador binario

A3 A2 A1 A0 B3 B2 B1 B0 Y

1 0 0 1 1 0 1 1 0

0 1 0 1 0 1 0 1 1

1 1 1 0 1 1 1 0 1

1 1 0 0 1 1 0 0 1

1 0 1 1 1 0 1 1 1

Qu significado tiene que Y=1 lgico en la tabla 1?

R/. Significa que todos los bits comparados son iguales.

2. Generadores de bit de paridad

Se arma el circuito mostrado en la figura2.




Figura 2. Diagrama esquemtico para un generador de bit de paridad.

Figura 2.1. Circuito armado en placa de prueba para un generador de bit de paridad (PAR)

Tabla 2. Resultados experimentales del generador de bit de paridad.

A4 A3 A2 A1 A0 P

1 0 1 0 0 0

1 0 1 0 1 1

0 1 1 1 0 1

1 0 0 0 0 1

1 1 1 1 0 0

0 0 1 1 0 0

Basndonos en la tabla 2. El circuito de la figura 2, responde a la norma de paridad Par o Impar?

R/. Responde a la norma de paridad PAR



Instructor: Juan Cedeo Se procede a armar el segundo generador de bit de paridad (figura 3.)

A qu norma de paridad responde el siguiente circuito (figura 3)?

R/. Responde a la norma de paridad IMPAR

Figura 3. Diagrama esquemtico para el segundo generador de bit de paridad.

Figura 3.1. Circuito armado en placa de prueba para el generador de bit de paridad (IMPAR)



Instructor: Juan Cedeo Tabla 3. Resultados experimentales del generador de bit de paridad

A4 A3 A2 A1 A0 P

1 0 1 0 0 1

1 0 1 0 1 0

0 1 1 1 0 0

1 0 0 0 0 0

1 1 1 1 0 1

0 0 1 1 0 1

Preguntas

1. Cul piensa usted pueda ser una aplicacin del comparador binario?

R/. Sirve para determinar si dos nmeros, o dos tipos de informaciones son iguales, para

corroborar algn tipo de informacin que llegue comparndola con otra que se tenga.

2. Cmo sera el circuito para un comparador de 8 bits?

R/. Podra hacer dos circuitos similares a los de 4 bit y a las salidas de los mismos colocar una

compuerta AND.

3. Mencione alguna aplicacin prctica del bit de paridad.

R/. Se puede utilizar como sistema de seguridad al andar informaciones binarias a travs de

lnea de transmisin en las cuales por razones externas puedan alterar la informacin, el bit de

paridad puede ser una solucin para determinar si la informacin llego correcta o con alguna

alteracin en un bit.

4. Cree usted que alguno de los dos tipos de paridad (par o impar) sea ms ventajoso que el otro?

R/. No tiene ventaja alguna uno sobre el otro, ya que los dos realizan la misma funcin lgica.

Pero el circuito de bit de paridad par requiere una compuerta menos en su elaboracin

(inversor).

5. Escriba la ecuacin de un comparador binario de 2 bits en funcin de compuertas AND, OR y

NOT.

R/. (A B + A B)




6. Dibuje el circuito lgico que represente a la ecuacin de la pregunta 5.

7. Escriba la tabla de la verdad de la ecuacin de la pregunta 5.

A0 B0 A1 B1 F

0 0 0 0 1

0 1 0 1 0

1 0 1 0 0

1 1 1 1 1

8. Escriba la ecuacin para un generador de bit de paridad de 3 bits en funcin de compuertas AND,

OR y NOT.

(A0 B0 + A0 B0) (A1 B1 + A1 B1) (A2 B2 + A2 B2)




9. Dibuje el circuito lgico que represente a la ecuacin de la pregunta 8

10. Escriba la tabla de la verdad de la ecuacin de la pregunta 8

A0 A1 A2 B0 B1 B2 F

0 0 1 1 0 1 1

1 0 0 0 0 0 1

0 0 1 1 0 0 1

1 1 1 0 1 0 1

0 1 0 0 1 1 1

1 1 0 0 1 1 1

0 0 1 1 1 0 0

Documents

Laboratorio 3. Circuitos Lógicos. Arosemena-Sandoval