Laboratorio Amplificadores Operacionales

Universidad Nacional de Misiones

Facultad de Ingeniera

Dpto. Ingeniera Electrnica

Electrnica Analgica

Prctico N 3:

Circuitos Bsicos con Amplificadores Operacionales

Grupo N 4

Autores: BAJURA, Carlos Orestes

SOSA, Gabriel Matas

Profesores Responsables: Dr. Ing. Anocibar, Hctor Rolando

Ing. Olsson, Jorge Alberto

Prctico N3 Electrnica Analgica

Bajura Carlos Sosa Gabriel - 1 -

Trabajo Prctico N3: Circuitos Bsicos con Amplificadores Operacionales

Objetivos:

Comprobar las deducciones, los clculos y las simulaciones con las experiencias de laboratorio.

Ejercicio N 1

Dado el siguiente circuito correspondiente a la maqueta de ensayo de amplificadores operacionales se

presentan los siguientes objetivos especficos: Determinar la relacin de fase entre la seal de entrada y

la de salida, determinar el efecto de la resistencia de realimentacin sobre la ganancia de un amplificador,

determinar la respuesta en frecuencia de un Amplificador Operacional inversor y demostrar el efecto de

la resistencia de realimentacin.

Mediante el generador de funciones y verificando con el ORC, establecemos una onda senoidal con las

siguientes caractersticas para excitar las entradas del AO.

Vepp = 1 V

VE = 0 V (componente de CC)

f = 1 kHz

El valor de la tensin tomada entre los pines 4 y 7 del IC1 con el multmetro digital es:

V+ = 11,8V

V- = -11,9V

VFuente = 23,78V

De la teora tenemos que para la configuracin Amplificador Inversor, la salida est dada por:

= 13

7

Figura 1.1. Circuito



Como las resistencias son de igual valor, obtenemos que:

= = sin(2000 ) []

El valor de la ganancia de la configuracin est dada por:

=137

=10

10= 1

La amplitud de seal en la salida tendr el mismo valor que de la seal de entrada, ya que la ganancia

para esta configuracin es unitaria.

Como se trata de una configuracin amplificador inversor, la seal de salida estar desfasada 180 con

respecto a la entrada.

Al conectar el ORC al circuito, canal 1 en la entrada y canal 2 en la salida del AO, obtuvimos el siguiente

resultado, superponiendo ambas seales.

Ambos canales estn configurados en la misma escala (0.5 V por divisin), por lo que podemos observar

que la tensin pico a pico de las dos seales es prcticamente la misma, con la diferencia que la seal de

salida tiene la fase invertida respecto de la seal de entrada.

Modificando la frecuencia del generador de funciones y registrando los datos para cada uno de los valores

de estas frecuencias, confeccionamos una tabla con los resultados obtenidos y se presenta a continuacin.

Figura 1.2. Ensayo del circuito



Valores Tericos Valores Reales Valores Calculados Valores Ensayados

Frecuencia [kHz] Frecuencia [kHz] Vepp [V] Fase [] Vepp [V] Fase []

0,1 0,1 1 180 1 180

1 0,997 1 180 1 180

10 10,04 1 180 1,04 180

20 20,01 1 180 1,04 180

50 50,2 1 180 1 180

100 100 1 180 1,08 187,2

200 199 1 180 1,12 201,49

500 500,3 1 180 0,85 243,03

1000 1002,9 1 180 0,4 281,09

2000 1987,9 1 180 0,16 494,88

Se determin la frecuencia para la cual la tensin de salida es aproximadamente 0,707 veces la tensin

mxima:

Vepp [V] Frecuencia [kHz]

0,7 621,2

Conclusiones: Al comparar los valores obtenidos, se observa una buena aproximacin entre los valores

medidos y los simulados. Tambin se puede apreciar el efecto del aumento de la frecuencia, observndose

que el AO presenta atenuacin a partir de los 500 KHz aproximadamente.

El AO utilizado en el circuito es el UA741C. Es un amplificador operacional monoltico de alto

rendimiento construido en un solo chip de silicio. Se invent para una amplia gama de aplicaciones

analgicas.

Aplificador Sumador

Seguidor de Tensin

Integrador

Filtro Activo

Generador de Funciones

La alta ganancia y amplio rango de voltajes de operacin proporcionan prestaciones superiores en el

integrador, amplificador sumador y aplicaciones generales de retroalimentacin. La red de compensacin

interna (6 dB/octava) asegura la estabilidad en los circuitos de bucle cerrado.

Ejercicio N 2

Dada la misma configuracin que en el ejercicio 1, pero con diferente ganancia, se procedi a realizar lo

siguiente: Comparar la respuesta en frecuencia de dos etapas con diferente ganancia, determinar el efecto

de la tensin de alimentacin en la forma de onda de salida.



En esta nueva configuracin donde se ha cambiado la resistencia de realimentacin R13 por la R15, se

modific la ganancia del AO, con lo cual se espera obtener un aumento de la amplitud de la seal en la

salida.

= 15

7= sin(2000 )

100

10= 10 sin(2000 )[]


=157

=100

10= 10

La amplitud de seal en la salida ser el valor de la seal de entrada multiplicada por la ganancia, por lo

que se espera obtener en la salida una seal con una amplitud de 10 veces la entrada.

Como se trata de una configuracin amplificador inversor, la seal de salida estar desfasada 180 con

respecto a la entrada.

Se estableci nuevamente una onda senoidal con las siguientes caractersticas para excitar las entradas

del AO.

Vepp = 1 V


f = 1 kHz

Conectando al osciloscopio la entrada y salida del AO se pudo comprobar lo calculado, el resultado

registrado en la pantalla se puede observar en la siguiente figura.




Figura 2.2. Ensayo del circuito propuesto


de estas frecuencias, confeccionamos una tabla con los resultados obtenidos.



0,1 0,104 10 180 10,4 180

1 1,032 10 180 10,4 180

10 10,08 10 180 10,4 194,51

20 20,04 10 180 10 201,64

50 50,3 10 180 7,4 234,32

100 101,4 10 180 4,4 253,01

200 200 10 180 2,2 266,4

500 499 10 180 0,84 287,78

1000 1008,7 10 180 0,4 310,72

2000 2002,8 10 180 0,18 295,36

Conclusiones: Comparando los datos obtenidos se concluye lo mismo que en el circuito anterior, salvo

que en este caso la atenuacin comienza a una menor frecuencia. Esto se produce debido al incremento

en la ganancia de la configuracin.


mxima:


7,07 54,7



Fijando la frecuencia de entrada en 1 KHz y aumentando gradualmente la amplitud, se observ que la

forma de la seal de salida se mantuvo senoidal hasta aproximadamente 24 V (pico a pico). Superando

este valor la onda de salida se ve recortada, debido a la restriccin propuesta por los valores de tensin

de alimentacin del AO.

En la hoja de datos del UA741C se pueden obtener los valores mximos posibles para la tensin de

alimentacin. De esta manera, se puede evitar el recorte de la onda aumentando dicha tensin.

Respuestas a preguntas:

- Las tensiones eficaces en ambas experiencias son: 0,707 V para la primera configuracin y 7,07

V para la segunda.

- La resistencia que ve el generador en ambas experiencias es 7 = 10 K.

- La resistencia de realimentacin no modifica la resistencia de entrada.

- La resistencia de realimentacin modific la ganancia de la configuracin.

- Al modificar la resistencia de realimentacin se observ que al aumentar la ganancia, disminuye

el ancho de banda de la configuracin.

- El mximo ancho de banda del dispositivo es de 100 KHz y se da para la menor ganancia, o sea,

la unitaria.

Ejercicio N 3

Dada la siguiente configuracin circuital ilustrada en la siguiente figura, se procedi a realizar lo

siguiente: Determinar la relacin de fase entre la seal de entrada y la de salida, determinar el efecto de

la resistencia de realimentacin sobre la ganancia de un amplificador, determinar la respuesta en

frecuencia de un AO no inversor.






Vepp = 1 V


f = 1 kHz

De la teora tenemos que para la configuracin Amplificador No Inversor, la salida est dada por:

= (1 +14

7) = sin(2000 ) (1 +

1 K

10 K) = 1,1 sin(2000 ) [V]


= 1 +147

= 1 +1

10= 1,1


que se espera obtener en la salida una seal con una amplitud ligeramente mayor a la de entrada.

Como se trata de una configuracin amplificador no inversor, la seal de salida estar en fase con

respecto a la seal de entrada.





0,1 0,099 1,1 0 1,1 0

1 1,009 1,1 0 1,1 0

10 10,03 1,1 0 1,15 0

20 20,05 1,1 0 1,15 0

50 50,4 1,1 0 1,15 0

100 101,3 1,1 0 1,2 0

200 200,3 1,1 0 1,2 7,21

500 500,1 1,1 0 1,1 45,01

1000 1000,5 1,1 0 0,52 93,64

2000 2000,2 1,1 0 0,23 129,61

Conclusiones: Comparando los datos obtenidos tanto por calculo como por medicin, concluimos que a

diferencia con los valores calculados tericamente, los valores obtenidos en el ensayo a la salida del AO

presentan una atenuacin para las frecuencias altas partiendo de los 500 kHz aproximadamente.




mxima:


0,77 708,4

Ejercicio N 4

Dada la misma configuracin que en el ejercicio 3, pero con diferente ganancia, se procedi a realizar lo

siguiente: Verificar el efecto de la ganancia con el cambio del valor del resistor de realimentacin,

ensayar la etapa para diferentes frecuencias.



Vepp = 1 V


f = 1 kHz


= (1 +13

7) = sin(2000 ) (1 +

10 K

10 K) = 2 sin(2000 ) [V]


= 1 +137

= 1 +10

10= 2





que se espera obtener en la salida una seal con una amplitud igual al doble de la entrada.

Como se trata de una configuracin amplificador no inversor, la seal de salida estar en fase con

respecto a la seal de entrada.





0,1 0,101 2 0 2 0

1 1,001 2 0 2 0

10 10,07 2 0 2 0

20 20,02 2 0 2,1 0

50 50,3 2 0 2,2 0

100 100,7 2 0 2,15 0

200 199,9 2 0 2,4 35,98

500 499,6 2 0 1,1 80,93

1000 1001 2 0 0,52 100,90

2000 2000,3 2 0 0,23 115,21

Conclusiones: Comparando los datos obtenidos tanto por calculo como por medicin, concluimos que a

diferencia con los valores calculados tericamente, los valores obtenidos en el ensayo a la salida del AO

presentan una atenuacin para las frecuencias altas partiendo ahora de los 200 kHz aproximadamente, lo

cual se debe al aumento en la ganancia del AO.


mxima:


1,41 389,7



Ejercicio N 5

Dada la misma configuracin anterior, pero con diferente ganancia, se procedi a realizar lo siguiente:

Verificar el efecto de la ganancia con el cambio del valor del resistor de realimentacin, ensayar la etapa

para diferentes frecuencias, comparar las tres respuestas en frecuencia y sus respectivas frecuencias de

corte.




Vepp = 1 V


f = 1 kHz

El valor de la tensin tomada entre los pines 4 y 7 del IC1 con el multmetro digital es:

V+ = 10,98V

V- = -11,03V


= (1 +15

7) = sin(2000 ) (1 +

100 K

10 K) = 11 sin(2000 ) [V]


= 1 +157

= 1 +100

10= 11







0,1 0,102 11 0 11 0

1 1,004 11 0 11 0

10 10,01 11 0 11 1,44

20 20,01 11 0 10 28,8

50 49,9 11 0 5 72

100 100 11 0 2,8 72

200 200,1 11 0 1,4 57,6

500 499,9 11 0 0,6 90

1000 1000,9 11 0 0,28 108

2000 2001,3 11 0 0,14 208,8

Conclusiones: Comparando los datos obtenidos tanto por calculo como por medicin, podemos observar

que en el ensayo se presenta una atenuacin en la seal de salida para frecuencias mayores a los 20 kHz,

lo cual se debe, con respecto al ensayo del circuito anterior, al aumento del valor de la ganancia del AO.


mxima:


7,7 34,2

Respuestas a preguntas:

- Las tensiones eficaces en las tres experiencias con la configuracin no inversora son: 0,77 V para

la primera configuracin, 1,41 V para la segunda y 7,7 V para la tercera.

- La resistencia que ve el generador en las tres experiencias es 7 = 10 K.

- La resistencia de realimentacin no modifica la resistencia de entrada.

- Al modificar la resistencia de realimentacin, se modifica la ganancia de la configuracin.

- Al modificar la resistencia de realimentacin se observ que al aumentar la ganancia, disminuye

el ancho de banda de la configuracin.

- El mximo ancho de banda del dispositivo es de 500 KHz y se da para la menor ganancia, o sea,

la unitaria.



Ejercicio N 6

Dada la siguiente configuracin, se presenta el siguiente objetivo especfico: Comprobar que un circuito

con un AO puede proporcionar una tensin de salida igual a la suma de las seales de entrada.


Mediante un generador de funciones se proporcion una seal en ambas entradas del circuito con las

siguientes caractersticas:

Vepp = 2 V


f = 1 kHz

As mismo, se tom la medida de la tensin en la entrada utilizando un multmetro digital y se registr

el siguiente valor eficaz:

= 1,4

Lo cual concuerda de forma precisa con la tensin eficaz terica que debera poseer la seal de entrada

propuesta.

Para esta configuracin la salida estar dada por la siguiente expresin:

= 13 (11

+27

)

1 = 2 = ()

= 10 (1

10+

210

) = 2()

Lo que tendremos en la salida ser la suma de las dos tensiones de entrada vE1 y vE2, multiplicada por la

ganancia la cual, debido a que las resistencias poseen el mismo valor, es de valor unitario. Con respecto

a la fase, debido a que se trata de una configuracin inversora, la seal de salida estar desfasada 180



respecto a la entrada. Esto lo podemos observar en las siguientes imgenes obtenidas mediante el

osciloscopio y la simulacin por software.

Figura 6.2. Ensayo de circuito sumador inversor

Figura 6.3. Simulacin de circuito sumador inversor

Repaso:

- La expresin general de salida para la configuracin sumador inversor es:

= 2 (

+

)

Siendo:

: Resistencia en la entrada de va

: Resistencia en la entrada de vb

2: Resistencia de realimentacin



- La expresin para la configuracin ensayada es:

= 13 (11

+27

)

Donde:

1: Resistencia en la entrada de vE1

7: Resistencia en la entrada de vE2

13: Resistencia de realimentacin

- Circuito sumador inversor con tres entradas:

Para la configuracin con tres entradas, el circuito quedara conformado de la siguiente forma:

Figura 6.4. Circuito sumador inversor de tres entradas

Y la expresin de la seal de salida ser:

= 2 (

+

+

)

- Resultados:

Valores Calculados Valores Ensayados Valores Simulados

Vepp [V] Entrada Vepp [V] Salida Vepp [V] Entrada Vepp [V] Salida Vepp [V] Entrada Vepp [V] Salida

2 4 1,98 4 2 4

Como podemos observar en la tabla anterior, las diferencias entre los resultados obtenidos por

simulacin, ensayo y clculo son mnimas y concuerdan entre s.



- Fase de la seal de salida:

Al observar las imgenes obtenidas tanto por simulacin como por ensayo, la seal de salida est

desfasada 180 respecto de la seal de entrada, esto concuerda con lo que se haba previsto al

realizar los clculos.

Ejercicio N 7

Dada la misma configuracin anterior, pero adicionando una resistencia de realimentacin en paralelo,

se presenta el siguiente objetivo especfico: Comprobar que un circuito con un AO puede proporcionar

una tensin de salida igual al promedio de las seales de entrada.

Figura 7.1. Circuito sumador inversor

Para esta configuracin la salida estar dada por la siguiente expresin:

= (11

+27

)

Donde =1113

11+13= 5

1 = 2 = ()

= 5 (1

10+

210

) = ()

Mediante la simulacin del circuito propuesto mediante software, se obtuvo el siguiente resultado

ilustrado en la siguiente imagen.



Figura 7.2. Simulacin de circuito sumador inversor

Manteniendo el generador de funciones en la misma configuracin que en el inciso 6:

Vepp = 2 V


f = 1 kHz

Se procedi a conectarlo al circuito, luego mediante el osciloscopio se registraron los resultados, los

cuales podemos observar en la siguiente imagen.

Figura 7.3. Ensayo de circuito sumador inversor

Como podemos observar, tanto en la simulacin y en el ensayo la amplitud de la seal de salida es igual

a la de entrada, esto se debe a que, si bien a la salida de esta configuracin se obtiene la suma de las

seales de entrada, al adicionar la resistencia en paralelo en la rama de realimentacin el valor equivalente

es la mitad de una de estas (debido a que son de igual valor) y como resultado al realizar los clculos

obtenemos en la salida la mitad de la suma de ambas seales de entrada.



- La expresin para sta configuracin particular es:

= (11

+27

) = 1113

11+13(

11

+27

)

- Los resultados obtenidos los expresamos en la siguiente tabla

Valores Calculados Valores Ensayados Valores Simulados

Vepp [V] Entrada Vepp [V] Salida Vepp [V] Entrada Vepp [V] Salida Vepp [V] Entrada Vepp [V] Salida

2 2 1,97 2 2 2

Ejercicio N 8


con un AO puede proporcionar una tensin de salida igual a la diferencia de las seales de entrada.


La configuracin planteada en este circuito se trata de un amplificador de diferencia, el cual en la salida

tendr una seal dada por la siguiente expresin:

= (2 1)21

Donde 2 = 10 = 13 = 10 y 1 = 7 = 8 = 10

2 = () y 1 = 4



Entonces:

= (() 4)10

10= () 4

Como resultado tendremos a la salida una seal senoidal de igual amplitud y fase que la entrada, pero

con un offset de -4V.

Realizando la simulacin del circuito mediante software, obtuvimos el siguiente resultado ilustrado en la

imagen a continuacin.

Figura 8.2. Simulacin del circuito

Como podemos apreciar, a partir de la seal de entrada (en lneas punteadas) y mediante la configuracin

circuital propuesta, se obtuvo a la salida una seal senoidal desplazada en -4V.

A continuacin mediante un generador de funciones se proporcion una seal senoidal en la entrada del

circuito con las siguientes caractersticas:

Vepp = 2 V


f = 1 kHz

Luego, se ajust el preset RV3 hasta que se consigui registrar en el cursor del mismo una tensin de

aproximadamente 4V:

Vpreset = 4,01 V

A travs del osciloscopio, el cual se ha conectado un canal en la entrada del circuito y el otro en la salida,

se logr registrar ambas seales resultantes. Dichas seales las podemos apreciar en la siguiente imagen.



Figura 8.2. Ensayo del circuito

Podemos concluir que, tanto en el ensayo como en la simulacin, se obtuvieron los mismos resultados y

a la vez stos concuerdan con lo establecido mediante clculo.

Ejercicio N 9


con un AO puede proporcionar una tensin de salida igual a la integral de la seal de entrada.

Figura 9.1. Configuracin Integrador

La configuracin planteada en este circuito se trata de un amplificador integrador, el cual en la salida

tendr una seal dada por la siguiente expresin:

= 1

Donde: = 7 = 10 ; = 4 = 10



Y = 2, es una seal de tipo onda cuadrada con Vepp=2V y f=2kHz.

Realizando la simulacin mediante software del circuito propuesto, se obtuvo el siguiente resultado

ilustrado en la imagen a continuacin.

Figura 9.2. Simulacin con seal de entrada cuadrada

Como podemos observar, la seal de salida es una seal de tipo triangular desfasada 90 con respecto a

la seal de entrada. Este resultado concuerda con la teora de que la integral de una seal cuadrada

proporciona como resultado una seal triangular.

A continuacin mediante el generador de funciones se proporcion una seal cuadrada en la entrada del


Vepp = 2 V


f = 2 kHz

De la pantalla del osciloscopio se registr la siguiente imagen donde se puede apreciar ambas seales

superpuestas, una seal de entrada de tipo cuadrada y la seal de salida de tipo triangular

Figura 9.3. Ensayo con seal de entrada cuadrada



El valor de la pendiente de la seal de salida registrada es de:

m = 0,01 /

Luego, se configur el generador de funciones para que proporcione una seal senoidal en la entrada del


Vepp = 1 V


f = 1 kHz

Del osciloscopio se registr la siguiente imagen, ilustrando el resultado obtenido.

Figura 9.4. Ensayo con seal de entrada senoidal

Podemos apreciar que la salida es tambin de tipo senoidal, pero desfasada con respecto a la seal de

entrada. Podemos concluir que concuerda con lo esperado tericamente, ya que como sabemos, al

integrar una funcin seno obtenemos como resultado una funcin coseno, la cual por trigonometra, es

igual a una funcin seno desfasada 90.

El desfasaje medido en el osciloscopio entre estas dos seales es de aproximadamente 86,4.

Tambin se realiz la simulacin por software para ste caso con una seal de entrada senoidal, el

resultado grfico se puede apreciar en la figura 9.5.



Figura 9.5. Simulacin con seal de entrada senoidal

Como podemos ver, este resultado se corresponde con el del osciloscopio.

Ejercicio N 10

Dada la misma configuracin, se presenta el siguiente objetivo especfico: Verificar la invariabilidad de

los resultados manteniendo la constante de tiempo.

Figura 10.1. Configuracin Integrador

Se procedi a ensayar ste circuito, inyectando en la entrada del mismo una seal de tipo cuadrada con

las mismas caractersticas que en el inciso anterior, como resultado se obtuvo en el osciloscopio el

siguiente resultado ilustrado en la figura 10.2.



Figura 10.2. Ensayo con seal de entrada cuadrada

La pendiente de la seal triangular de salida registrada es:

m = 0,01 /

Este valor es similar al que se obtuvo para el ensayo con la misma seal de entrada en el ejercicio 9.

Tambin se realiz la simulacin del circuito para este caso, proporcionando de igual manera una seal

de tipo cuadrada en la entrada. A continuacin en la figura 10.3 podemos observar las curvas resultantes.

Figura 10.3. Simulacin del circuito con seal de entrada cuadrada

Al observar los resultados obtenidos tanto en el inciso 9 como en ste, podemos notar que no hay

diferencias notables, por lo que podemos concluir que la seal de salida de esta configuracin no vara

si se modifican los valores de R y C de tal forma que se obtenga la misma constante de tiempo.

A continuacin se procedi a realizar el ensayo, pero esta vez proporcionando en la entrada una seal de

tipo triangular con las siguientes caractersticas.

Vepp = 2 V

VE = 0 V (componente de CC); f = 2 kHz



A raz de esto, se visualiz en el osciloscopio lo siguiente.

Figura 10.4. Ensayo para una seal de entrada triangular

El resultado obtenido por simulacin para esta situacin la podemos observar en la siguiente imagen.

Figura 10.5. Simulacin para una seal de entrada triangular



Ejercicio N 11

Dada la misma configuracin, pero modificando los valores de R y C como se muestra en la figura 11.1,

se presenta el siguiente objetivo especfico: Comprobar los efectos de modificar la constante de tiempo.

Figura 11.1. Circuito integrador

Para este circuito se realiz el ensayo proporcionando como seal de entrada, en primer lugar una con

forma triangular, luego una de con forma senoidal y por ltimo una seal de tipo cuadrada, en todos los

casos se mantuvo los valores de tensin pico a pico igual a 1V, tensin de offset nula y frecuencia de

1kHz. Los resultados obtenidos se visualizaron en el osciloscopio y los podemos apreciar en las

siguientes figuras.

Figura 11.2. Ensayo para una seal de entrada triangular



Figura 11.3. Ensayo para una seal de entrada senoidal

Figura 11.4. Ensayo para una seal de entrada cuadrada

Ejercicio N 12

Dada la siguiente configuracin ilustrada en la figura 12.1, se presenta el siguiente objetivo especfico:

Comprobar que un circuito con un AO puede proporcionar una tensin de salida igual a la derivada de la

seal de entrada.

Figura 12.1. Circuito Derivador



A continuacin se procedi a realizar el ensayo proporcionando en la entrada una seal de tipo senoidal

con las siguientes caractersticas.

Vepp = 260 mV


Mediante el osciloscopio se pudo visualizar el resultado obtenido, el cual se presenta en la siguiente

figura.

Figura 12.2. Ensayo para Circuito Derivador

Para la seal de salida se registraron los siguientes datos:

Vspp = 1,25 V

ngulo de desfasaje: 72

La simulacin del circuito mediante software arroj el resultado siguiente ilustrado en la figura 12.3.

Figura 12.3. Simulacin para Circuito Derivador



De la teora sabemos que al derivar una funcin seno, obtenemos como resultado una funcin coseno,

luego, por trigonometra tenemos que la funcin coseno es una funcin seno desplazada, o desfasada, un

ngulo de 90. Tanto en la simulacin como en el ensayo, se obtuvieron resultados que concuerdan con

mencionado, como podemos apreciar en las imgenes, por lo tanto concluimos que la configuracin

circuital planteada se comporta como un circuito derivador.

- Para el circuito diferenciador o derivador, la expresin general de la seal de salida est dada de

la siguiente forma:

=

Figura 12.4. Circuito Diferenciador

- La expresin de la seal de salida para este caso es:

= 1412

Donde: 14 = 1 y 1 = 68

2 = 0,130 () y = 2

= 20000 /

Entonces:

= 141(0,130 ())

= 141 0,130 (cos ())

= 1 68 0,130 20000 / (cos ())

= 0,555 cos ()



Ejercicio N 13

Dada la misma configuracin, se presenta el siguiente objetivo especfico: Comprobar los efectos de

modificar la constante de tiempo.

Figura 13.1. Circuito Derivador

Para el ensayo del circuito se dispuso el generador de funciones para proporcionar en la entrada una seal

de tipo senoidal con las siguientes caractersticas.

Vepp = 260 mV


Mediante el osciloscopio se pudo visualizar el resultado obtenido, el cual se presenta en la siguiente

figura.

Figura 13.2. Ensayo de Circuito Derivador



La simulacin del circuito mediante software arroj el resultado siguiente ilustrado en la figura 13.3.

Figura 13.3. Simulacin de Circuito Derivador

La expresin de la seal de salida para este caso es:

= 1312

Donde: 13 = 10 y 1 = 68

2 = 0,130 () y = 2

= 20000 /

Entonces:

= 131(0,130 ())

= 131 0,130 (cos ())

= 10 68 0,130 20000 / (cos ())

= 5,55 cos ()

Como podemos observar, se obtuvo como resultado una seal similar a una de tipo triangular con un

valor de amplitud mayor al del caso del ejercicio 12, lo cual se debe a la modificacin de la resistencia

de realimentacin, que a su vez afecta el valor de la constante de tiempo, y esta ltima modifica la

amplitud de la seal a la salida del circuito.

Documents

Laboratorio Amplificadores Operacionales