LOGICA DIGITAL

QUE ES LA LÓGICA DIGITAL

CRC puede ser representado usando un circuito lógico digital consiste en compuertas XOR y un registro de desplazamiento.

Registros de desplazamien

tos

Compuertas XOR

* El registro de desplazamiento: Cadena de elementos de memoria de 1 bit, cada con una

línea de entrada y una línea de salida. Contiene (n bits que es igual a la longitud de la FCS).

FCS (Secuencia de chequeo de la Trama)= se calcula por aritmética de módulo 2:

*Compuertas lógicas XOR: Hay hasta n EX-OR

compuertas.

La presencia o ausencia de una puerta corresponderá con la presencia o ausencia del término correspondiente en el polinomio divisor P.

¿Cómo funciona? PROCESO Algoritmo implementable mediante lógica digital

T = (k + n) bits de trama que se transmite M= 1010001101 k=10 tamaño de bits

(mensaje de k bits) P= 110101 n=6-1= 5 bits

anexados (patrón generador)

El mensaje (M) se multiplica por 2ⁿ = es decir, (2⁵) dando 101000110100000

▪ T= bits de mensaje + n de ceros o bits adjuntos T= 1010001101 00000

CIRCUITO: # registros = n = FSC => El registro

contendrá n=5 bits, al igual que la longitud de la FCS=5 (últimos n bits de T).

Xor con ceros : indica que las puertas XOR permanecen abiertos y por lo tanto no se incluyen.

Transmisor

C4=C4+C3C2=C4+C1C0=C4+Inp

C3=C2C1=C0

T= 101000110101110Receptor

ventajas Es un método potente para detectar cambios accidentales en

los datos; se detectarían los siguientes errores:

Todos los errores de un único bit. Todos los errores dobles Cualquier error en el cual la longitud del error (en ráfaga) es menor

que la longitud del FCS

Como puede ver, los algoritmos de CRC pueden ser codificados fácilmente en el software, pero que puede ser demasiado lento.

Sería mucho más rápido si se implementa en el hardware de lógica digital.   Estas estructuras simples digitales son implementaciones

prácticas para producir el FCS y para comprobar un mensaje recibido, y son posibles debido a la estructura cíclica del CRC.

Desventaja:

No es un método simple. Es muy tedioso el procedimiento, lo que

ocasionaría equivocaciones al momento de realizar y llevar así a preferir utilizar otras técnicas de detección de errores.

Este algoritmo debe ejecutarse de una forma rápida para todos los mensajes que se intercambien, preferentemente

implementada en hardware.