MICROCOMPUTADORAS II.pdf

CAPÍTULO 5

Esquema de funcionamiento de un computador

23-oct-01 Introducción a la Informática A.Prieto (c) McGraw-Hill / Interamericada de España

2

5. Esquema del funcionamiento de un computador

En esta lección se presenta el esquema de funcionamiento de un computador, analizando las unidades centrales que lo componen y cómo se interconectan:

El procesadorElementos internosTemporización en la ejecución de instruccionesConcepto de microprocesador y microcontroladorProcesadores RISC y CISC

Jerarquía de memoriaEstructuras básicas de computadoresComputadores personales (PC)Paralelismo


3

5. Esquema del funcionamiento de un computador. Contenidos

CONCEPTOS PREVIOSFUNCIONAMIENTO INTERNO DE UNA COMPUTADORAEL PROCESADOREL CONCEPTO DE INTERRUPCIÓNJERARQUÍA DE MEMORIAESTRUCTURAS BÁSICAS DE INTERCONEXIÓNCOMPUTADORES PERSONALES (PC)PARALELISMO EN COMPUTADORASCONCLUSIONES


4

5.1 CONCEPTOS PREVIOS:Unidades funcionales

Memoriaprincipal

(M)

Entradas(E)

Memoriamasiva(MM)

Salidas(S)

Unidad de tratamiento

(ALU)

Unidad decontrol

(CU)

Periféricos

Procesador (CPU)


5

5.1 Conceptos previos: elementos básicos

En esta lección vamos a utilizar como módulos constructivos, los siguientes elementos (Capítulo 4):

BiestablesRegistrosContadoresALUMemoria principalPuertos de E/SBuses


6


BiestablesElemento de memoria (Z) que almacena 1 bit.

Carga en el biestable Z de un 1:

Z ← 1

0

1

0

0

Z 1

1

1

1

Z


7


Registro:Memoria para almacenar un dato, dirección o instrucción individualSuelen ser de 8, 16, 32, 64 ó 128 bitsUna señal de control hace que se cargue la información de entrada, y cambie su contenidoEjemplo de carga: R7 ← RM

Señal de control

1 0 1 0 0 1 0 1

entrada0 1 0 0 1 1 1 0

1 0 1 0 0 1 0 1

c=0

Señal de controlentrada

salida


8


ContadoresAscendente de 8 bits:

0, 1, 2, 3, 4,...., 255, 0, 1,.... (en binario)

Incremento: PC ← PC+1

Carga en paralelo: PC ← DR


9


Dato 1 Dato 2

Resultado

ALUSeñales de

control

BA BB

BS

ALUBS ← BA op BSLa operación a efectuar se establece con las señales de control.P.e., suma

Señales de control:001

Operación:BS ← BA + BS


10


Memoria principal:Se divide en posiciones o palabras de memoria.Para leer o escribir, es necesario proporcionar la dirección de acceso.Una memoria dispone de las siguientes E/S:

Entrada de datos (DBI)Salida de datos (DBO)Entrada de dirección (AB)Señales de control:

IO/M’=0 operar con la memoriaR/W’=0 escribir; R/W’=1, leer

25

5

1

4

2

3

5

03745

4832

2356

3725

2437

4326

3456


11


0123456789

1011

2 m

0 1 0 1 0 1 1 1 0 1 0 0 0 1 1 1

direcciones

posiciones o palabras de memoria

direcciones

Dato de entrada(DBI)

Dirección(AB)

Dato de salida(DBO)

Señal de controlR/W=0, escribir

R/W=1, leer

16 hilos16 hilos

m hilos

[1]

[7]

0 1 0 1 0 1 1 1 0 1 0 0 0 1 1 1[ ]

Escritura en memoria:

M(AB) ← DBLectura de memoria:

DBO ← M(AB)


12


Puertos de E/S:Desde el punto de vista del procesador cada periférico es un conjunto de registros, que se denominan

puertos de E/SPara leer o escribir en un puerto:

hay que proporcionar su identificación binaria (dirección), ygenerar las siguientes señales de control:

IO/M’=1 operación de E/S R/W’=0 salida; R/W’=1, entrada


13


Buses:Conjunto de conductores que transfieren en paralelo la información.Sirven de camino de interconexión entre unas unidades y otras.Frecuentemente se utiliza un bus (bus del sistema), que a su vez, se compone de tres buses:

Bus de direccionesBus de datosBus de control

8


14

5.1 Conceptos previos:Ejemplo de interconexión de las unidades

Unidad de tratamiento Unidad de control

o

M

Memoria

centralIPv

OPv

Periféricos

Bus de direcciones

Bus de datos

Bus de control

Procesador


15

5.3.1 Elementos internos del procesador

rD

r0r1

RF

AR DR


o

V

C

S

Z

FF

ALU

RT

PC

IR

Lógica decontrolSP

reloj


16


rD

r0r1

RF

AR DR


o

VCSZFF

ALU

RT

PC

IR

Lógica de

control

SP

reloj

Banco de registros de uso general(RF: r0 a rD)

Almacen temporal de datos y/o direcciones

Registro temporal (RT)

Biestables indicadores o de condición (FF):C: AcarreoS: Indicador de signo (si el último resultado de la ALU es negativo: S=1)Z: Indicador de cero (si el último resultado de la ALU es cero, Z=1)P: Indicador de paridad (si la paridad del ultimo resultado es par, P=1)V: Indicador de desbordamiento

El conjunto de estos biestables forma la palabra de estado (o SW, "Status Word").


17


rD

r0r1

RF

AR DR


o

VCSZFF

ALU

RT

PC

IR

Lógica de

control

SP

reloj

Registro de dirección (AR), donde deberá ubicarse la dirección del dato/instrucción a leer o escribir en memoria (o de un puerto de periférico)Registro de datos (DR), donde se almacenará el dato a escribir en la memoria o la información leída de la memoria (o de un periférico)Lógica de control, circuitos que generan las señales de control (con reloj)Registro de instrucción (IR), memoriza temporalmente la instrucción del programa que la unidad de control está interpretando o ejecutandoContador del programa (PC), registro-contador que contiene en todo momento la dirección de memoria dónde se encuentra la instrucción siguiente a ejecutar.


18


rD

r0r1

RF

AR DR


o

M

Memoria

IPv

OPv

Periféricos

Bus de direcciones

Bus de datos

Bus de control

V

C

S

Z

FF

ALU

RT

PC

IR

Lógica decontrol

SP

reloj


19

5.3.1 Elementos internos del procesador:función del contador de programa

rD

r0r1

RF

AR DR


o

.........100A A73C100B 7C4D100C 65AD100D BC73100E 1000100F 3A021010 7BC0

...........

Bus de direcciones

Bus de datos

Bus de control

V

C

S

Z

FF

ALU

RT

100E

BC73

Lógica decontrol

SP

reloj

PC

IR

Memoria


20

5.3.2 Temporización

La ejecución de cualquier instrucción se realiza en dos fases:Fase de captación de instrucción.

Siempre que se inicia una instrucción el procesador capta de la memoria la instrucción siguiente a ejecutar.

AR ← PCDR ← M(AR)IR ← DR (En IR queda almacenado el codop de la instrucción)

PC ← PC + 1(suponemos que cada instrucción ocupa una sola posición de memoria)

Fase de ejecuciónSe realizan las operaciones específicas correspondientes al código de operación (codop) de la instrucción captada, generándose las señales de control oportunas..

La ejecución de una instrucción lleva consigo por lo menos un acceso a memoria (para captar la instrucción), pudiendo

efectuar accesos adicionales (captación de operandos, memorización de resultados, etc.)


21


. . .

AR ← PCDR ← M(AR)

IR ← DRPC ← PC+1

codopn. . .codop5codop4codop3codop2codop1

Fase de captación de instrucción

Fase de ejecución de instrucción


22


Las operaciones: carga de un registro: MA, PC o IR MR, lectura de memoria: RM← M(DM), incremento del contador de programa: PC PC+1, etc.) son las operaciones más elementales que puede hacer el computador, y reciben el nombre de:

microoperaciones

Se puede concluir que una instrucción máquina, implica la realización de un conjunto determinado de microoperaciones en un orden preestablecido.


23


Ejemplo 5.1

Computador de palabras de 16 bits.En M(H’0039) instrucción H’0700:

r7 ← M(rD)rD contiene H’54C2Contenidos de memoria: en la figuraQué microoperaciones se realizarán durante la ejecución de la instrucción, y los cambios que van teniendo lugar en PC, IR, AR, DR y r7.

direcciones Contenidos 0000 7AC4

0007 65C9

0039 0700 003A 607D 003B 2D07 003C C000

← instrucciones

54C2 D7A2 ← dato

FFFF 3FC4


24


Contenidos de registros

PC IR AR DR R7 Fase Microperación

0039 - - - - ←

Valores iniciales

AR ←PC 0039 - 0039 - -

DR ← M(AR) 0039 - 0039 0700 -

IR ← DR 0039 0700 0039 0700 -

Captación de

nstrucción

PC ← PC+1 003A 0700 0030 0700 -

AR ← rD 003A 0700 54C2 0700 -

DR ← M(AR) 003A 0700 54C2 D7A2 - Ejecución

de nstrucción

r7 ← DR 003A 0700 54C2 D7A2 D7A2

direcciones Contenidos 0000 7AC4

0007 65C9

0039 0700 003A 607D 003B 2D07 003C C000

54C2 D7A2

FFFF 3FC4


25


AR ← rDDR ←M(AR)

r7 ← DR

RT ← rDr0 ← r7+RT

PC ← rD

SP ← SP-1AR ← SPDR ← PC

M(AR) ← DRPC ← rD

AR ← SPDR ←M(AR)

PC ← DRSP ← SP+1

. . .


Fase deejecución

de instrucción



sumacarga salto rutina retorno


26

5.3.3 GESTIÓN DE LAS INSTRUCCIONES DE CONTROL, POR EL PROCESADOR

Según lo visto el procesador ejecuta secuencialmentelas instrucciones del programa.

Sin embargo, con las instrucciones de control se puede alterar el orden de ejecución de un programa, saltando el mismo a la ejecución de una instrucción ubicada en una dirección de memoria arbitraria, ds, especificada en la instrucción de salto.

Una vez ejecutada la instrucción de salto el programa ejecuta la instrucción contenida en la posición ds y las que se encuentren sucesivamente a partir de ella


27

5.3.3 GESTIÓN DE LAS INSTRUCCIONES DE CONTROL, POR EL PROCESADOR (2)

Hay dos tipos de instrucciones de control:

Bifurcaciones (o saltos incondicionales) y saltos (condicionales)Llamadas a procedimientos y retornos de procedimientos, condicionales o incondicionales.

En las instrucciones condicionales, el salto o llamada sólo se produce si se cumple alguna o algunas condiciones, establecidas por el valor de alguno de los biestables indicadores (Z, S, P, V, etc.)


28

5.3 GESTIÓN DE LAS INSTRUCCIONES DE CONTROL, POR EL PROCESADOR (3)

Bifurcaciones (o saltos incondicionales) y saltos (condicionales)Se altera el orden de ejecución saltando a una instrucción ubicada en una dirección de memoria arbitraria, ds, establecida por el programador.

En la fase de ejecución el procesador cambia el contenido del contador de programa por ds

PC ← dsasí en la siguiente captación de instrucción, al leer de memoria la instrucción cuya dirección está en PC se capta es la instrucción que está en la dirección ds (se produce automáticamente el salto).En el ejemplo que estamos considerando, la dirección de salto debe darse a través del registro rD; es decir, el procesador ejecuta la instrucción de salto haciendo:

PC ← rD


29

5.3 GESTIÓN DE LAS INSTRUCCIONES DE CONTROL: llamadas a subrutinas

Llamada a una subrutina (procedimiento o rutina)Tras la ejecución de la instrucción de llamada, se ejecuta otro programa (procedimiento, rutina o subrutina). Una vez ejecutado la subrutina, se retorna (con una instrucción de retorno) al programa desde el que se hizo la llamada, que continúa ejecutándose a partir de la posición desde la que se saltó a la subrutina.Una subrutina, a su vez, puede incluir llamadas a otros subrutinas, y así sucesivamente


30

5.3.3 GESTIÓN DE LAS INSTRUCCIONES DE CONTROL: llamadas a subrutinas

07CD07CE

·107A107B

.

.2FFF

.

.·

CALL 10A3....

003C.··...

05AC

.

.··...

RET

7CD9.·

AB35AB36

.

.AC55

.

.·

CALL 003C...

RET

10A3.·

6FAB6FAC

.

.6FFF

.

.·

CALL 7CD9...

RET

1

2

5

3

4

6


31

5.3.3 GESTIÓN DE LAS INSTRUCCIONES DE CONTROL: llamadas a procedimientos

La diferencia entre un salto y una llamada a un procedimiento, es:

cuando acaba de ejecutarse el procedimiento llamado hay que retornar al programa que lo llamó

concretamente se debe retornar a la instrucción inmediatamente después de la de llamada, que es precisamente la que se encuentra en la dirección contenida en el PC al ejecutarse la instrucción de llamada.

Por tanto, hay que memorizar temporalmente los contenidos del PC de las instrucciones de llamada a procedimientos.Cuando se retorna a un procedimiento de llamada, la dirección de vuelta puede eliminarse dicha memoria.


32


El almacenamiento de las direcciones de las instrucciones de llamada se realiza en una memoria o estructura de datos de tipo pila (memoria LIFO, "Last Input First Output”)

Pila ← PCPC ← ds

PC ← Pila


33

5.3 GESTIÓN DE LAS INSTRUCCIONES DE CONTROL: llamadas a procedimientos

En consecuencia, las microoperaciones a realizar durante la fase de ejecución de las llamadas a procedimientos serán:

Llamada a procedimiento:Pila ← PCPC ← ds

ds, es la dirección de comienza del procedimiento (contenido de rD, en el computador-ejemplo).

Retorno de procedimiento:PC ← Pila


34

5.3.3 GESTIÓN DE LAS INSTRUCCIONES DE CONTROL: Implementación de llamadas a procedimientos

Implementación de la pila. Dos opciones:En los computadores de muy alta velocidad se suele diseñar con circuitos específicos, de la propio procesador.Por lo general, la pila se gestiona o simula en la MP; almacenándose las direcciones de retorno en una zona (zona LIFO) de la MP.

El procesador contiene un registro específico (puntero pila o SP, Stack Pointer) que contiene en todo momento la dirección donde se guardó la última dirección de retorno (cabecera de la pila)Existen instrucciones máquina específicas para el uso

del SP


35

5.3.3 GESTIÓN DE LAS INSTRUCCIONES DE CONTROL: Implementación de llamadas a procedimientos

Opción pila enmemoria principal:

Retornos:AR ← SP;

DR ← M(AR) PC ← DR; SP ← SP+1

Llamadas:SP←SP-1;

AR ← SP; DR ← PC;M(AR) ← DR;

PC ← rDZona libre para futuros anidamientos

Direcciones de retorno apiladas

Zona LIFO (pila) Dirección retorno

Dirección retorno

Dirección retorno

← SP, cabecera de pila

Memoria RAM


36

5.3 GESTIÓN DE LAS INSTRUCCIONES DE CONTROL: Implementación de llamadas a procedimientos

AR ← rDDR ←M(AR)

r7 ← DR

RT ← rDr0 ← r7+RT

PC ← rD

SP ← SP-1AR ← SPDR ← PC

M(AR) ← DRPC ← rD

AR ← SPDR ←M(AR)

PC ← DRSP ← SP+1

. . .


Fase deejecución



sumacarga salto rutina retorno


37


¿Qué es mejor pila hard o pila soft?Como la gestión de pila en la memoria principal implica la realización de lecturas o escrituras en la MP, esta forma es mucho más lenta que utilizar una memoria LIFO hardware específica.

No obstante, la pila hardware es menos versátil (el nivel de anidamiento viene fijado por el tamaño físico de la pila) y el tamaño del procesador será mayor (en vez de contener el registro SP debe contener toda la pila).

Algunos computadores (RISC, por ejemplo), contienen pila hard, y cuando se llena utilizan pila en MP


38

5.3.4 MICROPROCESADORES

Un microprocesador es un procesador (CPU) implantado en uno o varios circuitos integrados.

Funciones (las de cualquier procesador):Almacena temporalmente las instrucciones.Interpreta los códigos de operación de las instrucciones, y genera las señales de control.Genera las secuencias de tiempo que sincronizan los intercambios de información entre el microprocesador y su exterior.Contiene registros para el almacenamiento temporal de datos y direcciones.Efectúa las operaciones aritméticas y lógicas típicas de una ALU.


39


Los microprocesadores surgieron a partir de 1971, como consecuencia del alto grado de miniaturización de circuitos integrados logrado por la tecnología electrónica.

En la actualidad en un único chip se integran millones de transistores.

Los microprocesadores actuales, además de los circuitos de un procesador clásico, suelen contener:

Procesador de coma flotante (FPU)Sistema o unidad de gestión de memoria (MMU)Memoria caché (se estudiará más adelante, en esta misma lección),Etc.


40


Un microcontrolador es un circuito integrado que contiene, total o parcialmente, los cinco elementos básicos de una computadora completa (unidad de control, unidad de tratamiento, memoria y puertos de entrada/salida), estando proyectados para aplicaciones de supervisión, monitorización, gestión y control en sistemas tales como:

aparatos de telefonía,Electrodomésticos (lavadoras, etc.),instrumentación médica,control de robots,líneas de ensamblado,control de semáforos, etc.


41


Los microcontroladores se diferencian de los microprocesadores en que

contienen en su interior no sólo la CPU, sino también otros elementos como puertos de entrada/salida y memoria principal (ampliable externamente), yestán orientados a aplicaciones específicas de control.

Ejemplos:TMS1000 (de 4 bits de longitud de palabra),Intel 8051 (8 bits) dispone de 40 patillas de entrada/salida, una CPU de 12 MHz, memoria ROM de 4KB, y memoria RAM de 128 Bytes, y 32 líneas de E/SIntel 8096 (32 bits).


42


Los µprocesadores y µcontroladores son circuitos que, por ser muy versátiles, pueden construirse en grandes series a muy bajo precio.Los µprocesadores se utilizan para

construir computadoras (microcomputadoras)al igual que los microcontroladores, embebidos en multitud de sistemas, de hecho la mayor parte de los sistemas electrónicos digitales actuales se construyen con microprocesadores o microcontroladores, por ser una opción muy económica.

Un sistema embebido es un sistema controlado por un microprocesador o un microcontrolador cuyo hardware y software están especialmente diseñados y optimizados para resolver una problema concreto. Por lo general, interactúan continuamente con su entorno con objeto de monitorizar o controlar algún proceso


43


Hay sistemas embebidos en multitud deelectrodomésticos (lavadoras de ropa, lavavajillas, hornos de microondas, etc.),equipos musicales y de vídeo (lectoras/graba-doras de casetes, CD, televisores, vídeos, máquinas de fotos, etc.),juguetes electrónicos (consola de videojuegos),sistemas de control industrial,Periféricos de computadorescomunicaciones de datos (teléfonos inalámbricos, teléfonos móviles, módem, etc.),equipos militares y armamento, etc.

Un coche moderno puede contener del orden de 100microprocesadores y microcontroladores que controlan: encendido,desplazamiento de la transmisión, control de potencia, antibloqueo delfreno, control de tracción y seguridad (disparo de la bolsa de aire, etc.).


44

5.3.4 MICROPROCESADORES: Intel


45

5.3.4 MICROPROCESADORES: Intel


46

5.3.4 MICROPROCESADORES: otros fabricantes

Además de Intel, hay otros fabricantes:MotorolaAMDCyrixEtc.

Ver tablas en la web del texto:

http://atc.ugr.es/intro_info_mcgraw.html


47

5.3.5 Procesadores RISC y CISC

Procesador CISC (Computadora con repertorio de instrucciones complejo).

Diseño de los procesadores de forma que el repertorio de instrucciones máquina sea lo más completo posible, así:

Los traductores de lenguajes son más sencillos, yla ejecución de los programas es rápida

Esta tendencia era seguida hasta los 80 por la totalidad de los diseños:

DEC VAX, Intel 80x86 y Motorola 680x0.Los repertorios contenían del orden de 200 a 300 instrucciones, muchas de ellas sofisticadas, consumiendo la ejecución de cada una de ellas múltiples ciclos de reloj

No obstante, estudios estadísticos muestran que muchas instrucciones máquina apenas se utilizan


48

5.3.5 Procesadores RISC y CISC

Procesadores RISC (Computadoras con repertorio de instrucciones reducido):

Se reduce el número de instrucciones (operaciones básicas).Formatos de las instrucciones muy regularesLas operaciones de la ALU con datos de los registros (16 a 64).Intercambios de datos entre el procesador y la memoria sólo con instrucciones específicas de carga en registro (“load) y de memorizar el contenido de un registro (“store”).Unidad de control RISC es mucho más sencilla que la CISC,

tiempo de diseño de un procesador se reduce notablemente, y se puede ejecutar, por término medio, una instrucción en tan sólo un ciclo de reloj.

La tendencia RISC dio lugar a muchas ideas que se aplican también a los CISC actuales


49

5.4 CONCEPTO DE INTERRUPCIÓN

Una interrupción (o excepción o trap) es una detención de la ejecución de un programa antes de que concluya. Esta se realiza para ejecutar otro programa que gestiona o atiende la interrupción, continuándose después con la ejecución del programa interrumpido.


50


Los orígenes de las interrupciones pueden ser muy diversos; por ejemplo:

Fallo de la alimentación. Anomalías del hardware. Petición de E/S de un periférico. Desbordamiento en la ALUUtilización de una instrucción máquina inexistenteGestión de tiempo compartido (la interrupción la provoca el reloj de tiempo real) Violación de la protección de memoria.Peticiones del programador o usuario.


51


La producción de interrupciones usualmente se gestiona siguiendo 5 pasos.

Inhabil. interrupcionesSalvar contenidos CPU

Servicio delrequerimiento

realizado

Determinación del origende la interrupción

Regreso a PE

Programa PE quese va a interrumpir

instrucciones

Reconocimiento dela interrupción (IA)

Petición deinterrupción

(IR)

Fin de la interrupción

Inicio de la interrupción

Programapreferente

1

2

3

4

5

Restaurar contenidos CPUHabilitar interrupciones


52

5.4 CONCEPTO DE INTERRUPCIÓN (3)

Puede observarse que la atención de una interrupción del tipo descrito es un caso muy particular de llamada a un procedimiento.

En un computador las interrupciones se producen con una gran frecuencia. (Pueden producirse, por ejemplo, con intervalos de tiempo menores de 1 ms)


53

5.4 JERARQUÍA DE MEMORIA

Parámetros: capacidad, velocidad y precioProblema: Diferencia de velocidad de 1 ó 2 órdenes de magnitud entre procesador y memoria.

Solución: Memoria caché.Circuitos de tecnología rápida (CMOS- estática o ECL) que se sitúan entre procesador y memoria


54


Órdenes de magnitud de distintos parámetros

Nivel Dispositivo Capacidad Tiempo deacceso

Ancho de banda MB/s

0 Registros procesador < 1 KB 3 a 100 ns 400 a 1.0001 Memoria caché (SRAM) 32 KB a 4 MB 10 a 40 ns 200 a 4002 Memoria principal (DRAM) 1 MB a 1 GB 30 a 100 ns 100 a 200

3 Disco duro (magnético) 100MB-200GB 8 a 18 ms 1 a 5

4 Disco óptico CD-ROM 680 MB 0.1 a 0.3 s 0.6

5 Disco magnetoóptico (WMRA) 0,5 a 1 GB 0.03 s 0.15

6 Disco óptico WORM 650 MB 0.1 a 0.3 s 0.157 Cinta magnética (DAT) 2.56 GB 60 s 0.2078 Disquetes 2.88 MB 100 ms 0.05


55


Nivel 0

Nivel 1

Nivel 2

Nivel 3

Nivel 4

Registrosde la CPU

Caché( SRAM )

Memoria principal( DRAM )

Discos magnéticos( Winchester )

Cintas magnéticas( DAT, etc. )

CAPACIDAD


56


El procesador capta los datos e instrucciones de la caché, si no están allí, se produce una falta o fallo, y se buscan en la MP, y así sucesivamente, ....Se pasan bloques consecutivos de información a los niveles superiores de memoria, conforme se van necesitando.

Principio de localidad espacial: Si se accede a una posición, hay mucha probabilidad de acceder a las cercanasPrincipio de localidad temporal: Si se accede a una posición, tiende a ser referenciado de nuevo

(Ejemplo: Memoria Virtual, en Capítulo 9)


57

5.6 ESTRUCTURAS BÁSICAS DE COMPUTADORES

Recuérdese que los distintos elementos de un computador se interconectan por medio de BUSES, de acuerdo con una determinada organización. Un bus suele componerse, a su vez, de 3 buses (sub-buses):

Sub-bus de datos transporta los datos (e instrucciones) que se transfieren. Suele ser bidireccional. Sub-bus de direcciones transporta la dirección de la posición de memoria o del periférico que interviene en el tráfico de información.Sub-bus de control contiene hilos que transportan las señales de control y de estado (señales de interrupción, señales que indican la dirección de la transferencia de datos, que coordinan la temporización de eventos, etc.)


58


Formas más sencillas de interconexión de unidades:Un bus del sistema, con conexión directa, o no entre procesador y Memoria (estructura unibus)

C P U

B u s d e l s is te m a

M e m o ria

P e rifé rico 0 P e rifë rico 1

C P U M e m o ria P e rifé rico 0 P e rifë rico 1

B u s d e l s is te m a

(a )

(b )


59


Ventajas: muy flexible (para conectar distintos periféricos) y muy económico. Se impusieron en los primeros mini-computadores (DEC-PDP).

Problemas: Mucho tráfico en el bus.Los elementos más lentos ralentizan a los más rápidos (Debido a la jerarquía de memoria).

Soluciones:Controladores de E/SMás buses: buses específicos de E/SControlador para Acceso Directo a Memoria (controlador DMA)


60


Controladores de E/SMás buses (buses especializados)

Per. 10 Per.11 .... Per.1n

Controladorde E/S

Per. 00 Per.01 .... Per.0n

Controladorde E/S

Canal 0 Canal 1

MemoriaPrincipalCache

CPU


CPU

Per. 10 Per.11 .... Per.1n

Controladorde E/S

Per. 00 Per.01 .... Per.0n

Controladorde E/S

Canal 0 Canal 1

Adaptadorbus

(a)

(b)

Bus de E/S

Bus del sistema

Bus del sistema


61

5.6 ESTRUCTURAS BÁSICAS DE COMPUTADORES (8).

Controlador para Acceso Directo a Memoria (controlador DMA)


CPU

DMA

Per. 10 Per.11 .... Per.1n

Controladorde E/S

Per. 00 Per.01 .... Per.0n

Controladorde E/S

Canal 0 Canal 1

Bus del sistema

Bus de E/S


62

5.7 COMPUTADORES PERSONALES (PC)

Controlador gráfico

Cache

Cacheexterna

CPU

FPU

DMA yPuente PCI

Bus local PCI

Bus CPU-memoria

Bus ISA

Bus SCSI

microprocesador

Memoria principal

Controlador SCSI

Disco

PuenteISA

DVD Escáner

Modem

VRAM

Acelerador

Tarjeta de sonido

Controlador disquete

Controlador impresora


63


Se observa que hay una gran variedad de buses (Capítulo 8)Las unidades centrales se ensamblan en una placa base (tarjeta madre), en la que existen ranuras para tarjetas de expansión.

Microoprocesador

Tarjetas de expansión(ISA, PCI, etc.)

Memoria ROM

Memoria RAM

Chipset

Chipset


64


Memoria principal: Se suministran en pequeñas tarjetas de circuito impreso o módulos de memoria que agrupan varios chips. Tipos de módulos:

SIMM, pueden contener 8 chips de 32 o 64 Mbits cada uno totalizando una módulo de 32 ó 64 Mbytes, respectivamente. Hay versiones con conectores de 30 ó 72 contactos, según sea de 8 ó 32 bits el ancho del bus. DIMM , pueden almacenar 64 ó 128 MB o más. Los contactos están por las dos superficies de la tarjeta, teniendo 84 por cada lado (168 en total. En un instante dado es capaz de leer o escribir datos de 64 bits (ancho del bus de datos de 64 hilos). RIMM, son como los DIMM, pero tienen una asignación de conectores distinta, y se usan como módulos de las memoriasDirect RDRAM


65


conectores (oro)SIMM

(64 Mbits x 8 = 64 MBytes

DIMM(64 Mbits x 16 x 2 = 256 MBytes)


66

5.7 COMPUTADORES PERSONALES (PC):Ejemplo de placa base

12/1998. A.Prieto 1

DISQUETERA

ALIMENTACIÓN 3.3 V

ALIMENTACIÓN PRIMARIA

VENTILADOR 1

VENTILADOR 3

IDE PRIMARIO

IDE SECUNDARIO

CONECTOR DE MEMORIA DIMM 0



SLOT 1 (Procesador PENTIUM II)

VENTILADOR 2

SELE CC IÓN DEC ONFIGUR ACIÓN

ALTAVOZ

Batería

PC/PCI(OPT)

CON

ECTOR ISA

CON

ECTOR ISA

ACELERA

DO

R DE G

RÁFICO

S (AG

P)

CON

ECTOR PCI

CON

ECTOR PCI

CON

ECTOR PCI

CON

ECTOR PCI

CHASIS

AUX IN(opt)

TECLADO/RATÓNC ONEC TAR POR TE LÉFONO

C ONEC TAR POR LAN CD IN (opt)TLF (opt)

PUERTOS DEAUDIO/JUEGOS (opt)

PARALELO

COM 2 COM 1

CHIPSET

CHIPSET

27 1

++++ALTAVOZ R ESET PWR LED HD LED INFR ARR OJOS SUSP. PWR ON

TARJETA MADRE SE440BX(Pentium £ 500 MHz, buses 66/100 MHz)

Por si incorpora sonido


67


Slot 1:procesador Pentium II Memoria DIMM: módulos de 8 ó 16 ó 32 ó 64 ó 128 MB (memoria total máxima: 384Mb).Acelerador de gráficos (AGP): conector para tarjeta aceleradora de cambios de imágenes en pantalla de altas prestaciones (bus de 128 bits)Conectores PCI: para insertar elementos tales como: tarjeta de video, tarjeta de red, tarjeta de captura de vídeo (TV), y disco duro (SCSII)Conectores ISA: para conectar elementos tales como disco duro (SCSII), módem interno, tarjeta de red, y tarjeta de sonidoConectores IDE: (en cada uno hasta 2 periféricos): para conectar, con anchos de banda de hasta 16,6 MB/s dispositivos EIDE (que contienen en su interior el controlador) tales como disco duro (HD), unidad de CD-ROM, unidad grabadora de CD-ROM, y unidad de DVD-ROM


68


Conector paralelo (LPT): conexión de dispositivos tales como impresora y escáner de imágenes.Conectores serie (COM1, COM2): para dispositivos tales como ratón, modem externo, y otro tipo de periféricos serie, etc.USB: conector para periféricos con interfaz USB: conexión serie a 12 Mbits/seg, con alimentación a través del bus y plug and play; es decir, el sistema operativo automáticamente reconoce e instala los periféricos a él conectables.Chipset: son unos circuitos integrados (1, 2 ó 3) que agrupan una funciones diversas de la placa base. Dependen del tipo de microprocesador, contienen el reloj de tiempo real, diversos adaptadores (puente PCI, por ejemplo), controladores (de memoria, de teclado, del ratón, del acelerador de gráficos, de la interfaz USB, etc.) y determinan la velocidad máxima del bus de memoria y otros circuitos externos al microprocesador.


69


Disquetera: conector para unidad de disquetes.Conectores del panel frontal:

Conexión para altavozInterruptor para reiniciar el arranque del PC (Reset)Indicador luminoso de encendido (POWER LED)Indicador luminoso de disco duro en funcionamiento (HD LED)Entrada para infrarrojosIndicador de que el sistema esta con alimentación eléctrica peroen reposo; es decir, en estado suspendido(Sleep).Interruptor para encendido (Power On)

Dentro del chasis también se encuentra la fuente de alimentación. En un Pentium IV, a partir de la tensión alterna de la red (200-240V, consumo 2,5 A) se obtienen las siguientes DC:

+5V (20A), -5V (0,5A), 12V (8A), -12V (0,5A) y 3,3V (14A)


70


A. Conectar por teléfonoB. Conectar por LANC. Ventilador 3D. Conector de teléfonoE. Conector de audio de CD-ROMF. Conector auxiliarG. Conector del chasisH. Slot 1I. Ventilador 2J. DIMMK. Ventilador 1L. Alimentación primariaM. Lector de disquetesN. Conectores IDEO. Conector AGPP. Conector PC/PCIQ. BateríaR. Flash BIOSS. Selección de configuraciónT. AltavozU. Conectores PCIV. Conectores ISA


71


Conectores para ventiladores


72

5.8 PARALELISMO EN COMPUTADORAS

La mejora de prestaciones en computadoras se debe a:

Avances de la tecnología (miniaturización, consumo, velocidad y precio)Nuevas arquitecturas: paralelismo.

Paralelismo:A nivel de instrucciones

Segmentación de cauceArquitecturas superescalares

A nivel de procesadores


73


Paralelismo:A nivel de instruccionesA nivel de procesadores:

SISD (computadores von Neumann), un solo procesador.SIMD. Cada instrucción opera con múltiples datos:

Procesadores vectorialesProcesadores matriciales (con unidades funcionales segmentadas que operan a la vez con ≈ 64 a 256 elementos).

MIMD (múltiples procesadores):MultiprocesadoresMulticomputadores (Cluster de estaciones de trabajo, ...)


74


Arquitecturas de computadoras

SISD(von Neumann)

SIMD MIMD

Procesadores matriciales

Procesadores vectoriales

Memoria compartida

(multiprocesadores)

Paso de mensajes(multicomputadoras)

UMA NUMA MPP Clusters

Documents

MICROCOMPUTADORAS II.pdf