Model de la xarxa d’alimentació de circuits digitals basats en Standard cells

Alumne: Heribert Ayan

Tutor: Josep Rius

PRESENTACIÓ

Projecte realitzat durant una estada a

- Philips Research Eindhoven

- Departament de Digital Design and Test

- Centre de recerca High Tech Camputs.

Algunes dades:28 companyies de la talla de Philips o IBM

7000 a 8000 investigadors

Més de 50 nacionalitats

50000 m2 de laboratoris

Continguts

Presentació

Introducció Motivacions i objectius

Modelatge i solució dels

models

Aplicació a CMOS090

Validació

Demo

Conclusions

Introducció

El món digital creix en importància.

Una de les tècniques de disseny

Semicostum més utilitzades és el

procediment d’STANDARD CELLS

Introducció

Dissenys amb standard cells

StripesBlocs

Cel·la

Continguts

Presentació

Introducció

Motivacions i

objectius Modelatge i solució dels

models

Aplicació a CMOS090

Validació

Demo

Conclusions

Motivacions

El problema del soroll als circuits digitals

L’activitat de les portes pertorba la xarxa d’alimentació

Motivacions

• Fallides de retard

• Retards en les portes

• Caigudes del nivell lògic

• Fallides lògiques

El problema del soroll als circuits digitals

• Pèrdua de fiabilitat• Disminució de la robustesa

Motivacions

Eines disponibles

Limitacions

Extractor + simulador tipus spice

Es necessita llicència.

Només es poden aplicar un cop finalitzat el disseny.

Es basen en models.

Eines commercials (VoltageStorm, RedHawk …)

• Una extracció d’una simple porta nand de 4 transistors pot donar

• Un xip normal pot tenir més:

1 milió de transistors

500 elements

No viable. Estructures massa grans.

- Temps de simulació.

- Memòria.

Motivacions

Mancances

• Eines que ajudin a poder dimensionar blocs en les primeres fases de disseny.

• Eines per decidir com utilitzar les tècniques contra el soroll disponibles ( decaps, amplada dels tracks d’alimentació...)

• Models i estimadors de soroll que permetin desenvolupar i/o millorar les tecniques anti-soroll existents.

Des del punt de vista del disseny de circuits:

Des del punt de vista del la recerca:

Objectius

Objectius

• Realitzar un model que permeti estimar el soroll a nivell de cel·la donat una configuració de xip i la seva activitat per blocs.

• Calibrar aquest model per a la tecnologia de 90nm de longitud de canal de Philips CMOS090.

• Desenvolupar la metodologia de resolució del model

- Evolució temporal

- Evolució espacial dins del xip

Continguts

Presentació

Introducció

Motivacions i objectius

Modelatge i solució

dels models Aplicació a CMOS090

Validació

Demo

Conclusions

Modelatge

Domini freqüència:

Modelatge jeràrquic:

Estratègia:

v(x,y,t) i(x,y,t)

Equacions diferencials

V(fila,columna,f) I(fila,columna,f)

Equacions algebraiques

Reducció del nombre de nodes a resoldre, només els de la capa més alta

Les nostres variables són tensions i corrents

Modelatge

Divisió principalMODEL DE XIP

Vertical Horitzontal

+ MODEL DE BLOCMODEL DELS STRIPES

Exemple:-9 blocs

- 6 stripes verticals

- 12 stripes horitzontals

Modelatge

Arbre de modelsMODEL DE XIP

Vertical Horitzontal

+ MODEL DE BLOCMODEL DELS STRIPES

Model de cel·la

Modelatge

Model de cel·la:

Z1/2Z1/2

Z2

Z1/2Z1/2

VDD

GND

isw

Impedància Z1:

Impedància Z2:

Font de corrent isw:

– Modela els metalls conductors d’alimentació.

– Modela el comportament estàtic dels transistors i altres paràsits entre les alimentacions.

– Modela el canvi d’estat dels transistors de la cel·la.

Modelatge

Model de cel·la

Variables de la cel·la: – Nivells de tensió vn, vn+1

– Llaços de corrent in, in+1

Estímul: isw

CEL·LA:

Z2

Z1/2Z1/2

Z1/2Z1/2

VDD

GND

iswin in+1vn vn+1

Z1, Z2

isw

v-

i-

v+

i+

Expressió de caixa negra: vN

…iN

= Av1…i1

+ B

A i B són matrius funció de les matrius M i D de cada columna

Modelatge

Model de bloc

CEL·LA (1,2)

CEL·LA (M,2)

CELL (2,2)

CEL·LA (2,1)

CEL·LA (1,1)

CEL·LA (1,N)

CEL·LA (2,N)

CEL·LA (M,1)

CEL·LA (M,N)

...

...

...

...

Expressió de columna:vn+1

…

in+1

= Mn

vn

…

in

+ Dn iswn

Mn i Dn són matrius funció de les impedàncies Z1 i Z2 de les cel·les

Modelatge

Model del stripe Horitzontal

+ DSH vpad

...Z1, Z2

VDD

GND

v0

i0

vN

iN

v+

i+= MSH

v-

i-

MSH és funció de les impedàncies Z1, Z2 de les cel·les DSH és funció de la impedància ZPAD

+VDD

ZPAD

Expressió de cel·la: Expressió de caixa negra:

vN

iN= ASH

v0

i0+ BSH

ZPAD és la impedància que presenta la connexió des la font d’alimentació fins al stripe.

CEL·LA PAD

Z1, Z2 Z1, Z2 Z1, Z2

v+

…

i+

Modelatge

Model de l’stripe vertical

CEL·LA (2,1)

CEL·LA (1,1)

CEL·LA (M-1,1)

CEL·LA (M,1)

VD

D

GN

D

v-

…

i-

v+

…

i+= MSV

v-

…

i-

MSV és funció de les impedàncies Z1, Z2 de les cel·les

Expressió de columna (sense pads):

MPAD és funció de la impedància ZPAD

MSV

Expressió de caixa negre:

v+

…

i+

v-

…

i-

= MPADd ·MSV·MPADe

ASV

v+

…

i+

MPADd

...

ZPAD

Cel·la virtual

Cel·la virtual

Pads a la dreta

Modelatge

Corrent de commutació

Impedàncies

MODEL DE XIP

Vertical Horitzontal

MODEL DE BLOCMODEL DELS STRIPES

Model de cel·laZ1, Z2, isw

ZPAD

M, D

A. B

Caixa negre

Columna

Arbre de models:

Algoritme de solució

Configuració de xip

Rang de freqüències

Última freqüència?

Anàlisi delscontorns

Resolució del sistema d’equacions (A i B)

Càlcul del nodes interns (amb les matrius M i D)

Input data

NO

Conversió al domini del temps

Output dataSI

Guarda el resultat

Següent freqüència

Creació de matrius per cada element

Temps de simulacióPeríode de mostreig

Continguts

Presentació

Introducció

Motivacions i objectius

Modelatge i solució dels

models

Aplicació a CMOS090 Validació

Demo

Conclusions

Aplicació a CMOS090

Corrent de commutació

Impedàncies

MODEL DE XIP

Vertical Horitzontal

MODEL DE BLOCMODEL DELS STRIPES

Model de cel·la

Arbre de models:

RLGC Família de models

Z1, Z2, isw

ZPAD

M, D

A. BCaixa negre

Columna

Aplicació a CMOS090

Model RLGC:Impedància Z1:

gw

cw

rl

g

c

ri

ciZ2

Z1/2 Z1/2

Z1/2Z1/2

Template Particular: RLGC

Power track

nWell Cell Interconnect

Resistència r

Inductancia l

Impedància Z2:Resistència g

Capacitat cBranca de cel·la

Resistència gw Inductancia cw

Branca de pou

Resistència ri Inductancia ci

Branca de interconnexió

Vies de càlcul:DADES

ESTADÍSTIQUES

SIMULACIÓ

PROPIETATS DELS MATERIALS

Aplicació a CMOS090

Corrent de commutació

Impedàncies

MODEL DE XIP

Vertical Horitzontal

MODEL DE BLOCMODEL DELS STRIPES

Model de cel·la

Arbre de models:

RLGC Família de models

Z1, Z2, isw

ZPAD

M, D

A. BCaixa negre

Columna

l, r, g, c, gw, cw, ri, ci

Continguts

Presentació

Introducció

Motivacions i objectius

Modelatge i solució dels

models

Aplicació a CMOS090

Validació

Demo

Conclusions

Formiga portant un chip d’1mm2

Validació

• No existeixen mesures a nivell de cel·la per a la tecnologia objectiu CMOS090.

Problema de les mesures:

Experiments realitzats:1. Comparació entre model RLGC i resultats de simulació d’una extracció per Z2.

2. Comparació de impedància d’una fila d’standard cells entre simulació d’una extracció i el model RLGC.

3. Comparació de resultats entre el procediment en el domini de la freqüència i un simulador tipus spice en el domini del temps.

Validació

1. Comparació de la impedàcia Z2

Flip flop tipus D Nand de 2 entrades

Extracció VS model RLGC Magnitud Magnitud

Validació

2. Test d’impedancia amb una fila

Configuració de la fila:

• 16 flip-flops, 24 nands, 24 nors, 22 inversors

• Cada cel·la està connectada amb la següent

• 300 um de longitud

Extracció VS model RLGC

Mag

nitu

dF

ase

- Resultat sense interconnexions

- Extració

- Resultat amb aproximació de les interconnexions

- Resultat amb dades estadístiques d’interconnexions

Validació

Temps [ns]

Temps [ns]

10 files amb connexió a font ideal:

Fi de la commutació del segon grup de cel·les

Fi de la commutació del primer grup de cel·les

Principi de la commutació del segon grup de cel·les

Principi de commutació del primer grup de cel·les

3. Validació del procediment de solució dels models

- 1r grup a 25ps- 2n grup a 30ps

2 grups de cel·les commuten durant 10 ps:

2 files amb connexió a font no ideal:

Continguts

Presentació

Introducció

Motivacions i objectius

Modelatge i solució dels

models

Aplicació a CMOS090

Validació

Demo Conclusions

DEMO

Continguts

Presentació

Introducció

Motivacions i objectius

Modelatge i solució dels

models

Aplicació a CMOS090

Validació

Demo

Conclusions

Conclusions

S’ha desenvolupat un model que permet l'anàlisi del soroll circuits digitals basats en Standard cells. Ofereix: Solució flexible i escalable Permet simular circuits grans Capacitat d’utilització amb coneixements mínims del

layout (floor plan). Calibració per a la tecnologia CMOS090 de Philips

Aquest model l’utilitzarà el departament de Analog Design and Tooling de Philips com treball previ per a la realització d’una eina

Una primera implementació d’aquesta eina en MatLab està disponible

FI

Gràcies per la seva atenció

Arbre de models

Model de cel·la

- Switching current flows from the local Vdd to local Gnd

- There are no losses to other cells

– Transistor sizes– Interconnect load– Power supply voltage– Temperature– Process condition

Assumpcions

iinterconnect

iinterconnect

gnd

vdd

iinterconnect

iinterconnect

gnd

vdd

Dependències

Modeltage

Arbre de models MODEL DE XIP

Model de cel·la

Vertical Horitzontal

Corrent de commutació

Impedàncies

+ MODEL DE BLOCPDN model

Exemple:-6 blocs

- 3 stripes verticals

- 8 stripes horitzontals

Modelatge

Model de xip

v+

…

i+

v-

…

i-

Cada component està definit per les seves matrius A i B.

Z1, Z2, isw

ZPAD

M, D

A. B

Caixa negre

Columna

Modelatge

Arbre de modelsMODEL DE XIP

Model de cel·la

Vertical Horitzontal

Corrent de commutació

Impedàncies

+MODEL DE BLOC PDN model

RLGC Família de models