4
  5 Práctica 2: PLL 2.1 Introducción En esta práctica se utilizará el circuitos NE565. Es un bucle de enganche en fase monolíticos con márgenes de funcionamiento que llegan hasta los 500 KHz para el NE565. El PLL responde a un diagrama de bloques simplificado como el de la Figura 1.  2.2 Circuito NE 565 El circuito NE565 un PLL de propósito general. Su diagrama de bloques y patillado se muestra en la siguiente figura. Figura 2. Diagrama de bloques del PLL NE565 - Entrada El circuito de entrada tiene un limitador conectado al pin 6. - VCO. La frecuencia libre del VCO es 0 0 0 3 . 0 C  R  f , donde R 0  es una r esistencia externa entre los terminales 8 y +Vcc (pin 10) y C 0  es un condensador externo situado entre la patilla 9 y tierra. Comparador de fase El parámetro que caracteriza el comportamiento del detector de fase es su sensibilidad K D  (Volt./rad). Es un parámetro interno, por lo que no se puede modificar. En las hojas de características del NE565 aparece como valor típico K D  = 0.68 (Volt./rad). - Filtro del lazo La ganancia en lazo cerrado viene determinada por la expresión K 0  × K D (sec -1 ), donde K 0  ((rad/sec)/Volt) es la sensibilidad del VCO. Para el circuito NE565 se

Pll

Embed Size (px)

DESCRIPTION

Pll

Citation preview

  • 5

    Prctica 2: PLL

    2.1 Introduccin

    En esta prctica se utilizar el circuitos NE565. Es un bucle de enganche en fase monolticos con mrgenes de funcionamiento que llegan hasta los 500 KHz para el NE565.

    El PLL responde a un diagrama de bloques simplificado como el de la Figura 1.

    2.2 Circuito NE 565

    El circuito NE565 un PLL de propsito general. Su diagrama de bloques y patillado se muestra en la siguiente figura.

    Figura 2. Diagrama de bloques del PLL NE565 - Entrada

    El circuito de entrada tiene un limitador conectado al pin 6. - VCO.

    La frecuencia libre del VCO es 00

    03.0CR

    f , donde R0 es una resistencia externa entre los terminales 8 y +Vcc (pin 10) y C0 es un condensador externo situado entre la patilla 9 y tierra.

    Comparador de fase El parmetro que caracteriza el comportamiento del detector de fase es su sensibilidad KD (Volt./rad). Es un parmetro interno, por lo que no se puede modificar. En las hojas de caractersticas del NE565 aparece como valor tpico KD = 0.68 (Volt./rad).

    - Filtro del lazo La ganancia en lazo cerrado viene determinada por la expresin K0 KD (sec-1), donde K0 ((rad/sec)/Volt) es la sensibilidad del VCO. Para el circuito NE565 se

  • 6

    puede hacer la aproximacin: )(sec 6.33 1-00C

    D VfKK , siendo VC es la tensin de

    alimentacin total que se suministra al circuito. La salida del detector de fase se obtiene en la patilla 7. Entre la patilla 7 y la 10, el NE565 tiene una resistencia interna R1 = 3.6 k que puede utilizarse para construir el filtro del lazo. En la mayora de las aplicaciones basta con aplicar un nico condensador a la patilla 7; de esta forma, el paralelo con la resistencia R1 produce un filtro de orden 1, tal y como se muestra en la Figura 3.

    Figura 3. Filtro del lazo En este caso, la funcin de transferencia del filtro de lazo es

    111 11

    11)(

    +=

    +=

    sCsRsL

    La funcin de transferencia del lazo, en el caso de tener un comportamiento ideal en el detector de fase, vendra especificada por la expresin

    ssLsL

    s

    s

    +=

    )()(

    )()(

    .

    Obsrvese que cuando L(s) es una funcin de primer orden, la respuesta global del lazo es de segundo orden:

    22 2)()(

    nnss

    Ks

    s

    ++=

    donde es el factor de amortiguamiento y n es la frecuencia natural del sistema. Por ello, la funcin de trasferencia del filtro cerrado es

    1012

    1022

    2

    ///

    2)()(

    ++

    =

    ++

    =

    D

    D

    nn

    n

    KKssKK

    sss

    s,

    siendo su respuesta en frecuencia la mostrada en la Figura 4.

    Figura 4. Funcin de transferencia en lazo cerrado

  • 7

    - Margen de enganche. El margen de enganche es el margen de frecuencias de entrada fi a las que el PLL puede engancharse. Este lmite, suponiendo que el VCO no se satura, est determinado por la caracterstica del detector de fase. Supongamos que la diferencia entre la frecuencia de salida del VCO fo y la de entrada fi es f . Para que el PLL se enganche a la frecuencia de entrada, hay que modificar el voltaje de control del VCO en

    00 K

    fV = voltios. Si el amplificador del lazo no tiene ganancia, el voltaje de control del VCO es directamente el voltaje de salida del detector de fase (V0=VD). Como el detector de fase entrega un voltaje eDD KV = , y como la desviacin mxima de fase que puede seguir el PLL es 2/pie , resulta que el margen de enganche es

    CDH V

    fKKf 00 16pi= .

    2.3 Desarrollo de la prctica

    Los PLL se pueden utilizar para realizar demodulacin coherente de seales moduladas en amplitud. El esquema de demodulacin coherente se muestra en la Figura 5.

    Figura 5. Demodulador coherente Como se observa, se puede utilizar el demodulador balanceado MC1496 junto con el integrado NE565 para llevar a cabo dicha operacin.

    Module una portadora de 10 kHz con un tono de 1 kHz. Disee y analice el demodulador coherente de AM, siguiendo el esquema mostrado en la Figura 6.

    Elija adecuadamente los componentes R0 y C0. Puede sustituir el transistor 2N3565 por el 2N2222. Los valores de los condensadores aparecen en F. Correspondencia entre el patillaje del integrado LM1596 y el del LM1496

    LM1596 LM1496 1 1 2 2 3 3 4 4 5 5 6 6 7 8 8 10 9 12

    10 14

    fRF fFI VCO

    Detector de fase A

    Limitador LM565

    LM1496

  • 8

    Figura 6. Demodulador coherente

    R

    C0