-
8/19/2019 SDLR1 P3 Compuertas en Cascada
1/15
Universidad Autónoma de Querétaro
Facultad de Ingeniería
Laboratorio de Sistemas Digitales con Lógica Reconfigurable
I
Velázquez Arteaga Edwin Alejandro
Reorte de la !ráctica "# $%omuertas lógicas en cascada&
'ec(a de inicio# lunes )* de agosto del +,)-
'ec(a de entrega# lunes +. agosto del +,)-
!rofesor# Dr/ Rodr0guez Res1ndiz 2u3enal
Duración# ) módulo
-
8/19/2019 SDLR1 P3 Compuertas en Cascada
2/15
INTRODUCCIÓN
A(ora que 4a nos encontramos más familiarizados con la forma de
oeración 4 las
caracter0sticas básicas de una comuerta lógica5 como lo son# su
corresondiente tabla de
3erdad6 los ni3eles el1ctricos que las controlan 4 emiten6 4 la
introducción del retraso de
roagación a la se7al de inter1s6 es con3eniente ues6
introducir al 3erdadero modusoerandi6 o bien6 la manera en la que
nos les toaremos con ma4or frecuencia5 es decir6 en
etaas de cascada/
Aquel que 4a (a4a trabajado con amlificadores oeracionales6 el
tóico le será bastante
familiar6 de (ec(o6 no e8iste diferencia significati3a en 1l6 4a
que el cambio 9nico que se da
es el tio de comonente con el que se trabajará/
En la realización de la resente ráctica de laboratorio se
analizará6 tanto en simulación6
teóricamente 46 or suuesto6 en la 3eracidad de un oeración
f0sica manual6 una
configuración entre comuertas lógicas caaz de controlar el
estado de un diodo emisor de
luz6 al interrumir el flujo de carga a tra31s de interrutores o
usbutton5 o sea6 en función
de los ni3eles lógicos en su entrada/
Se abordará6 en el transcurso del te8to6 una consideración mu4
imortante que se debe
tener resente durante todo arreglo de circuitos integrados con
cone8iones m9ltiles6 46 en
articular6 de comuertas lógicas6 conocido or el t1rmino de
arreglos en abanico :en
ingl1s6 fan out configurations; cu4o tratado refiere al n9mero
l0mite de elementos de
enlazados a un mismo nodo caaz de controlar ni3eles el1ctricos
dentro de los arámetros
de oeración t0icos esecificados or el fabricante/
'inalmente6 se efectuará una comaración de los resultados
obtenidos a tra31s de la
metodolog0a teórica rigurosa :tablas de 3erdad;6 resecto de los
datos conseguidos en la
imlementación real del circuito de 3arias comuertas lógicas en
cascada a fin de
corroborar o rescindir la t1cnica/
-
8/19/2019 SDLR1 P3 Compuertas en Cascada
3/15
OBJETIVOS
Imlementar un arreglo de comuertas lógicas en cascada ara as0
identificar su
comortamiento comuesto or la entrada de diferentes ni3eles
lógicos/
%aracterizar el circuito utilizado en la ráctica a tra31s de la
reresentación en tablas de
3erdad comuestas/
ismo6 limita la
oeración correcta de disositi3os que se llegan a utilizar en la
arte medular del sistema/
Los t1rminos ingleses $curent source” :fuentes de corriente; o
¤t sin?s& :sumideros
de corriente;6 son algunos ejemlos 4 ueden inclusi3e darse or
entendidos cuando6 en
realidad6 el usuario quizá a9n no lo (a (ec(o del todo/
Las denominaciones fuente de corriente o sumidero de corriente
son formalismos ara el
análisis en electrónica que ermiten distinguir6 untos áreas o
3ol9menes en donde las
corrientes el1ctricas ingresan o fugan de un sistema
3isiblemente cerrado/ A manera
general6 son elementos abstractos cu4a reresentación f0sica so
obser3a en regiones o
estructuras de comonentes como or ejemlo el ánodo o el cátodo de
una bater0a/
!ara (acer más claro la definición intuiti3a6 retornaremos la
definición de corriente
con3encional :flujo de carga ositi3a; mientras analicemos la
figura siguiente#
-
8/19/2019 SDLR1 P3 Compuertas en Cascada
4/15
Figura 1. Reresentación de una fuente o sumidero de
corriente como función del obser3ador/
En ella el ojo reresenta al obser3ador6 4 la l0nea gris en el
medio alg9n tio de barrera que
imide 3er más allá de lo que (a4 en su arte de atrás :establece
una artición directa de
una región 3isible de una in3isible;/ Las flec(as de color rojo
reresentan la dirección del
flujo de carga ositi3a5 mientras que6 las negras5 la de
negati3as/
La osición relati3a del ojo resecto de la barrera es la 9nica
que cambia6 debido a que la
disosición de flec(as en las regiones de color rosado 4
3erde@azul se mantiene constante/
%uando el obser3ador se ubica como en el rimer recuadro del lado
izquierdo la entrada en
la región rosada se considerará una fuente6 4 la de la región
inferior6 un sumidero/ o
obstante6 al cambiar el obser3ador del lado derec(o de la
barrera6 las definiciones se
in3ierten6 Bor qu1C6 en realidad es mera con3ención como se dijo
anteriormente 4 basta
con tener mu4 resente las siguientes reglas#
• !ara una fuente# El flujo ositi3o de cargas saldrá desde la
región in3isible a la
3isible a tra31s del comartimiento/ Visto de otro modo6 el flujo
negati3o de cargasentrará desde la región in3isible (acia la
3isible a tra31s de la misma entrada/
• !ara un sumidero# El flujo ositi3o de cargas entrará desde la
región 3isible (acia la
in3isible a tra31s del comartimiento/ < bien6 el flujo
negati3o de cargas saldrá
desde la región in3isible (acia la 3isible a tra31s de la misma
entrada/
Etapas en cascada y el uso compuesto de tablas de
verdad
=na 3ez que se organizan 3arios elementos lógicos consecuti3os6
de tal manera en quetenga que ser oerada más de una 3ez la se7al de
entrada original6 se entenderá que nos
referimos a una configuración con etaas en cascada/ =n ejemlo
sencillo de entender
odr0a ser la configuración mostrada en la figura
siguiente#
-
8/19/2019 SDLR1 P3 Compuertas en Cascada
5/15
Figura 2. Arreglo en cascada de comuertas
lógicas/
Dando un seguimiento a las se7ales de entrada A 4 en sus osibles
combinaciones6
asando a tra31s de la comuerta AD6 se obtiene una salida
3ariable %5 misma que6 al
asar or la comuerta
-
8/19/2019 SDLR1 P3 Compuertas en Cascada
6/15
'an@in es el n9mero de entradas que una uerta lógica uede
manejar a la 3ez5 f0sicamente6
está relacionado :en roorción directa; con el efecto de
roagación de retardo que llega a
introducir5 o sea mientras ma4or n9mero de entradas ma4or es el
retardo que esta genera/
En la figura + de la ágina anterior su 3alor es de + ara la AD 4
de ) ara la
-
8/19/2019 SDLR1 P3 Compuertas en Cascada
7/15
MATERIALES Y EQUIPO
• =n circuito GD*.LS,H! :AD;/
• =n circuito GD*.LS,.! :
-
8/19/2019 SDLR1 P3 Compuertas en Cascada
8/15
METODOLOGÍA
El circuito que fue construido ara su análisis es el mismo que
el de la figura - de a
continuación#
Figura 5. %ircuito utilizado ara el e8erimento de la
ráctica/
En 1l6 a artir del accionamiento de las . osibles combinaciones
de interrutores6 se
registraron aquellas en las que el led controlado en la salida
encend0a o aagaba/
!re3iamente6 se obtu3ieron la su corresondiente tablas de
3erdad6 al mismo tiemo en que
se robó su funcionamiento con a4uda de un software simulador de
circuitos/
Los datos obtenidos6 las salidas en la simulación 4 los cálculos
alusi3os al efecto or
cone8ión en abanico se darán en el ró8imo aartado/
RESULTADOS
La tabla de 3erdad comuesta que establece todas las osibles
combinaciones 4 sus
resecti3as salidas :(asta el nodo E; es la siguiente#
A % D E
, , , ) ,
, ) , , )
) , , , )
) ) ) , ,Tabla 2. abla de 3erdad de la configuración
mostrada or la figura -/
Enti1ndase or ) o , los estados lógicos que adquieren las
entradas cuando los
interrutores conmutan con la alimentación o tierra6
resecti3amente/
-
8/19/2019 SDLR1 P3 Compuertas en Cascada
9/15
A artir de la e8erimentación los resultados de las combinaciones
en las entradas que
ermitieron que el led encendiera fueron las
siguientes#
A Estado del led
, , Encendido
, ) Aagado) , Aagado
) ) EncendidoTabla 3. Estado del led como función de las
entradas A 4 controladas or los interrutores/
A fin de e3idenciar dic(os datos6 en seguida se resentan algunas
caturas tomadas de la
imlementación f0sica del arreglo5 en ellas se obser3an6 a
e8ensas de los interrutores6 cone8iones
directas or medio de cables duont rojo 4 3erde que simulan las
entradas en A 4 resecti3amente#
Figura . Estado del led ante una entrada AJ, :duont
rojo; 4 J, :duont 3erde;/
'igura */ Estado del led ante una entrada AJ, :duont rojo; 4 J)
:duont 3erde;/
-
8/19/2019 SDLR1 P3 Compuertas en Cascada
10/15
'igura H/ Estado del led ante una entrada AJ) :duont rojo; 4 J,
:duont 3erde;/
'igura K/ Estado del led ante una entrada AJ) :duont rojo; 4 J)
:duont 3erde;/
En lo que resecta a la simulación las salidas de acuerdo a la
combinación de interrutores
es la siguiente#
Figura 1!. Simulación ante una entrada AJ, y
"#!.
-
8/19/2019 SDLR1 P3 Compuertas en Cascada
11/15
Figura 11. Simulación ante una entrada AJ, 4 J)/
Figura 12. Simulación ante una entrada AJ) 4 J,/
Figura 13. Simulación ante una entrada AJ) 4 J)/
-
8/19/2019 SDLR1 P3 Compuertas en Cascada
12/15
Es bastante notoria la coincidencia mutua de cada una de las
t1cnicas de análisis emleadas
ara el circuito/ Además6 en razón de que sólo la 9ltima
comuerta
-
8/19/2019 SDLR1 P3 Compuertas en Cascada
13/15
CONCLUSIONES U OBSERVACIONES
=na comuertas lógica es un tio de integrado o comonentes digital
que ermite la
codificación de e8resiones booleanas :conjunción6 dis4unción no
e8clusi3a6 negación6
afirmación5 or decir algunas; a artir de 3oltajes con ni3eles
bien definidos :idealmente6 ,
a - 3olts; 4 acotados or fronteras a una banda o inter3alo medio
de indeterminación/
La utilización de más de una comuerta ara oerar una misma se7al
conduce a la cone8ión
de 3arias de ellas a manera de cascada o disosición en abanico
obteni1ndose as0
oeraciones mi8tas más comlejas/ %uando es necesario efectuar
arreglos as06 se deberá
tener en consideración los 3alores ermitidos de 3oltaje 4
corriente má8imos 4 m0nimos
establecidos en las (ojas de esecificaciones tales que# no
e8cedan la otencia disiada
:!D; o bien6 garanticen la acción del disositi3o en ni3eles
lógicos con certeza :/e/
V
-
8/19/2019 SDLR1 P3 Compuertas en Cascada
14/15
Atendiendo a la 9ltima arte de la sección de resultados6 en lo
que resecta al cálculo de los
arámetros el1ctricos ara 3erificar si la comuerta se
encontrar0a bajo situaciones de
riesgo/ Se obtu3o que la corriente de salida I
-
8/19/2019 SDLR1 P3 Compuertas en Cascada
15/15
• $lgebra de boole. :s/f/;/ Recuerado el +) de agosto de
+,)-6 de
(tts#PPes/wi?iedia/orgPwi?iP%"H)lgebraQdeQoole/
• 0oer and ground clamp diodes in (*S '* buer /
:s/f/;/ Recuerado el +) de agosto
de +,)-6 de
(tt#PPelectronics/stac?e8c(ange/comPquestionsP)*K.-,Power@and@ground@
clam@diodes@in@cmos@io@buffer
• Fan6in/ :s/f/;/ Recuerado el +) de agosto de +,)-6
de
(tts#PPen/wi?iedia/orgPwi?iP'an@in/
• Fan6out. :s/f/;/ Recuerado el +) de agosto de
+,)-6 de
(tts#PPen/wi?iedia/orgPwi?iP'an@out/
• Fan6out calculation. :s/f;/ Recuerado el +) de
agosto de +,)-6 de
(tt#PPwww/electrical.u/comPfan@out@of@logic@gatesP
•
Electrónica /einiciones varias. 7s..8. Recuerado el +) de
agosto de +,)-6
de(tt#PPwww/(ca/ual/esPN3ruizPdocenciaPlaboratorioQestructuraPracticasP(tmlPnode+K/(t
ml/
• 'ntroduction to logic. :s/f/;/ Recuerado el +) de
agosto de +,)-6 de
(tt#PPwww/ti/comPlitPanPsl3a*,,Psl3a*,,/df .
• 'nteracin opal6rt dout TT+9(*S board. :s/f;/
Recuerado el +) de agosto de +,)-6 de
(tt#PPwww/oal@rt/comPsitesPdefaultPfilesPdocP!+,%F
