Tema - I Dispositivos pasivos integrados · • el condensador de doble poly y otras estructuras compatibles con cmos estÁndar ... l t w t-----r t l b w b ... sub fox poly1 poly2

Dpto. Electrónica y Elgmo. - E.S.I. Tec. Dispositivos y Componentes Elect. y Fotónicos TEMA - I 1

Tema - I

Tecnología de Dispositivos y ComponentesElectrónicos y Fotónicos

Dispositivos pasivos integrados


Índice Dispositivos Pasivos en Tecnologías CMOS

♦ Introducción

♦ Condensadores Integrados• ESTRUCTURA BÁSICA Y VAL OR DE LA CAPACIDAD

• NO LINEALIDAD

• DEPENDENCIA CON LA TEM PERATURA

• PARÁSITOS

• TOLERACIA Y DESAPAREAMIENTO

• EL CONDENSADOR DE DOBLE POL Y Y OTRAS ESTRUCTURAS COMPATIBLES CON CMOS ESTÁNDAR

♦ Resistores Integrados• ESTRUCTURA BÁSICA Y VAL OR DE LA RESISTENCIA

• NO LINEALIDAD

• DEPENDENCIA CON LA TEM PERATURA

• PARÁSITOS

• TOLERANCIA Y DESAPAREAMIENTO

• ESTRUCTURAS COMPATIBLES CON CMOS ESTÁNDAR

♦ Bobinas Integradas• ESTRUCTURA BÁSICA Y VAL OR DE LA INDUCTANCIA

• EFECTOS NO IDEALES

• ESTRUCTURAS AVANZADAS

♦ Técnicas de Layout• MEDIDAS CONTRA INTERFERENCIAS Y DESAPAREAMIENTO

• LAYOUT DE CONDENSADORES Y RESISTORES


Condensadores integrados Estructura básica y valor de la capacidad

Conductor

Conductor

Aislante

T

B

área = A

t

w

l

• Valor aproximado si

• En otro caso se ha de considerar el campo de borde

♦ Una estimación

♦ O bien, , donde = capacidad de borde por unidad de perímetro.

t w l,«

C εt-- w 2t+( ) l 2 t+( )≅ ε

wlt

------ 2w 2l+ + =

C C'A Cf*P+= Cf*

C A ε t⁄( ) AC'≡≅ T

BC' Capacidad por unidad de área=

ContactosCondensador

poly1

poly2B

T

de doble “poly”

B

TEjemplo


Condensadores integrados No linealidad

Q

−+ V

Q Q V( )=

Q C v( ) vd0

V

∫=

Relación lineal

Cd QdV-------- cte.= = Q CV= C

dQdV-------- C V( )= =

Relación no lineal

En general

C V( ) C* 1 α1V α2V2 ...+ + +( )=

Coeficientes no lineales

Aproximación: Coficiente de tensión

C V( ) C* 1 VCC V⋅+( )≅VCC1C---- d C

dV--------

V 0=

≡

En un entorno de V 0=

C

V

Poly2

Poly1

SiO2

V

ψs 2ψs1

V

Potencial

V

Cs 1'

Cox '

Cs 2'

VCCCox'( )2

3qεsiND---------------------- VCC⇒≅

ND

tox

si

VC C VC C1 VC C 2–≅

Doble poly

Ajustando ND VCC 0≅,


Condensadores integrados Efectos de la no linealidad

Condensador no lineal => distorsión

Vo

CN CN 1–C 1

SR

Vr

V rj C V( )⋅

N j–( ) C V( )⋅

D1DN 1–DN

Voj

N---- Vr VC C

Vo

2------ V r 3Vo

2Vo2

Vr----------+–

+≅

INLmax3

36------- VCCV r

2=

Convertidor D/A SC

C1

C2

vo−

+

vi

C1

C2

−

+

+vi/2

-vi/2

C1

C2

vo+

vo−

C i C V( ) C0 1 VCC V⋅+( )≡= Amplificador / integrador SC

vo

C1

C2------- vi–

C1

C2

-------–VC C

2---------- 1

C1

C2

-------+ vi

2≅

HD2 1C1

C2-------+

VCCA4----=

vi t( ) A ωt( )cos=

HD 2 0≅ α2?


Condensadores integrados Dependencia con la temperatura

La capacidad depende de la temperatura

Dilatación térmica de la dimensionesVariación de la permitividadDependencia con T de la carga espacial

C

TT0

C T( ) C T0( ) 1 β1 T T0–( ) β2 T T0–( )2 ...+ + +[ ]=

Aproximación: Coficiente de temperatura

TCC T0( ) 1C---- dC

dT--------

T0

≡ C T( ) C T0( ) 1 TCC T T0–( )⋅+[ ]≅

En un entorno de T T0=

TC C1A---- dA

dT------- 1

to x------

dt ox

d T----------–

1εox-------

dεox

dT----------- C'

Cs1 '( )2------------------

dCs 1'd T

-------------- C'Cs 1'( )2

------------------dC s1 '

dT--------------++ +=

2.8 ppm/K 15-20 ppm/K

kCox'

2q εsi kT-------------------------

1

ND1

--------------- 1

ND2

---------------+ –≅

Concentración del dopado, ND (cm-3)1019 1020

0

10

20

30

1018 1021

TCC

T CC

ppm

/K

vo

C1 1 TC C T1 T0–( )+[ ]C2 1 TC C T2 T0–( )+[ ]--------------------------------------------------------– vi≅

C 1

C 2-------–= vi

Si T1 T2=

C1

C2

vo−

+

vi

T2

T1

T cte=

foco


Condensadores integrados Parásitos

T BRp

CBp

C

poly1

poly2B

T

RplT

wT------- R T

lBwB------- R B 2Rcon++≅

CTp

CTp Pequeño

CBp 10% 80% C–∼

Aproximación

C1

φ1

φ2

t

C2

vo−

+

Viφ1

φ1φ2

C1

C2

vo−

+

t0

vo(t)

tnTS

nTS-TS/2SR

ε

Voi

Vof

Cp C l

Integración

Vi

C 1

C eq--------- 1

C l

C2

-------+ 1

Cp

C1

-------+ gm

Ceq---------

TS

2------–

exp⋅≅

φ2Ce q C1 Cp C l 1

C1 Cp+C2

--------------------+ + +=

10-4

gm (A/V)

01020304050607080

ε, %

10-5 10-30

1020304050607080

10-410-5 10-3

gm (A/V)

X YC2

X YC2

XY

ideal

ideal

g C1 C2⁄=

g 0.25=

g 4=

Sub

Integrador SC


Condensadores integrados Parásitos

poly1

poly2B

T

Ruido

Parásitos = Interferencias

Apantallamiento

Sub

FOX

poly1poly2

n-well

n+p+ CBp

Cj

BTVShVSS

URSh

Sub

C1

C2

vo−

+Cp

Ruido

Arriesgado

Con apantallamiento

Completamentediferencial

Pero,

debe estar suficientemente “limpia”VSh

debe ser pequeñaRSh

Sub


Condensadores integrados Tolerancia y desapareamiento

C Fabricada Especificada≠Errores en el área

Errores en la capacidad por unidad de área

Errores de borde Errores en espesor y constante dielectrica

Óxido Óxido

Óxido

ll l

l

gradiente

EspecificadoFabricado

l∆

C∆C

-------- PA---- l∆≅

A l2=

l

l

Modelo estadístico σC2 σ le

2 σge2 σ lo

2 σgo2+ + +=

l∆ l local∆ l∆ global+=

t∆ tlocal

∆ t∆global

+=

t

ε∆ ε local∆ ε∆ global+=

σC

C-------

K le

C3 2⁄

-------------K lo

C--------

Kge

C--------- Kgo+ + +=

K ctes. del proceso=

σC

C-------

borde

log

Clog

σle

C-------

σge

C---------

σC

C-------

óxido

log

Clog

σgo

C---------σ lo

C-------σC

C------- 1 10%–∼


Condensadores integrados Tolerancia y desapareamiento

Para condensadores “multi-plate” CuCu

CuC u

C nCu=σC

C-------

K le

nCu3 2⁄

-------------------K lo

nCu----------

Kge

Cu--------- Kgo+ + +=

C1

C2

vo−

+

Viφ1

φ1φ2

φ2

g C1 C2⁄=

C2 mCu= C1 nCu=

σg

g------ 1

n--- 1

m-----+

Kle

Cu3 2/

------------K lo

Cu--------+

Kge

Cu--------- Kgo+ += 1% 10%–∼

Cu Cu Cu

σgg

------1n--- 1

m-----+

K le

Cu3 2/

------------K loCu--------+

≅ 0.1% 0.5%–∼

Con estrategias de layout adecuadas

“Centroide”

Expresión alernativa

σC

C-------

n1 2/ Kle

C3 2⁄

-------------------Klo

C-------

nKge

C------------- Kgo+ + +≅

Para un valor dado de C, su error relativo

aumenta con el número de divisiones

Integrador SC


Condensadores integrados El condensador de doble polisicilio

poly1

poly2 Alta capacidad por unidad de área, 0.6 − 1.7fF/µm2

t 20 60nm–∼

Alta linealidad, VCC 50ppm/V≈

Baja dependencia con T, TC C 20 30ppm/K–≈

Parásitos reducidos y posibilidad de apantallamiento

Buen apareamiento, 0.1 − 0.5%

Requiere un procesomás complejo

Segunda capa de poly

Óxido fino interpoly

Requiere caracterización

20-25% de sobreprecioTecnología “analógica”

Incompatible con CMOS estándar

Densidad

Linealidad

Temperatura

Parásitos

Apareamiento


Condensadores integrados Estructuras compatibles con CMOS estándar

Con estructura conductor-aislante-conductor

T

Substrato p

p+FOX

B

t 1 2µm–( )

n-well

T

Substrato p

n+FOX

B

t

metal metal

metal - poly

t

Densidad

Linealidad

Temperatura

Parásitos

Apareamiento

metal - difusión

Párasito de “bottom” = diodo => fugas + capacidad de unión

B

Substrato ppoly

t

FOX

metalT

T

Substrato p

metal 1

t

FOX

B

metal 2

Densidad

Linealidad

Temperatura

Parásitos

Apareamiento

metal - metal

Muy baja capacidad por unidad de áreaAlta linealidad, y baja dependencia con la temperatura

Parásitos reducidos y posibilidad de apantallamiento Mal apareamiento



multi-capa

Substrato ppoly

t1

FOX

metal 1T t2

B

Substrato ppoly

t1

FOX

T

t2B

metal 2 t3metal 3

metal 1

metal 2metal 1

poly

T

Bmetal 2

Capacidad por unidad de área x5 o x6

C'm-m-p

εt--

m-m

εt--

m-p+=

Errores de apareamiento sistemáticos dependientes de la densidad de metal

Planarización (“polishing”) tras cada dieléctrico mejora el apareamiento (0.2% - 0.5%)

laterales

Perímetro interior

B

T

C C lat* P int=

Densidad

Linealidad

Temperatura

Parásitos

Apareamiento ?

??

Eficiencia en área (figuras geométricas que maximicen la razón P/A)

Parásitos capacitivos similares en ambos terminales

Se puende combinarcon Multi-capa



Con estructura MOS

CG S

G

S D

B

C GD

CBSCBD

CG B

CW S

Bottom

Substrato p

p+

n-well

Top

p+ n+

Bottom

Substrato p

n+

VSS

Top

n+ p+

Bottom

Substrato p

n+

n-well

Top

n+

Bottom = VSS

Substrato p

p+

Top

p+

CGS C GD+

CBS CBD+CG B

Top Bottom

1

0.8

0.6

0.4

0.20 5 10-5-10

VG B V( )

CW

LC

ox'

()

⁄

AcumulaciónInversiónFuerte

CGS CGD CG B+ +

CW S

Top Bottom

Bottom

Substrato p

p+

Sh

n-well

Top

p+ n+

CGB

CW S

Top Bottom

InversiónFuerte

InversiónFuerte

CG BTop

VSS

Acumulación Acumulación

No flotante

Máxima eficiencia en área Buen apareamiento Pésima linealidad

DensidadLinealidad

TemperaturaParásitos

Apareamiento



vo−

+

v iφ1

φ1

φ2

φ2

VR

VR

Top Bottom

TopBott.

C1 W1 L1Co x'≅

C2 W2 L2Co x'≅

Bottom

Substrato p

n+

n-well

Top

n+

CGB

CW S

Top Bottom

Acumulación

Bottom

Substrato p

p+

n-well

Top

p+ n+

CGS CGD+

CW S

Top Bottom

Integrador SC

Con VR suficientemente positiva Con VR suficientemente negativaInversión fuerte

C WLCox ' 1 2kT q⁄VQ VT–( )2

---------------------------- V– 2kT q⁄VQ VT–( )3

-------------------------------V2+≅C WLCox ' 1 2kT q⁄VQ V fb–( )2

------------------------------ V– 2kT q⁄VQ Vfb–( )3

--------------------------------V2+≅

VCC VCC

Rangos de salida y entrada limitados

VCC Acum.VC C I.F.

<

VC C 2500ppm/V≈

HD2 60dB–≈

Usando circuitería

diferencial HD2 0≈HD3 80dB–≈Puede no ser suficiente



Integrador SC linealizado

vo−

+

v iφ1

φ2

φ2

φ2

VR

C12

C 2

A

C11

CB

Con VR suficientemente positiva y en alto, y se polarizan en acumulación

En , el nudo A excursiona => y

La conexión en serie de y cancela la no linealidad en primera aproximación

φ2 C11 C12

φ1 v i 2⁄ VAB VR vi 2⁄–= VAC VR vi 2⁄+=

C11 C12

1 C1⁄ 1 C11⁄ 1 C 12⁄+=

HD 2 0dB≈ HD 3 90dB–<

Para el mismo valor de C1 se necesita 4 veces más área

Párasitos de “bottom” conectados al nudo de tierra virtual

Sólo ha de linealizarse la primera conversión V-Qy, en algunos casos, la última Q-V



De unión PN

p+

Substrato p

p+n-well

Substrato p

n+FOX

n+FOX

p+

Substrato p

n-welln+

FOX

P N PN P NN P

C j

ACj0 '

1Vφ----+

m

-----------------------≅

C j0 'qεs i

2φ---------- ND

m

≅

1.0 2.0 3.0 4.0 5.00.5

1.0

1.5

2.0

2.5

V V( )Cj'

104

–×

F/m

2(

)

ND NA»

ND NA≈

Densidad

Linealidad

Temperatura

Parásitos

Apareamiento

VCCj m V 0.25V 1––∼⁄–≅

C j0 'q εs i

2φ----------

NAND

NA ND+---------------------

m=

Uso como varactor

+

−

V

Varactor

+

−

V

L R p

C j

L

Modelo

ωR 1Vφ----+

m 2/

LC j0⁄=

Control lineal de requiere ωR m 2≅

Compromiso entre sensibilidad y factor de calidad

Sensibilidad si φ (dopado ) => Rp

V+ −


Resistores integrados Estructura básica y valor de la resistencia

Rlj σ E⋅=

V

A

w

B

A

B

t

E

I

R 1σ--- l

tw------ ρ

t--- l

w---- R l

w----≡= =

Resistencia de láminao “resistencia por cuadrado”

n+Substrato p

n+A B

A BResistor de difusión n+

Ejemplo

l w⁄ 5=

l w⁄ 5=

R 1 =

R2 =

R1 R2=

A

B

RAB n R 2Rhead+= ncor Rcor+

Rcor 0.56R=

equivale a 0.56

R 66.72R=

Contando cuadrados

R 30 100Ω–≈(No “salicidado”)


Resistores integrados No linealidad

I

−+ V

I I V( )=

RdRdI-------- cte.= = I V R⁄= R

dVdI------- R V( )= =

Relación no lineal

Existen dos mecanismos de no linealidad

n+

Substrato p

VA VB

y 0= y l=

t

VSS

VbVa

Variación del espesor efectivo del canal Saturación de la velocidad de los portadores

VAB 0>

VAB l⁄

vd

EC

µ eff

µ0

1 VAB lEC( )⁄+-----------------------------------------=

µ0

Relación lineal

R R lw---- 1

teq tj⁄( ) weq w⁄( )----------------------------------------- 1

VAB

lEC-------------+

⋅⋅=

teq teq Va Vb+( ) 2⁄[ ]=

weq weq Va Vb+( ) 2⁄[ ]= VAB V( )

-4 -2 0 2 411800

12000

12200

12400

12600

12800

-4 -2 0 2 4200

205

210

215

RΩ(

)

VAB V( )

Modelo

Experimental

A) B)

Domina B)Domina A)Modelo


Resistores integrados No linealidad

R1

R2

RN 1–

RN

VSS

VD DV1

V2

V3VN 1–

VN

VN 1+

R N 1–( ) R∆+

R R∆+

R

VS S

VD D

R N 2–( ) R∆+

1 4 8 12 16 20 24 28 321.45

1.50

1.55

1.60

1.65

Rk

Ω(

)

Índice j

INLDNL

Índice j1 4 8 12 16 20 24 28 32-0.1

0.0

0.1

0.2

0.3

0.4

LSB

5 bits

INLmax LSBN2 R 8R( )⁄∆≅

DNLmax LSBN R∆ 2R( )⁄≅

R j R j 1–– cte.≈

R∆ 4Ω=

Convertidor D/A resistivo

n+

Substrato p

VA VB

G

D S

VbVa

VSS

VA VB

VSS

ID β 2 VGS VT–( )VD S VD S2–[ ]=

VGS VSS VB–= VDS VA VB–=

Modelos alternativos

R R 0 1 γ1VD S γ2VD S2 λ1VGS λ2 VGS

2+ + + +( )=

γ1 652ppm/V= γ2 1130ppm/V2=

λ1 1240– ppm/V= λ2 115– ppm/V2=

Domina A)

CMOS 0.35µm


T cte=

foco

Resistores integrados Dependencia con la temperatura

La resistencia depende de la temperatura

Variación de la movilidad Variación del potencial de contacto

R T( ) R T0( ) 1 β1 T T0–( ) β2 T T0–( )2 ...+ + +[ ]=

µ T( ) µ T0( ) T T0⁄( ) α–=

T K( ) log

log

α 1 2–∼

µ R n+

Substrato p

VA VB

Wj

VSS

VAB 0=

φ kT q⁄( ) N AND n i2⁄( )ln=

W j

2εsi φ V y( )+[ ]

qND 1ND

NA

-------+

------------------------------------≅

Si T φ

µ

=> R

=> R

R T( ) R T 0( ) 1 TC R T T0–( )+[ ]=

R R T0( ) 1 TC R1 T T0–( ) TC R2 T T0–( )2+ +[ ]=

Coficiente de temperatura

TCR 400 1500ppm/K para Resistor n+–≈

Modelos aproximados

R1

R2

vo−

+

vi

Amplificador resistivo

vo

R2 T2( )R1 T1( )------------------– vi=

Si T1 T2= vo⇒R 2

R 1

-------– vi=

T1

T2

Atención al autocalentamientopor Efecto Joule


R1

R2

RN

VSS

VDDV1

V2

Resistores integrados Parásitos

n+

Substrato p

A B

Pérdidas

Ruido

ModeloR 2⁄ R 2⁄ RPBRPA

ISB

A' B'

Sub

RP S

IS A

A B

2 Secciones

Adecuado hasta una decada sobre fc

fc3

2 πRC jTot( )-----------------------------=

C j

16--- C j 2

3---C j

16--- C j

Mejor precisión con 2M secciones

R2M--------

B'R

2M-------- R

2M-------- R

2M-------- R

2M-------- R

2M--------

C j

6M--------

2C j

3M---------

1C j

3M---------

2C j

3M---------

2C j

3M---------

C j

6M--------

A'

S'

S'

Transición 010 -> 1103bit

Convertidor D/A

0 10 20-2.0

-1.0

0.0

1.0

2.0

Con Cj

Sin Cj

30

Tiempo (ns)

Ideal


Resistores integrados Tolerancia y desapareamiento

R Fabricada Especificada≠

R R lw---- 2Rhead+= ncorRcor+

R∆ (Variaciones del dopado o del espesor)

l w∆,∆ (Errores de borde)

Rhead∆ (Desplazamiento de máscaras, variación de ND )

Rcor∆ (Imprecisión en la estimación de Rcor)Contactos Esquinas

R∆R

--------ρ∆

ρ------ t∆

t-----–

l∆l

----- w∆w

--------– 1R---- 2 Rhead∆ ncor Rcor∆+( )+ +≅

∆ ∆Local

= ∆global

+

Despreciable contécnicas de layoutadecuadas

σR

R-------

σρ2

ρ2------

σt2

t2------

σ l2

l2------

σw2

w2-------+ + +=

Tolerancia 25% - 50%

σR

R-------

K1

w l------ 1

K2

w------

K3

l------+ +

=

Ley de áreas

Componente aleatoriadespreciable

R1

R2

vo−

+

v i

Amplificador resistivo

vo

R2

R1-------– vi=

R 2 mRu=

R1 nRu=

σg

g------

σR 1

2

R12

---------σR 2

2

R22

---------+1n--- 1

m-----+

σR u

2

Ru2

---------= =

“Centroide”

0.2∼ % 1%–

Aw l------ B

l2 w--------

Cw 2 l--------

Si domina K1 =>σR

R-------

K1

w l------≅


Resistores integrados Efectos del desapareamiento: Ejemplo

R1

R2

RN 1–

RN

VSS

VDDV1

V2

V3VN 1–

VN

VN 1+

R j Ru Ru∆+=

Ru∆ 0≈

σR u

V j

σV j

VDDN j– 1+

N---------------------

VSSj 1–( )N

---------------+

σRu

Ru-------- VD D VSS–( ) j

N2------- 1

jN----–

σV j max

σR u

Ru

-------- VDD VSS–( ) 1

4N------------= INL

LSBN 4⁄

σR u

Ru

--------≅

1 128 256 384 512 640 768 896 10240.0

0.1

0.2

0.3

0.4

0.5

Simulada

Calculada

Índice j

0.6

σV

jm

V(

)

1 256 512 768 1024-0.50

-0.25

0.00

0.25

0.50

INL

1 256 512 768 1024-0.50

-0.25

0.00

0.25

0.50

INL

Índice j Índice j

LSB

σRu

Ru--------- 1

3--- 1

2b 2⁄------------≤

Para b bits

10 bits

Convertidor D/A


Resistores integrados Estructuras compatibles con CMOS estándarResistores difundidos

n+

Substrato p

A B

p+

Substrato p

n+

VSh

n-well

A B

n+ p+

Substrato p

n+n-well

n+

Substrato p

n+

n-well

VpA B A B

R. cuadrado

Linealidad

Temperatura

Parásitos

Apareamiento

“Salicidado”Difusión n+ ó p+

Posibilidad de apantallamiento

N-well

R. cuadrado

Linealidad

Temperatura

Parásitos

Apareamiento

Menor dopado

R mayor (1-2 kΩ )

Menor capacidad parásita

Peor linealidad y mayordependencia con T

Resistor estrangulado

R


B

Substrato ppoly

FOX

A

Resistores integrados Estructuras compatibles con CMOS estándar

Resistores depositados

B

Substrato p

polyFOX

A VSh

n+

VSh

n-well

R. cuadrado

Linealidad

Temperatura

Parásitos

Apareamiento Fácil apantallamiento

Polisilicio“Salicidado”

No linealidad debida básicamente a saturación de la velocidad => Idóneo para DAC resistivo

Aislamiento por óxido => Baja capacidad a substrato + No hay fugas de corriente

Metal

R 50 150Ω–≈(No “salicidado”)

B

Sub

FOX

A Metal Aluminio o aleaciones

R. cuadrado

Linealidad

Temperatura

Parásitos

Apareamiento

Muy bajaR 50mΩ≈

Muy lineal enun ampliorango

No compatibles con CMOS estandar

Polisicio Hipodopado

R 1 2kΩ–≈ TC R 1000ppm/K–≈

NiCr ó SiCr (pelicula delgada sobre el chip)

Tolerancia < 1%

TC R 100ppm/K≈


Resistores integrados Estructuras compatibles con CMOS estándarResistores de canal

0 0.5 1.0 1.5 2.00.0

0.1

0.2

0.3

IDS mA( )

VDS V( )

VGB 1.5V=

VGB 1.75V=

VGB 2V=

VGB 2.25V=

VGB 2.5V=Región óhmicaG

S D

B

ID S

ID S µCox 'wl---- VG B VSB– VT– 1

2---αVD S–

VDS≈

R R lw----=

R 1µCox ' VGB VSB– VT–( )-----------------------------------------------------------≅

VD S «

VG B VSB– VT–( ) pequeño R grande⇒

La linealidad se pierde si VD S aumenta

Inversión fuerte

Buen apareamiento 0.1 0.5%–∼( )

Capacidad parásita a G y B CG S CGD CBS CBD+ + +( )

Rvo+−

+

vi+

CVc

v i−R

Vc

vo-

+

−

C

Integrador MOSFET-CResistor controlado

Filtro

Comparadorde fase

Vclk

OUTINpor tensión

Autosintonía

Vc

DistorsiónCircuitería diferencialy balanceada, etc.Reducción del rángo dinámico

Influencia de los parásitosen la respuesta del filtro


Bobinas integradas Estructura básica y valor de la inductancia

A

B

L BA

metal 2

metal 1

2 r

w

s

a

Espiral cuadrada

Substrato p

FOX

A

metal 1

metal 2

B

L difícil de estimar Aproximaciones

L45µ0n2a2

22r 14a–--------------------------≅

L µ0n2r≈ n Lµ0 s w+( )-------------------------

1 3/≈

n espiras

30%±

5%±

Para mayor precisiónse necesita un simuladorde campo electromagnético

Ejemplo

Área= 4r2 4n2 s w+( )2

4 Lµ0

------ s w+( )22 3/

≅

≅

L 100nH=

250 µm

s w+ 5µm=

B

A

Transformador

A

B CD

A

B

C

D


Bobinas integradas Efectos no ideales

A

B

w

s

B

A

Substrato

FOX

Resistencia serie

d

w

l

δRS

ρδ 1 e d δ⁄––( )------------------------------- l

w----≅

δ 2ρ ωµ0( )⁄≈

Efecto Skin

Capacidad entre espirasw2CP nw2 ε tm⁄( )≅

tm

t

n espiras

Capacidad a substrato

Resistencia del substrato

CSub wl ε t⁄( )≅

RSub2

wlGSub-------------------=

Parámetro de ajuste

Modelo

L

A

Sub

B

RS

C p

CSub 2⁄

CSub 2⁄

RSub RSub0 2 4 6 8 10

100

200

300

400Impedancia

0

1

2

3

4

Frecuencia (GHz)

Z j2πf( ) Ω( )

Q

Frecuenciade resonancia

Q

Substrato conductivo = pérdidas de L

L 10nH=


Substrato p

Bobinas integradas Estructuras avanzadas

Substrato p

FOX

200µm

500µ

m

FOX

Aire o vacio

Aire

Substrato p

FOX

m1m2m3m4

m1

m2

m3

m4

Técnicas para aumentar L

Conexión en serie de varios metales

Deposición de NiFe bajo la espira

Micromecanizado del substrato

Técnicas para reducir RS

Eliminar espiras centrales

Conexión paralelo de varios metales

Técnicas para evitar pérdidas en sub

Micromecanizado del substrato

Apatallamiento

CM OS

com patible

CM OS

compatible

CM OS

compatible

Aumentar Eficiencia, Q ωR,

Mejoras por ahora

Q 15 30–∼ ωR 4GHz∼

NiFe

poco significativas


Técnicas de Layout

“Centroide”poly1

poly2

Ruido Sub

Un buen “layout” debe Proteger contra interferencias

Asegurar un buen apareamiento

Reducir parásitos

Fases

Llaves

Protección

Anillo

Condesadores

Celdas depolarización

Amplificadores

unitarios en

reloj

de guarda

BIA

S

OP-AMP OP-AMP OP-AMP

Dig

ital

Ana

lógi

co

array

Circuito SC

Crítico en CIsde señal mixta

p+ n+

n-well

VD D

pp-well

p+

superficialSubstrato

profundoSubstrato

VSS

Implantaciónde campo

Isup

Idep

Revisión de las técnicasanti-interferencias

Substrato p/p+

?


Técnicas de Layout Reglas para un buen apareamiento (condensadores)

poly1

poly2

m1-poly2 con

m1-poly1 con

m1

m1 a tierra

m2

via

C2 C1⁄ 4.25=

dummy

GND

AB

CD

C1A BC2C D

Esctructura centroide con unitariosidénticos o con misma relación A/P

dum

my

Para razones no enteras, el condensadorno unitario forma parte de la capacidadmayor y su valor es lo más parecido posible al del unitario

Mismo entorno hasta 50µm

Capacidad debida al conexionadoen relación similar a las capacidadesnominales

Líneas de desacoplo conectadas a una tensión fija entre líneas deconexionado

Plano metálico a tensión constantesobre toda la estructura

Un

itari

os

Ángulos de 90º Ángulos de 135º Sin ángulos

Fuertemente dependientesdel proceso y tipo de condensador

?

Para condensadores de doble-poly:


Técnicas de Layout Layout de resistores

R1

R2

RN 1–

RN

VSS

VD DV1

V2

V3VN 1–

VN

VN 1+

Vj Vj 1+

R j R j 1–R j 1+

contactos

dummy

Resistorunitario

Estructura plegada (si es necesario) para reducir el efecto de gradientes

Contactos fuera del camino resistivo

Dos contactos por tab para compensar el efecto de un posible

desplazamiento de máscaras

Convertidor D/A

Documents

Tema - I Dispositivos pasivos integrados · • el condensador de doble poly y otras estructuras compatibles con cmos estÁndar ... l t w t-----r t l b w b ... sub fox poly1 poly2