TEo Prob 04 1 Digital Puertas y Combinacionales

Tecnologa Electrnica (ETSID) Dep. Ing. Electrnica

1

INDICE

INDICE ................................................................................................................................................................. 1 CUESTIONES Y PROBLEMAS DE DIGITAL ..................................................................................................... 3

CUESTIONES ................................................................................................................................................. 3 TEo_Prob_Digital 1. Diagrama temporal ................................................................................................. 3 TEo_Prob_Digital 2. MUX 8:1 .................................................................................................................. 3 TEo_Prob_Digital 3. Alg. Boole ............................................................................................................... 3 TEo_Prob_Digital 4. Funcin lgica ........................................................................................................ 4 TEo_Prob_Digital 5. Karnaugh ................................................................................................................ 4 TEo_Prob_Digital 6. Multiplexor .............................................................................................................. 4 TEo_Prob_Digital 7. Dispaly 7-seg .......................................................................................................... 4 TEo_Prob_Digital 8. NAND Universales .................................................................................................. 5 TEo_Prob_Digital 9. Puerta lgica-tabla .................................................................................................. 5 TEo_Prob_Digital 10. Karnaugh .............................................................................................................. 5 TEo_Prob_Digital 11. Obtener expresin lgica...................................................................................... 5 TEo_Prob_Digital 12. NAND Universales ................................................................................................ 6 TEo_Prob_Digital 13. Algebra de Boole .................................................................................................. 6 TEo_Prob_Digital 14. MUX 8:1 ................................................................................................................ 6 TEo_Prob_Digital 15. Obtener expresin lgica...................................................................................... 6 TEo_Prob_Digital 16. Decodificador ........................................................................................................ 7 TEo_Prob_Digital 17. Diagrama temporal ............................................................................................... 8 TEo_Prob_Digital 18. Diagrama temporal ............................................................................................... 8 TEo_Prob_Digital 19. BCD-decimal ........................................................................................................ 8 TEo_Prob_Digital 20. Sumador ............................................................................................................... 8 TEo_Prob_Digital 21. Flip-Flop J-K ......................................................................................................... 9 TEo_Prob_Digital 22. Latch D ................................................................................................................. 9 TEo_Prob_Digital 23. Latch RS ............................................................................................................... 9

PROBLEMAS: Puertas, Cronogramas, Karnaugh. ....................................................................................... 10 TEo_Prob_Digital 24. ................................................................................................................................ 10 TEo_Prob_Digital 25. ................................................................................................................................ 10 TEo_Prob_Digital 26. ................................................................................................................................ 10 TEo_Prob_Digital 27. ................................................................................................................................ 11 TEo_Prob_Digital 28. ................................................................................................................................ 11 TEo_Prob_Digital 29. ................................................................................................................................ 11 TEo_Prob_Digital 30. ................................................................................................................................ 11 TEo_Prob_Digital 31. ................................................................................................................................ 12 TEo_Prob_Digital 32. ................................................................................................................................ 12 TEo_Prob_Digital 33. ................................................................................................................................ 12 TEo_Prob_Digital 34. ................................................................................................................................ 13 TEo_Prob_Digital 35. ................................................................................................................................ 14 TEo_Prob_Digital 36. ................................................................................................................................ 14

PROBLEMAS: Multiplexor............................................................................................................................. 15 TEo_Prob_Digital 37. ................................................................................................................................ 15 TEo_Prob_Digital 38. ................................................................................................................................ 15 TEo_Prob_Digital 39. ................................................................................................................................ 15 TEo_Prob_Digital 40. ................................................................................................................................ 16 TEo_Prob_Digital 41. ................................................................................................................................ 16 TEo_Prob_Digital 42. ................................................................................................................................ 17

PROBLEMAS: Decodificador y Demultiplexor. ............................................................................................. 18 TEo_Prob_Digital 43. ................................................................................................................................ 18 TEo_Prob_Digital 44. ................................................................................................................................ 18 TEo_Prob_Digital 45. ................................................................................................................................ 18 TEo_Prob_Digital 46. ................................................................................................................................ 19 TEo_Prob_Digital 47. ................................................................................................................................ 20

PROBLEMAS: Combinados .......................................................................................................................... 22 TEo_Prob_Digital 48. ................................................................................................................................ 22 TEo_Prob_Digital 49. ................................................................................................................................ 23


2

TEo_Prob_Digital 50. ................................................................................................................................ 23 TEo_Prob_Digital 51. ................................................................................................................................ 25 TEo_Prob_Digital 52. ................................................................................................................................ 25 TEo_Prob_Digital 53. ................................................................................................................................ 26 TEo_Prob_Digital 54. ................................................................................................................................ 26 TEo_Prob_Digital 55. ................................................................................................................................ 27


3

CUESTIONES Y PROBLEMAS DE DIGITAL

CUESTIONES

TEo_Prob_Digital 1. Diagrama temporal Determinar cul de los diagramas temporales siguientes corresponde al circuito de la figura: Solucin: la c.

IN-BIN-A

F

IN-A

IN-B

a)

t

t

t

b)t

c)t

d)t

TEo_Prob_Digital 2. MUX 8:1 Dada una funcin lgica de cuatro variables A-B-C-D como suma de productos de la forma F=(0,1,2,3,4,6,13,15). Determina el circuito que mediante un multiplexor de 8 entradas implementa dicha funcin:

A)

+Vcc

D0D1D2D3D4D5D6D7

S0S1S2

OUT

MUX 8:1

D

CBA B)

+Vcc

D0D1D2D3D4D5D6D7

S0S1S2

OUT

MUX 8:1

D

CBA

C)

+Vcc

D0D1D2D3D4D5D6D7

S0S1S2

OUT

MUX 8:1

D

CBA D)

D0D1D2D3D4D5D6D7

S0S1S2

OUT

MUX 8:1

D

CBA

TEo_Prob_Digital 3. Alg. Boole Respecto al lgebra de Boole y los teoremas que se derivan, una de las expresiones que aparecen es falsa, indquela (se marca con * la complementacin).

A) A + ( B C ) = ( A + B ) ( A + C ) B) A + B = ( A + B + C ) ( A + B + C* ) C) ( A + B + C ) * = A* + B* + C* D) A + B = [( A + B ) C ] + [( A + B) C* ]


4

TEo_Prob_Digital 4. Funcin lgica Considere el circuito mostrado, una de las siguientes funciones lgicas se corresponde con dicho esquema (la complementacin se representa con la grafa *), indique cual.

A) F = A + B + C* B) F = A* + B* + C C) F = A B C* D) No se puede saber

A

B

CF

TEo_Prob_Digital 5. Karnaugh Considere la tabla de verdad mostrada, simplifquela por unos empleando un mapa de Karnaugh e indique la expresin algebraica de la funcin que se obtiene (la complementacin se representa con la grafa *):

A) F = A* B* C + A* B C + A B* C* + A B C* + A B C B) F = A* C + A B + A C* C) F = (A + C ) (A* + B + C*) D) Ninguna de las anteriores

A B C F 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 1

TEo_Prob_Digital 6. Multiplexor

Un subsistema combinacional dispone de cuatro entradas de datos (I0, I1, I2, e I3) y dos entradas de control (C0, C1), y una nica salida (Z), su tabla de verdad es la que se muestra, este elemento ser un:

A) Demultiplexor B) Multiplexor C) Codificador D) Decodificador

I311I201I110I000ZC0C1

SalidaControl

I311I201I110I000ZC0C1

SalidaControl

TEo_Prob_Digital 7. Dispaly 7-seg

La figura de la derecha corresponde a un display de 7 segmentos. Para que el circuito funcione correctamente

A) Al menos uno de los dos terminales de comn se tiene que conectar a GND si el display es de nodo comn

B) Uno de los terminales de comn se tiene que conectar a GND y el otro a VCC

C) Al menos uno de los dos terminales de comn se tiene que conectar a VCC si el display es de nodo comn

D) Al menos uno de los dos terminales de comn se tiene que conectar a VCC si el display es de ctodo comn


5

TEo_Prob_Digital 8. NAND Universales Cul de los siguientes circuitos corresponde a la implementacin de una puerta NOR con puertas NAND?

A) Figura (A). B) Figura (B). C) Figura (C). D) Figura (D).

TEo_Prob_Digital 9. Puerta lgica-tabla A qu puerta lgica corresponde la siguiente tabla de verdad?

A) AND B) NAND C) OR D) NOR

TEo_Prob_Digital 10. Karnaugh Cul es la expresin MNIMA de la funcin F cuyo mapa de Karnaugth se adjunta?

A) BACAF += B) CBBACAF ++= C) CBBACBAF ++= D) BAF =

TEo_Prob_Digital 11. Obtener expresin lgica

Cul es la expresin lgica de la funcin de salida F1 expresada como minitrminos? Nota: A es el MSB y D es el LSB

A) F1= ( )4

15,14,13,12,11,10,9,8,6,5,4,2,1,0

B) F1= 4

)15,14,13,12,11,10,9,8,6,5,4,2,1,0(

C) F1= ( )4

7,3

D) F1= 4

)7,3(

F1

F2

A B C D

ENTRADAS SALIDAS A B Z 0 0 1 0 1 1 1 0 1 1 1 0

BC A

00 01 11 10

0 1 0 0 1 1 0 0 1 1


6

TEo_Prob_Digital 12. NAND Universales Qu circuito es equivalente al de la figura pero con puertas NAND?

A) B)

Figura

C) D)

TEo_Prob_Digital 13. Algebra de Boole Respecto al lgebra de Boole y los teoremas que se derivan, una de las expresiones que aparecen es falsa, indquela.

A) ) C A ( ) B A ( ) C B ( A ++=+

B) ) C B A ( ) C B A ( B A ++++=+

C) C B A ) C B A ( ++=++

D) ] C B) A [( ] C ) B A [( B A +++=+

TEo_Prob_Digital 14. MUX 8:1 Dada una funcin lgica de cuatro variables A-B-C-D como suma de productos de la forma F=(0,1,2,3,4,6,13,15). Determinar el circuito que mediante un multiplexor de 8 entradas implementa dicha funcin. Nota: S2 es MSB y S0 es LSB

A)

+Vcc

D0D1D2D3D4D5D6D7

S0S1S2

OUT

MUX 8:1

D

CBA B)

+Vcc

D0D1D2D3D4D5D6D7

S0S1S2

OUT

MUX 8:1

D

CBA

C)

+Vcc

D0D1D2D3D4D5D6D7

S0S1S2

OUT

MUX 8:1

D

CBA D)

D0D1D2D3D4D5D6D7

S0S1S2

OUT

MUX 8:1

D

CBA

TEo_Prob_Digital 15. Obtener expresin lgica Cul es la expresin lgica de la funcin de salida F1expresada como minitrminos?


7

a) F1= ( )4

15,14,13,11,10,9,7,6,5,4,3,2,1,0 c) F1=4

)15,14,13,11,10,9,7,6,5,4,3,2,1(

d) F1= ( )4

12,8 d) F1= 4

)12,8(

F1

F2

A B C D

TEo_Prob_Digital 16. Decodificador Si se desea disear la funcin lgica F2 de la figura anterior con el decodificador se debera seleccionar el circuito: A) B)

YoY1Y2Y3Y4Y5Y6Y7

Ao MSB

C A2

A3 LSB

A

B

D

Y8Y9Y10Y11Y12Y13Y14Y15

F2A1

YoY1Y2Y3Y4Y5Y6Y7

Ao MSB

C

A2

A3 LSBA

B

D

Y8Y9

Y10Y11Y12Y13Y14Y15

F2A1

C) D)

YoY1Y2Y3Y4Y5Y6Y7

Ao MSB

C A2

A3 LSB

A

B

D

Y8Y9

Y10Y11Y12Y13Y14Y15

F2A1

YoY1Y2Y3Y4Y5Y6Y7

Ao MSB

C

A2

A3 LSBA

B

D

Y8Y9

Y10Y11Y12Y13Y14Y15

F2A1


8

TEo_Prob_Digital 17. Diagrama temporal Cul de los diagramas temporales da la salida X correcta corresponde al circuito de la figura, con la secuencia de entradas que se especifica?.

A) B) A B C X

A B C X

C) D) A B C X

A B C X

TEo_Prob_Digital 18. Diagrama temporal

Qu forma de onda es correcta para la salida X si las entradas son las mostradas?

A) Output (A) B) Output (B) C) Output (C) D) Output (D)

TEo_Prob_Digital 19. BCD-decimal Un decodificador BCD-decimal tiene ________ lneas de entrada y ________ lneas de salidas de datos

A) 4,10 B) 7,9 C) 1,10 D) 10,4

TEo_Prob_Digital 20. Sumador Para el siguiente circuito combinacional Qu valdrn las salidas cuando A = 1, B = 1, Cin = 0?

A) = 0, Cout = 0 B) = 1, Cout = 0 C) = 0, Cout = 1


9

D) =1, Cout = 1

TEo_Prob_Digital 21. Flip-Flop J-K Cul es la principal ventaja de un flip-flop J-K frente a un flip-flop R-S? A) Tiene menos entradas B) Tiene slo una salida C) No tiene estados no vlidos D) No requiere entrada de reloj

TEo_Prob_Digital 22. Latch D Las siguientes formas de onda se aplican a un latch tipo D con entrada de habilitacin activa a nivel alto estando su salida Q inicialmente a nivel bajo. Cul de las reas identificadas en la forma de onda de Q es incorrecta?

A) a B) b C) c D) d

TEo_Prob_Digital 23. Latch RS Un latch RS con entradas activas a nivel alto que presente un 1 en la entrada S y un 0 en la entrada R Qu nivel cabe esperar a la salida del mismo? A) Q = 1, Q = 0 B) Q = 1, Q = 1 C) Q = 0, Q = 1 D) Q = 0, Q = 0


10

PROBLEMAS: Puertas, Cronogramas, Karnaugh.

TEo_Prob_Digital 24.

a) A partir del esquema con puertas lgicas de la figura, obtener la expresin de la funcin F. b) Materializar la misma funcin F utilizando nicamente puertas NAND de 2 entradas.


a) A partir del esquema con puertas lgicas de la figura, obtener la expresin de la funcin F. b) Simplificar la funcin obtenida por Karnaugh en mintrminos.


Dado el siguiente circuito digital:

1

162

1

162

1

162

A

B

C

F

a) Obtener la expresin algebraica de la siguiente funcin lgica diseada con puertas lgicas. b) Rellenar la tabla de verdad del circuito c) Completar el siguiente cronograma

A

B

t

t

tC

F


11

TEo_Prob_Digital 27. Dibujar con todo detalle la salida del circuito que se adjunta el cronograma de variacin de las variables de entrada A,B y C.

AB

CF

A

B

t

t

tC

F


Obtener la expresin algebraica del siguiente circuito:


Del circuito de la derecha Calcula la resistencia mnima para que el led se encienda cuando a la entrada de la puerta NAND se le aplique un nivel bajo A partir de qu tensin de entrada la puerta detectara un nivel alto? Datos: La puerta est alimentada a 5V VLED = 1,6V

Vin

RL

NAND

LED

Vout

TEo_Prob_Digital 30. Suponiendo que las puertas son ideales y tienen un retardo nulo, completa el diagrama de tiempos siguiente (cronograma) para obtener la seal F, a partir de los valores de las entradas mostrados:


12

NAND

XOR

A

AND

ORFB

C

D

F

D

C

B

A

TEo_Prob_Digital 31. Obtener la expresin algebraica SIMPLIFICADA por MINITRMINOS de la funcin F e implementar dicha expresin con puertas lgicas NOR dos entradas A B C D Salida (F) 0 0 0 0 1 0 0 0 1 0 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 1 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 X 1 1 0 0 X 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1

AB

CD

TEo_Prob_Digital 32. Implementar un circuito combinacional que realice el producto aritmtico de dos nmeros de un bit.

a) Tabla de verdad b) Funcin lgica en forma de maxiterminos c) Simplificar la funcin


Dado el C.I. 74LS47, cuyos datos de fabricante se adjuntan, completa la siguiente tabla: __ LT

RBI

D

C

B

A

______ BI/RBO

_ a

_ b

_ c

_ d

_ d

_ e

_ f

1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1


13

1) De qu tipo de circuito se trata? 2) Indica grficamente como se realizara la conexin entre el 74Ls47 y un display de 7 segmentos de

nodo comn.

Figura 2. Esquema del 74LS47 y de un display 7 segmentos de nodo comn

TEo_Prob_Digital 34. Obtener la funcin algebraica SIMPLIFICADA por MINITRMINOS y MAXITRMINOS de la siguiente tabla de verdad. A B C D Salida (F) 0 0 0 0 1 0 0 0 1 0 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0

a

b

cde

f g

dp

e d c dp

comun

g f a b

comun

00 01 11 10

00

01

11

10

ABCD


14

0 1 1 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 X 1 1 0 0 X 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1 Expresin algebraica minimizada por MINITRMINOS Expresin algebraica minimizada por MAXITRMINOS

TEo_Prob_Digital 35. Implementa con puertas BSICAS (OR, AND, NOT, XOR, XNOR) de doble entrada la siguiente funcin algebraica:

BABAF += Qu vale este circuito si los precios de cada una de las puertas son (en cntimos de euro) NOT: 0,40 AND: 0,40 OR: 0,40 XOR: 0,60 XNOR: 0,60

TEo_Prob_Digital 36. Implementa con puertas NAND de doble entrada la siguiente funcin algebraica

BABAF +=


15

PROBLEMAS: Multiplexor


Con el multiplexor 74LS151 de 8 y puertas not obtener la funcin correspondiente a los mini trminos de los nmeros pares posibles con cuatro variables binarias ( A B C D ). Considerar el cero como nmero par. Completar el esquema empleando las variables de datos y de control del multiplexor

TEo_Prob_Digital 38. Dada la funcin lgica F= DCBA+DCBA+DCBA+DCBA Disea un circuito que implemente dicha funcin utilizando un multiplexor 74LS151 de 8 canales y puertas not. MSB LSB

A B C D F 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

TEo_Prob_Digital 39. Implementa la ecuacin algebraica con un solo multiplexor de 8 entradas de datos y 3 entradas de seleccin


16

DCBADCBADCBADCBACDBADCBADCBADCBAZ +++++++=

CARACTERSTICAS DEL MUX 8:1 Entradas Salida

Seleccin Enable S2 S1 S0 E Z X X X H L L L L L I0 L L H L I1 L H L L I2 L H H L I3 H L L L I4 H L H L I5 H H L L I6 H H H L I7

TABLA DE VERDAD A B C D Salida (Z) 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1


Realizar las siguientes cuestiones segn la tabla de verdad:

a) Escribir la expresin de la salida como suma de productos.

b) Simplificar por Karnaugh.

c) Realizar el esquema con puertas lgicas NAND.

d) Implementar la funcin F con el multiplexor 74151 (8 a 1). El patillaje y la tabla de verdad se adjunta a continuacin.

TEo_Prob_Digital 41. A partir de la siguiente funcin: CABBCACBACBAF +++= disea el circuito utilizando:

a) Un MUX de 3 entradas de seleccin b) Un MUX de 2 entradas de seleccin y puertas NOT c) Un MUX de 1 entrada de seleccin y las puertas lgicas necesarias

W X Y Z F 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 1 1 1 1 1 0


17

TEo_Prob_Digital 42. Implementar con un multiplexor de 8:1 la funcin lgica de 4 variables indicada en la siguiente tabla de verdad, efectuando la conexin elctrica de todos los terminales del multiplexor representado en la figura utilizando la informacin suministrada por el fabricante del multiplexor en su tabla de funcin.

D C B A OUT 0 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1

0 1 1 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 0 1 1 1 0 0 1 1 1 1 1

d)

D0D1D2D3D4D5D6D7

C B A

Y

Strobe

W


18

PROBLEMAS: Decodificador y Demultiplexor.


Dada la siguiente funcin lgica: =3

)6,4,2(F

Disea el circuito anterior con un decodificador 74HCT42 y puertas NAND de cualquier nmero de entradas

Disea el circuito anterior con un decodificador 74HCT42 y puertas AND de cualquier nmero de entradas

TEo_Prob_Digital 44. Dada la siguiente funcin lgica =

3

)8,7,5,2(F

Disea el circuito anterior con un decodificador 74HCT42 y puertas NAND de cualquier nmero de entradas

Disea el circuito anterior con un decodificador 74HCT42 y puertas NAND de dos entradas Disea el circuito anterior con un decodificador 74HCT42 y puertas AND de cualquier nmero de

entradas

TEo_Prob_Digital 45. Dada la siguiente funcin lgica cuyas variables son, B2B1B0. Considerar B2 MSB y B0 LSB.


19

=3

)8,6,4,3,1(F

a) Disea el circuito anterior con un decodificador/demultiplexor 74HCT138 y puertas NAND de cualquier nmero de entradas

b) Disea el circuito anterior con un decodificador/demultiplexor 74HCT138 y puertas NAND de dos c) Disea el circuito anterior con un decodificador/demultiplexor 74HCT138 y puertas AND de cualquier

nmero de entradas

TEo_Prob_Digital 46. Implementa la funcin algebraica F con el demultiplexor 74HCT154 y puertas NAND de cualquier nmero de entradas


20

TABLA DE VERDAD A B C D Salida (F) 0 0 0 0 1 0 0 0 1 0 0 0 1 0 1 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 0 1 1 1 1 1 1

TEo_Prob_Digital 47. Implementa la funcin algebraica F con el demultiplexor 74HCT154 y puertas NAND de cualquier nmero de entradas

TABLA DE VERDAD A B C D Salida (F) 0 0 0 0 1 0 0 0 1 0 0 0 1 0 1 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 0 1 1 1 1 1 1

Tabla de verdad del demultiplexor


21


22

PROBLEMAS: Combinados

TEo_Prob_Digital 48. En el prximo gran premio de frmula 1 el equipo de Fernando Alonso debe disear un sistema de parada en boxes que permita salir o no al vehculo en parada segn unos determinados parmetros. Los parmetros a determinar son el nivel de la gasolina, presin de las ruedas, nivel de aceite y ordenador de abordo, de tal forma que los sensores dan las siguientes seales. Ordenador: Incorrecto=0 Correcto=1 Presin ruedas: Nivel bajo=0 Nivel normal=1 Gasolina: Nivel bajo=0 Nivel normal=1 Nivel aceite: Nivel bajo=0 Nivel normal=1 El sistema tiene una salida que indica si el vehculo debe arrancar o no: Arrancar:1 No Arrancar=0 Segn las siguientes condiciones:

Si el ordenador de abordo tiene una seal de incorrecto y adems la presin de las ruedas es baja, el coche no debe arrancar.

Si el nivel de gasolina es bajo y adems el nivel de aceite tambin es bajo, el coche no debe arrancar.

En el resto de casos el coche puede arrancar 1) Disear el sistema con el mnimo nmero de puertas NAND

de dos entradas (simplificar previamente) 2) Disear el sistema utilizando el multiplexor 74LS151 cuya

tabla de verdad se adjunta. 3) Disear el sistema utilizando un decodificador de 4 a 16

lneas con salidas activas a nivel bajo y el mnimo nmero de puertas NAND de cualquier nmero de entradas.

4) Disear el sistema utilizando un decodificador de 4 a 16 lneas con salidas activas a nivel alto y mnimo nmero de NOR de cualquier nmero de entradas.

OPGN A 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111

Figura1. Tabla de verdad y esquema de conexin del multiplexor 74LS151


23

TEo_Prob_Digital 49. Disea la Tabla de Verdad y las funciones algebraicas SIMPLIFICADAS de cada una de las salidas de un sistema de control de llenado de un depsito de agua, cuyo esquema es el de la siguiente figura y donde:

A y B son dos seales, activas a nivel alto, que controlan dos electrovlvulas que permiten el llenado del depsito, abriendo las entradas de agua correspondientes.

D es una seal, activa a nivel alto, que controla una electrovlvula que permite el vaciado del depsito, a travs del desage

N0, N1, N2 son detectores de nivel de agua que se activan generando un nivel alto de tensin 1 al entrar en contacto con el agua.

AL es una seal de alarma que se activa en ciertos casos (ver ms abajo). El funcionamiento del circuito a disear es el siguiente:

Si el agua desciende por debajo de N0, se deben activar las dos electrovlvulas simultneamente A y B, permitiendo el llenado del tanque a travs de las dos entradas.

Si el agua alcanza N0, slo se activar A, desactivndose B. Si el agua alcanza N0 y N1, se desactivarn las dos seales A y B. Si el agua alcanza N0, N1 y N2, se desactivarn A y B y se activar D. Cualquier otra situacin anmala de los detectores activar la alarma y provocar la parada de A y B, as

como la desactivacin de D. NOTA: Se considera una situacin anmala cualquiera de los casos no contemplados anteriormente, por ejemplo, el que se activen N2 y N1 y no se active N0.

ESQUEMA DEPSITO DE AGUA TABLA DE VERDAD

N2 N1 N0 A B D AL

TEo_Prob_Digital 50. Los miembros de un programa de televisin nos encargan el diseo de un sistema combinacionall que implemente la funcin lgica F: has sido seleccionado en el casting, mediante el encendido de una bombilla. Las cualidades a valorar en los candidatos son:

Voz: canta bien = 1; no canta bien = 0 Simpata: es simptico = 1; no es simptico = 0. Carisma: es carismtico = 1; no es carismtico = 0 Entrega: capacidad de esfuerzo = 1; no tiene capacidad de esfuerzo = 0

El candidato ser seleccionado si:

Canta bien y tiene simpata Canta bien y tiene carisma Canta bien y tiene capacidad de entrega


24

+ 10 V

R1T1

LIGHT1

+10V

M

P

J

A

F Circuito combinacional

a) Obtener el mapa de Karnaugh para hallar la expresin simplificada de la funcin lgica F en

minitrminos.

V S C E F 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

VS CE

F=

b) Disea esta funcin simplificada (F) con puertas NAND de dos entradas c) Disea la funcin S con el multiplexor 74LS151, cuya tabla de verdad y esquema se adjuntan.

Multiplexor 74LS151


25


Disea un comparador de 12 bits empleando el nmero necesario de circuitos integrados 74HCT85. El 74HCT85 es un comparador de 2 bits cuyo esquema y tabla de verdad se adjunta en la siguiente figura:


Una entidad bancaria, para conceder un prstamo (P) a una iniciativa empresarial, realiza tres cuestiones a los solicitantes: 1.- Es mayor de 25 aos (E)? 2.- Tiene contrato laboral indefinido (C)? 3.- Posee bienes para avalar el prstamo (B)? El prstamo se concede en el caso de que el solicitante sea mayor de 25 aos y tiene, bienes o contrato indefinido y si siendo menor de 25 aos tiene contrato indefinido. Se pide:

A) Completar la tabla de verdad que refleje las condiciones de concesin del prstamo. B) Escribir la funcin P minimizada por Karnaugh. C) Materializar la funcin lgica BCAX += , utilizando nicamente puertas NAND de dos entradas. (Figura 2) D) Materializar la funcin lgica anterior con el multiplexor cuya tabla de verdad y esquema se adjunta


26



E

I0I1I2I3I4I5I6I7

S0S1S2

Z

5


Implementa la funcin algebraica Z con un solo multiplexor de 8 entradas de datos y 3 entradas de seleccin y puertas not.

CARACTERSTICAS DEL MUX 8:1

Entradas Salida

Seleccin Enable

S2 S1 S0 E Z

X X X H L

L L L L I0

L L H L I1

L H L L I2

L H H L I3

H L L L I4

H L H L I5

H H L L I6

H H H L I7

TABLA DE VERDAD A B C D Salida (Z) 0 0 0 0 1 0 0 0 1 0 0 0 1 0 1 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 0 1 1 1 1 1 1

E

I0I1I2I3I4I5I6I7

S0S1S2

Z

5

TEo_Prob_Digital 54. Implementa la funcin algebraica Z del ejercicio anterior con el demultiplexor 74HCT154 y puertas NAND de cualquier nmero de entradas


27

TEo_Prob_Digital 55. El Ironman es la prueba ms exigente del triatln. Consta de 3,86 km de natacin, 180 km de ciclismo y 42,2 km de pedestrismo (carrera a pie o maratn). La carrera tiene un tiempo lmite de 17 h, un tiempo promedio de 12 horas, y el tiempo rcord actual es de 8:03:56. (Ironman de Hawaii - 2011) establecido por Craig Alexander. Para poder participar se realizan las siguientes preguntas a los aspirantes

Eres triatleta profesional (T)? (si =1, no =0) Tienes patrocinador (P)? (si =1, no =0) Ests sano para hacer ejercicio extremo (S)? (si =1, no =0) Has ganado alguna prueba clasificatoria para el ironman (G)?

Podrn participar (I) aquellos que: Sean triatletas profesionales Tengan patrocinador y estn sanos Hayan ganado alguna carrera clasificatoria y estn sanos

Se pide: A) Completar la tabla de verdad que refleje las condiciones de concesin del prstamo.(Tabla 1) B) Escribir la funcin I minimizada por Karnaugh en minitrminos y mxitrminos C) Materializar la funcin I con el mnimo nmero de puertas NOR D) Materializar la funcin I con el mnimo nmero de puertas NAND E) Materializar la funcin lgica anterior con el multiplexor cuya tabla de verdad y esquema se adjunta A) B)

T P S G I 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

C)

TP SG


28

D) E)



E

I0I1I2I3I4I5I6I7

S0S1S2

Z

5

INDICECUESTIONES Y PROBLEMAS DE DIGITALCUESTIONESTEo_Prob_Digital 1. Diagrama temporalTEo_Prob_Digital 2. MUX 8:1TEo_Prob_Digital 3. Alg. BooleTEo_Prob_Digital 4. Funcin lgicaTEo_Prob_Digital 5. KarnaughTEo_Prob_Digital 6. MultiplexorTEo_Prob_Digital 7. Dispaly 7-segTEo_Prob_Digital 8. NAND UniversalesTEo_Prob_Digital 9. Puerta lgica-tablaTEo_Prob_Digital 10. KarnaughTEo_Prob_Digital 11. Obtener expresin lgicaTEo_Prob_Digital 12. NAND UniversalesTEo_Prob_Digital 13. Algebra de BooleTEo_Prob_Digital 14. MUX 8:1TEo_Prob_Digital 15. Obtener expresin lgicaTEo_Prob_Digital 16. DecodificadorTEo_Prob_Digital 17. Diagrama temporalTEo_Prob_Digital 18. Diagrama temporalTEo_Prob_Digital 19. BCD-decimalTEo_Prob_Digital 20. SumadorTEo_Prob_Digital 21. Flip-Flop J-KTEo_Prob_Digital 22. Latch DTEo_Prob_Digital 23. Latch RS

PROBLEMAS: Puertas, Cronogramas, Karnaugh.TEo_Prob_Digital 24.TEo_Prob_Digital 25.TEo_Prob_Digital 26.TEo_Prob_Digital 27.TEo_Prob_Digital 28.TEo_Prob_Digital 29.TEo_Prob_Digital 30.TEo_Prob_Digital 31.TEo_Prob_Digital 32.TEo_Prob_Digital 33.TEo_Prob_Digital 34.TEo_Prob_Digital 35.TEo_Prob_Digital 36.

PROBLEMAS: MultiplexorTEo_Prob_Digital 37.TEo_Prob_Digital 38.TEo_Prob_Digital 39.TEo_Prob_Digital 40.TEo_Prob_Digital 41.TEo_Prob_Digital 42.

PROBLEMAS: Decodificador y Demultiplexor.TEo_Prob_Digital 43.TEo_Prob_Digital 44.TEo_Prob_Digital 45.TEo_Prob_Digital 46.TEo_Prob_Digital 47.

PROBLEMAS: CombinadosTEo_Prob_Digital 48.TEo_Prob_Digital 49.TEo_Prob_Digital 50.TEo_Prob_Digital 51.TEo_Prob_Digital 52.TEo_Prob_Digital 53.TEo_Prob_Digital 54.TEo_Prob_Digital 55.

Documents

TEo Prob 04 1 Digital Puertas y Combinacionales