1
EC2175EC2175
Ingeniería Electrónica 2Ingeniería Electrónica 2
Clase Clase N°N° 33
El El FlipFlip--FlopFlop
Ing. Manuel RivasIng. Manuel RivasDEPARTAMENTO DE ELECTRÓNICA Y CIRCUITOSDEPARTAMENTO DE ELECTRÓNICA Y CIRCUITOS
Trimestre Enero Trimestre Enero –– Marzo 2007Marzo 2007
24/01/2007 Clase N° 3 2
Principio de funcionamiento de los Flip-Flops
Señales de reloj y Flip-Flops sincronizados por reloj
Tipos de Flip-Flops� F/F S-C sincronizado por reloj
� F/F J-K sincronizado por reloj
� F/F D sincronizado por reloj
Entradas asíncronas
Aplicaciones de los Flip-Flops
El reloj
Diseño de contadores
Temario generalTemario general
2
24/01/2007 Clase N° 3 3
Sistemas con memoriaSistemas con memoria
El circuito lógico opera con las entradas externas produciendo cierta cantidad de salidas, algunas de las cuales se almacenan en elementos de memoria
24/01/2007 Clase N° 3 4
Sistemas con memoriaSistemas con memoria
Los elementos de memoria proporcionan información sobre eventos previos
Algunas de las salidas de los elementos de memoria se envían al circuito lógico, condicionado sus salidas
3
24/01/2007 Clase N° 3 5
LatchLatch con compuertas NANDcon compuertas NAND
El elemento más importante de la memoria el Flip -Flop (F/F) o Latch, el cual está constituido por un arreglo de compuertas lógicas
Puede tener varias entradas pero solo dos salidas: la normal y su opuesta
24/01/2007 Clase N° 3 6
LatchLatch con compuertas NANDcon compuertas NAND
El latch es un arreglo de compuertas NAND realimentadas
El latch tiene solo dos estados de salida posibles derivados de sus entradas
4
24/01/2007 Clase N° 3 7
LatchLatch con compuertas NANDcon compuertas NAND
¿ Que pasa si estando las salidas en un estado conocido, la señal de SET pasa a ser 0 ?
“establecimiento” del latch
24/01/2007 Clase N° 3 8
LatchLatch con compuertas NANDcon compuertas NAND
¿ Que pasa si estando las salidas en un estado conocido, la señal de CLEAR pasa a ser 0 ?
“restablecimiento” del latch
5
24/01/2007 Clase N° 3 9
LatchLatch con compuertas NANDcon compuertas NAND
¿ Que pasa si estando las salidas en un estado conocido, las señales de SET y CLEAR pasan a ser 0 al mismo tiempo ?
Estado inválido
24/01/2007 Clase N° 3 10
Representación alternaRepresentación alterna
Dado que la acción sobre la salida se produce cuando las entradas van a un nivel bajo, las puedo representar usando la burbuja ⇒ “activa en bajo”
6
24/01/2007 Clase N° 3 11
LatchLatch con compuerta NORcon compuerta NOR
24/01/2007 Clase N° 3 12
Los sistemas digitales pueden trabajar de dos formas:
Asincrónicamente: la salida cambia de estado cada vez que sus entradas cambian
Sincrónicamente: la salida cambia de estado solamente en las transiciones o frentes de reloj
Señales de reloj y transicionesSeñales de reloj y transiciones
7
24/01/2007 Clase N° 3 13
Señal de reloj: las salidas del sistema cambian cuando se produce una transición o llega frente de una señal periódica llamada “reloj”
Transición o frente de pendiente positiva (PGT)
Transición o frente de pendiente negativa (NGT)
Señales de reloj y transicionesSeñales de reloj y transiciones
24/01/2007 Clase N° 3 14
FlipFlip--FlopsFlops sincronizados por relojsincronizados por reloj
Los F/F tienen una entrada adicional que permite sincronizar sus acciones con la señal de reloj o CLK
8
24/01/2007 Clase N° 3 15
F/F F/F SetSet –– Clear sincronizado por Clear sincronizado por relojreloj
Se dispara por frente de subida
24/01/2007 Clase N° 3 16
F/F F/F SetSet –– Clear sincronizado por Clear sincronizado por relojreloj
Ejemplo
9
24/01/2007 Clase N° 3 17
F/F JF/F J--K sincronizado con relojK sincronizado con reloj
24/01/2007 Clase N° 3 18
F/F D sincronizado con relojF/F D sincronizado con reloj
10
24/01/2007 Clase N° 3 19
Transferencia de datos en Transferencia de datos en paraleloparalelo
24/01/2007 Clase N° 3 20
Entradas asíncronasEntradas asíncronas
La mayoría de los F/F tienen una o más entradas asíncronas
11
24/01/2007 Clase N° 3 21
Entradas asíncronasEntradas asíncronas
Ejemplo
24/01/2007 Clase N° 3 22
División de frecuencia y conteoDivisión de frecuencia y conteo
Contador binario de tres bits
12
24/01/2007 Clase N° 3 23
División de frecuencia y conteoDivisión de frecuencia y conteo
Contador binario de tres bits
24/01/2007 Clase N° 3 24
División de frecuencia y conteoDivisión de frecuencia y conteo
Contador binario de tres bits
13
24/01/2007 Clase N° 3 25
Circuitos generadores de relojCircuitos generadores de reloj
24/01/2007 Clase N° 3 26
Circuitos generadores de relojCircuitos generadores de reloj
14
24/01/2007 Clase N° 3 27
Estructura de un contador
24/01/2007 Clase N° 3 28
Tabla de transiciones del F/F
F/F tipo J-K
15
24/01/2007 Clase N° 3 29
Tabla de transiciones del F/F
F/F tipo D
24/01/2007 Clase N° 3 30
Ejemplo de diseño
0014
1015
1117
0116
0102
1103
1001
0000
BINARIODEC
Diseñar un contador de 3 bits en código Gray
16
24/01/2007 Clase N° 3 31
Ejemplo de diseño
Diagrama de estados
Tabla del estado siguiente
Tabla de transiciones de los flip-flops
Mapas de Karnaugh
Expresiones lógicas para las entradas de los flip-flops
Implementación del contador
24/01/2007 Clase N° 3 32
Ejemplo de diseño
Diagrama de estados
17
24/01/2007 Clase N° 3 33
Ejemplo de diseño
Tabla del estado siguiente
24/01/2007 Clase N° 3 34
Ejemplo de diseño
Tabla de transiciones de los flip-flops
18
24/01/2007 Clase N° 3 35
Ejemplo de diseño
Mapas de Karnaugh
24/01/2007 Clase N° 3 36
Ejemplo de diseño
Expresiones lógicas para las entradas de los flip-flops
19
24/01/2007 Clase N° 3 37
Ejemplo de diseño
Implementación del contador
24/01/2007 Clase N° 3 38
Ejemplo de diseño
Diseñar un contador de 3 bits que cuente en la secuencia: 1, 2, 5, 7, 1... utilizando flip-flops J-K.
20
24/01/2007 Clase N° 3 39
Ejemplo de diseño
Diagrama de estados
24/01/2007 Clase N° 3 40
Ejemplo de diseño
Tabla de transiciones
21
24/01/2007 Clase N° 3 41
Ejemplo de diseño
Mapas de Karnaugh
24/01/2007 Clase N° 3 42
Ejemplo de diseño
Expresiones lógicas para las entradas de los flip-flops
12
12
1
1
20
0
QK
QJ
1K
1J
QK
1J
=
=
=
=
=
=
22
24/01/2007 Clase N° 3 43
Ejemplo de diseño
Implementación del circuito
24/01/2007 Clase N° 3 44
Ejemplo de diseño
Diseñar un contador síncrono ascendente / descendente de 3 bits con una secuencia en código Gray. El contador trabajará en modo ascendente cuando una entrada de control Y sea 1, y trabajará en modo descendente cuando la entrada de control Y sea 0.
23
24/01/2007 Clase N° 3 45
Ejemplo de diseño
Diagrama de estados
24/01/2007 Clase N° 3 46
Ejemplo de diseño
Tabla de transiciones
24
24/01/2007 Clase N° 3 47
Ejemplo de diseño
Mapas de Karnaugh
24/01/2007 Clase N° 3 48
Ejemplo de diseño
Expresiones lógicas para las entradas de los flip-flops
25
24/01/2007 Clase N° 3 49
Ejemplo de diseño
Implementación del circuito
24/01/2007 Clase N° 3 50
Practica 2
Diseño y simplificación de circuitos digitales utilizando álgebra de Boole y los mapas de Karnaugh
Tabla de la verdad de una determinada función
Determinar la expresión algebraica
Simplificar la expresión usando los teoremas o los mapas
Construir el circuito
Verificar que se cumpla la tabla de la verdad
26
24/01/2007 Clase N° 3 51
Utilizar mini interruptores integrados para probar todas las posibles combinaciones de las señales de entrada
Practica 2
24/01/2007 Clase N° 3 52
Utilizar diodos led para mostrar el estado de las señales de salida
http://www.kpsec.freeuk.com/components/led.htm
Practica 2
27
24/01/2007 Clase N° 3 53
Practica 2
Guardar el archivo en formato documento, indicando el número del equipo:
Practica 2-xx.doc
Ingresar al grupo de trabajo en:
https://asignaturas.usb.ve/osmosis/dokeos
En la sección denominada “Trabajos”, subir el archivo al grupo.
Borrar el archivo de la computadora
24/01/2007 Clase N° 3 54
Practica 2Evaluación
� Asignación (2 puntos)
� Funcionamiento (4 puntos)
� Construcción (4 puntos)
28
24/01/2007 Clase N° 3 55
Leer el capítulo 4 del libro texto y resolver los problemas planteados al final del mismo
No son materia de estudio las siguientes secciones: 4-11, 4-12 y 4-13
Leer el Prelaboratorio N° 2
FIN
Actividades complementarias
24/01/2007 Clase N° 3 56
Practica 3
Diseñar un contador usando flip-flops
Construir un reloj basado en el circuito integrado LM555
http://www.kpsec.freeuk.com/555timer.htm
Capacitores electrolíticos y cerámicos