SEP DGEST SNEST

INSTITUTO TECNOLÓGICO DE MATAMOROS

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

Diseño Digital con VHDL

Equipo:

Alumno(s): Núm. de control:

Mario Arturo Cruz Colunga 11260077

Miguel Angel Fierros Peña 11260081

Hermenegildo Martínez de la Cruz 11260095

Jorge Alejandro Reyes Torres 11260108

H. MATAMOROS, TAM. 11 de Octubre del 2013

Practica 6

Objetivo:

Implementar un contador Gray mediante programación VHDL.

Marco teórico:

Un Contador gray es un circuito que muestra una combinación de ceros y 1, que representan los números en código gray, es implementado mediante biestables.

Material:

Laptop

Kit spartan3e

Software aldec HDL, xilinx ISE, adept.

Procedimiento:

Se crea nuevo proyecto en aldec HDL Se escribe el código VHDL en el nuevo proyecto

Circuito BDE de los flip flop D

I0O

I1

I0O

I1

I0O

I1

I0O

I1

IO

IO

I O

I O

D

CLK

Q

I0O

I1

I0O

I1

I0O

I1

I0O

I1

IO

IO

I O

I OI O

D

CLK

Q

QN

Circuito BDE de conexión de flip flop para armar ic

D00

D01

D02

Q0

Q1

Q2

QN0

QN2

mclkCLK Q

D QN

U111

Df

CLK Q

D QN

U222

Df

CLK Q

D

U333

df2

Circuito BDE del contador gray de 3 bits

Q0

I0O

I1

I0O

I1

I0O

I1

I0O

I1

I0O

I1

I1

I0O

Q1Q2

mclk

I O

I O

I O

I O

I O

I O

I O

I O

D00 Q0

D01 Q1

D02 Q2

mclk QN0

QN2

U4444

icf

mclk clk48

clr

U11

clkdivGND

Observaciones y conclusiones:

El circuito no genero muchos problemas a la hora de hacer conexión, se tuvo que editar lo códigos anteriores, además de que hubieron problemas con la simulación en el aldec.