1. Introducción a la tecnología electrónica · 4 Universidad Antonio de Nebrija Tecnología electrónica I. Tema I Ley de Moore El límite teórico de la ley de Moore es un transistor

1

Universidad Antonio de Nebrija Tecnología electrónica I. Tema I

1. Introducción a la tecnología electrónica

1.1. Introducción a las tecnologías integradas 1.2. Evolución histórica y previsión1.3. Escala de integración1.4. Fabricación de circuitos integrados1.5. Costes de desarrollo1.6. Visión de la industria electrónica




2


Introducción

Objetivo de la industria electrónica:

Fabricación de dispositivos más pequeños, más rápidos y con menor consumo

Tipos de circuitos integrados:

a) Componentes discretos:- Funcionalidad simple (AND, OR, NOT...)- Utilización de varios en una placa para poder obtener una función útil.

b) Componentes integrados:- Funcionalidad compleja, útil por si misma.- El circuito entero se fabrica sobre la misma oblea de silicio.

Nos dedicaremos a la tecnología MOS (Metal Oxide Silicon) y CMOS (Complementary MOS).




3


Evolución histórica CMOS

1947. Invención del transistor en los laboratorios Bell.1958. Invención del circuito integrado1965. Primera calculadora MOS.1971. Hoff inventa el microprocesador: 2.300 transistores.1985-90. Aparecen los lenguajes de descripción de hardware1988. Primer circuito creado con litografía de UV.1989. Invención de la litografía por haz de electrones (e-beam)1992. Primer MOSFET operando a más de 100 GHz.1997. Intel Pentium con 7,5 millones de transistores


Ley de Moore

Gordon Moore (1965). El número de transistores que se integran en un circuito sigue una ley exponencial:

Esta ley experimental no demostrada sigue cumpliéndose.

4


Ley de Moore

El límite teórico de la ley de Moore es un transistor cuyo comportamiento venga definido por un único electrón. (SET: single electron transistor)

Siempre se han podido sobrepasar barreras que parecían infranqueables, y se ha seguido cumpliendo la ley de Moore.

Nanotubos

- Es la tecnología candidata a sustituir a la actual de silicio- Se basa en tubos formados por átomos de carbono unidos por enlaces covalentes con estructura parecida a la del grafito.- Se consiguen transistores mucho más pequeños y con menor consumo.- Al menos hasta dentro de 10 años no será una realidad.


Evolución de la tecnología

Cada nueva tecnología:

- x0.7 el tamaño de los transistores- x2.0 aumento de la densidad de transistores- x1.5 aumento de la velocidad de conmutación

- Se reduce la potencia de cada chip- Se reduce el coste de cada chip

5


El nuevo gran problema: el consumo


Silicon on insulator

Antes de hacerse realidad la tecnología de los nanotubos, se ha desarrollado una tecnología basada en el silicio que mejora las prestaciones de la tecnología CMOS.

La tecnología SOI, se empieza a investigar en 1970 pero hasta laactualidad no es viable comercialmente.

Se consigue un menor consumo y una mayor velocidad que con la tecnología CMOS clásica.

IBM instaló una fábrica de tecnología SOI CMOS con diámetros de obleas de 300 mm y 90 nm de característica, la inversión fue de 2500 millones de dólares.

Con esta nueva tecnología se sigue la Ley de Moore.

6


Silicon on Insulator


SOI. ¿Quién es quién?

7


Copper interconnect

Según se reduce el tamaño de los transistores, se hacen más rápidos y están más cercanos, es necesario hacer más interconexiones.

El aluminio ha sido la solución durante años, pero nos acercamos a sus límites.

SMALLER, FASTER AND CHEAPER.

Desde hace mucho se está intentando sustituir por Au, Ag o Cu, aunque por diversos problemas no se ha conseguido hasta el año 1997.

Hoy en día las conexiones de Cobre son una realidad y están sustituyendo a las de aluminio.



8


Low K dielectric

Al aumentar el número de capas de interconexión y disminuir las distancias entre ellas, una pequeña cantidad de carga se acumula entre las líneas que se cruzan provocando diafonía (crosstalk).

La solución es emplear otro dieléctrico entre las pistas con una baja K, de forma que se consigue mejorar la velocidad del chip hasta un 30%, al igual que su rendimiento.



Nombre del proceso (INTEL)

Año de entrada

Litografía

Longitud de puerta(Feature size)

Diámetro de oblea (mm)

P856

1997

0.25 µµµµm

0.20 µµµµm

200

P858

1999

0.18 µµµµm

0.13 µµµµm

200

Px60

2001

0.13 µµµµm

<70 nm

200/300

P1262

2003

90 nm

<50 nm

300

P1264

2005

65 nm

<35 nm

300

P1266

2007

45 nm

<25 nm

300

La ley de Moore continúa

9



“Feature size”. Longitud de los transistores



THz transistor

10




Nuevas tecnologías

Nanotubos

- Resistividad comparable a los mejores metales

- Altísimas densidades de corriente

- Altas movilidades

Material más duro conocido

11





Escala de integración

Se mide en relación al número de puertas equivalentes NAND que contiene:

- SSI. Short Scale of integration. 1-10 puertas- MSI. Medium Scale of Integration. 10 -100.- LSI. Large Scale of Integration. 100 - 1,000.- VLSI. Very Large Scale of Integration. 1,000 - 10,000 - ULSI. Ultra Large Scale of Integration. > 10,000

El hecho de que la tecnología nos permita tener circuitos integrados con billones de transistores y con velocidades del orden de GHz, no significa que no convivan tecnologías más baratas con menor escala de integración y/o más lentas.

12


Fabricación de circuitos integrados




13


Inversión en I+D


Costes de desarrollo

Pequeños incrementos en la funcionalidad, suponen incrementos de precio muy altos

Grandes incrementos en la funcionalidad, suponen pequeños incrementos de precio

Precio máximo que está dispuesto a pagar el mercado

Un cambio en la tecnología permite dar un mejor producto al mismo precio

Se reducen los costes por unidad funcional

14


Costes de desarrollo

Incremento de costes:- Aumento de la superficie del chip: aumento del número de

transistores por chip (escala de integración)- Aumento del coste del equipo

Disminución de costes:- Aumento del diámetro de la oblea de silicio- Aumento de la automatización de las fábricas- Aumento de la eficiencia de las fábricas- Disminución de los defectos por chip

1975 1997 2003Chip complexity (index to 1) 1 10 100Feature size, µm 2 0,25 0,08Chip size increase, mm2 30 150 600Wafer diameter, mm 50 200 300Facility automation, % 5 60 80Operational efficiency 1 10 100Equipment cost 1 10 50Defect levels, DPM 2% 500 50

Documents

1. Introducción a la tecnología electrónica · 4 Universidad Antonio de Nebrija Tecnología electrónica I. Tema I Ley de Moore El límite teórico de la ley de Moore es un transistor