Amplificadores de Potencia Clase b

Amplificadores de Potencia

Clase B

Anlisis y Criterios de Diseo de Amplificadores Acoplados a Transformador y de

Simetra Complementaria

U.T.N

ING. NESTOR H. MATA

Ctedra de Electrnica Aplicada II

Departamento Electrnica

Facultad Regional Baha Blanca Universidad Tecnolgica Nacional

2003

Amplificadores de Potencia Clase B

Electrnica Aplicada II

Departamento Electrnica Facultad Regional Baha Blanca U.T.N. 1

Amplificadores Clase B Introduccin Como se ha visto, los amplificadores clase A son aquellos que, cuando se encuentran en reposo, es decir, sin seal, drenan una corriente equivalente a la mitad de la mxima y a una tensin aproximada del 50 % de la tensin alimentacin. Por esto nos daba un rendimiento terico mximo del 25% para el caso de acoplamiento directo de la carga, y del 50 % para el de acoplamiento de carga con transformador, que desde el punto de vista econmico, cuando se manejan grandes potencias, es totalmente inadecuado. Funcionamiento cualitativo de los amplificadores clase B En los amplificadores de Potencia, se puede conseguir un aumento considerable del rendimiento, si se logra que los elementos activos trabajen en un semiciclo de la onda cada uno, es decir, conduzcan 180. Esta forma de trabajo se denomina clase B o tambin Push-Pull, en la cual los elementos activos trabajan en contrafase como puede apreciarse en la figura 3-1 (a).

0

0

0

2

2

2

Distorsinpor cruce

Elementoactivo 1

Elementoactivo 2

Combinacinsobre la carga

(a) (b)

I1

I2

I0

Figura 3-1: Corriente de los elementos activos en clase B y distorsin por cruce

En los circuitos prcticos, no se usa el verdadero funcionamiento en clase B, en el que cada uno de los elementos conduce una corriente de salida durante un semiciclo exactamente, debido a la excesiva distorsin que puede producirse, y a que los transistores, a lo mismo que sucede con las vlvulas, no son muy lineales cerca del corte de corriente debido al umbral de tensin que poseen. Si se aplica una seal muy reducida, todo el funcionamiento del amplificador estar dentro de esta regin, por lo tanto, se obtendr un porcentaje de distorsin muy elevado. El mtodo para evitar una gran parte de la distorsin, es hacer funcionar los elementos activos de modo que las corrientes i1 e i2 no sean nulas dentro de un poco mas de los 180, o sea un poco ms de un semiciclo. De esta forma evitaremos la denominada distorsin de cruce, como se observa en la figura 3-1(b), y el funcionamiento del amplificador se denominar de clase AB. En la figura 3-2 podemos observar un amplificador clase AB con elementos activos acoplados por transformador, tanto a la entrada como a la salida. Las resistencias R1 y R2




proveen la polarizacin de los elementos activos para su trabajo en clases AB. El transformador de entrada provee la seal de excitacin con inversin de fase

Figura 3-2: Amplificador Genrico Clase B Acoplado a Transformador

En la figura 3-3 podemos observar un amplificador clase AB de transistores acoplados por transformador, tanto a la entrada como a la salida. Las resistencias R1 y R2 proveen la polarizacin de los transistores para su trabajo en clases AB. El transformador T2 de entrada provee la seal de excitacin con inversin de fase para que cada transistor conduzca en un semiciclo.

Figura 3-3: Amplificador Clase B acoplado a Transformador Transistorizado

El transformador T1 de salida combinar los dos semiciclo y proveer de adaptacin de impedancia de salida. Las caractersticas dinmicas del circuito de la fig. 3-3 son las indicadas en la fig. 3-4. La polarizacin de los transistores en reposo VBEQ debe establecerse de manera que la curva compuesta de entrada sea lo ms lineal posible. En la figura 3-4 podemos apreciar en lnea de trazos la continuidad de la curva compuesta para

RLVcc

R2

R1

A1

A2

TE TSI1

I2

ILIE

RL

Q1

Q2

RE

RE

VccR1

R2

VBB

CpZC Excitador

ICP Excitador

Zb

Zb

ICP

Ibp

I0

T1

T2




las tensiones de entrada vs. corrientes de colector o de salida del dispositivo (curvas sobre la izquierda). La recta de carga en continua ser 1/RE, y como en reposo no tendremos prcticamente circulacin de corriente, el punto de reposo se encontrar a VCC, ya que cada transistor se encontrar prcticamente al corte. La recta dinmica ser 1/(RE+RL) donde RL es la carga reflejada por el transformador. Sobre esta curva podemos observar que la excursin de tensin total para AC, que tericamente ser de 2 VCC; esto es debido a que el devanado primario del transistor que est cortado, se genera una tensin equivalente a la que se aplica a la otra seccin del devanado, la cual generara el flujo del transformador, con lo cual deberemos tener en cuenta que la tensin de ruptura de los transistores deber superar esta tensin, que es la suma de VCC de punto medio de transformador ms la fem generada en el devanado del dispositivo que no conduce. El transformador de salida combinar estos dos semiciclos de corriente en los devanados primarios para dar la seal compuesta en el devanado secundario.

Figura 3-4: Curvas de funcionamiento dinmico de un amplificador clase B

IC1

Q1 Q2

IC2

Vbe1

Vbe2

Vbe pico

VBEQ

Ic1

Ic2

2Vcc Q1

2Vcc Q2

ER1

'LE RR

1+

Ic1mx

Ic2mxIc2pico

VCE1mx

VCEQ1

VCEQ2

VCE2mx

Regin de saturacin Q1

Regin de saturacin Q2

Vcepico

Linealizacin de

transconductanciacombinada clase AB




La caracterstica compuesta de salida para los transistores funcionando en contrafase, en un punto de funcionamiento especfico la podemos observar en la figura 3-5. Para poder analizar el dispositivo compuesto, primero debemos establecer qu corrientes circulan en el circuito de la figura 3-3. si la seal de entrada al transistor T1 es ib1=Ib1 cost, la corriente de salida ic1 tendr la forma de ecuacin en serie de Fourier ic1 = ic1(t) = Ic1A + 2 (Ic11cost + Ic12 cos2t + . . . + Ic1ncosnt + . . .) (3.1)

Figura 3-5: Curvas compuestas como un amplificador nico

IC1

Curva de fun-cionamientodel elementoactivo 2

Curva de fun-cionamientodel elementoactivo 1

Pendiente de larecta de cargadinmican1/n2RL

Curvas del elemento compuesto

Curvas delelementoactivo 1

Curvas delelementoactivo 2

IC2

Zona de superposicin por polarizacinclase AB

2VCCVcc

RL

Vccn1 / n2 IL

I0T

Ii

(a)

(b)




Dado que consideramos transistores idnticos, que el circuito es perfectamente simtrico, y como las seales de entrada se encuentran desfasadas 180, ib2=Ib1cos(t+), por lo tanto, tendremos

ic2 = ic1(t + ) = Ic1A + 2 [Ic11cos(t + ) + Ic12 cos2(t + ) + . . . + + Ic1ncosn(t + ) . . .] (3.2)

A travs del flujo del ncleo del transformador tendremos la combinacin de ambas corrientes que nos dar una corriente de carga proporcional a

c21coT i-i=i (3.3) sustituyendo en esta ltima iC1 e iC2 por las expresiones dadas en 3.1 y 3.2, y teniendo en cuenta a que cos(t + n) = (-1)n cost ( )0T C11 C13 15Ci 2 2 I cos t I cos 3 t I cos 5 t ...= + + + (3.4) Como podemos apreciar en sta expresin todos los trminos pares se han cancelado, siendo esta una ventaja inherente del circuito en contratase, el cual no genera armnicas de orden par. Otra ventaja que podemos apreciar en la ecuacin 3.4 es que no existe una componente de continua neta que produzca un flujo permanente o una saturacin del ncleo del transformador.

Si la relacin de espiras del transformador es 2n1/n2, es decir, cada uno de los devanados del primario tiene n espiras, ste presentar una resistencia total efectiva, que se ver en el primario del transformador entre colector y colector, que ser

2

1CC L

2

nR 4 Rn

= (3.5)

por lo tanto, cada colector individualmente ver una resistencia de carga en alterna con respecto a tierra de

2

2

1CCC n

n22

RR

== RL (3.6)

esto sucede porque cuando trabajan ambos dispositivos, cada uno de ellos produce a travs del transformador una reaccin mutua debido a que la corriente de uno de los elementos activo crea un flujo que afectar al otro elemento. Si por alguna razn, el circuito se abriese en uno de los elementos el otro ver solamente las caractersticas de acoplamiento de un transformador simple, es decir, una relacin de transformacin dada por el cuadrado de la relacin de espiras. Los dos transistores sern sustituidos por un dispositivo compuesto como el indicado en la figura 3-5b, que producir la misma corriente de carga IL que el circuito de contrafase. De la ecuacin 3.3 y la figura 3-3 tendremos




( ) oT2

1c21c

2

1L in

n=i-i

nn

=i (3.7)

por lo tanto, el dispositivo compuesto representado en la figura 3-5b operar con un transformador, cuya razn de espiras n1/n2, tendr una corriente de salida igual a iot. En las curvas compuestas, el cruce de la recta de carga corta al eje para IC=0 en VCC. Si existieran resistencias estabilizadoras en el emisor, el valor de VCC debe reducirse en la cada de tensin de estas resistencias siendo esta cada de tensin funcin de ICQ. Para construir las curvas compuestas, partimos de las caractersticas estticas de salida de un dispositivo individual y de la localizacin de dos de las coordenadas del punto de funcionamiento. Para sto, primero se alinean las abscisas de las dos caractersticas, de modo que el cero de una corresponda a 2 VCC de la otra, tal como se ve en la figura 3-5a. Las curvas compuestas se obtienen restando punto a punto las curvas de funcionamiento de cada dispositivo, para cada valor paramtrico. Repitiendo este procedimiento tendremos las curvas compuestas. Las caractersticas compuestas de la figura 3-5a muestran una recta de carga dinmica que esta dada por

L

2

2

1ac Rn

nR

= (3.8)

pues il = (n1/n2) ioT. Por lo tanto, la pendiente de la recta de carga es

L

2

2

1 Rnn

1-

(3.9)

Si no hay seal presente, ioT = 0, por lo tanto, el punto de interseccin de la recta de carga con el eje de abscisas es VCC. La interseccin de la recta de carga con la curva caracterstica compuesta apropiada nos da el valor instantnea de ioT, lo mismo que si se tratase de un grupo de caractersticas de salidas ordinarias. Por lo tanto, pueden hacerse los clculos de distorsin y potencia de salida con el mtodo normal. El lugar de funcionamiento de los transistores, en forma individual, se halla invirtiendo el procedimiento de construccin, es decir, un punto en el que Rac corta a las caractersticas del transistor que se utilizaron para construir la curva compuesta. Estos puntos sern los puntos instantneos de funcionamiento de los transistores T1 y T2. Estas curvas no sern una lnea recta, ya que la carga de cada dispositivo, individualmente, no ver una resistencia simple a la accin del transformador. Diseo de Amplificador Clase B Acoplado por Transformadores Partiendo del amplificador esquematizado en la figura 3-3, cuyas curvas de funcionamiento se observan en la figura 3-4, iniciaremos el procedimiento de




diseo haciendo primero un anlisis de los distintos puntos a tener en cuenta, para luego con un ejemplo desarrollar el procedimiento. Desde el punto de vista de la potencia de disipacin, un amplificador desarrollar su mnima potencia en situacin de reposo, es decir, con seal cero. Para el caso de cargas resistivas, la disipacin mxima del dispositivo ocurrir normalmente al 40 % de la potencia mxima de salida. Para calcular la potencia de salida Po en valor eficaz partimos de las ecuaciones de tensin y corriente instantneas. ( )-A sen tC CCv V 1= (3.10)

CCCL

Vi A sen t

R= (3.11)

Integrando el producto de las ecuaciones 3.10 y 3.11 tendremos la potencia disipada en cada transistor

( ) )t(tsenARVtsenA1V

21P d

L

CC0 CCD

= (3.12)

resolviendo la integral

PD

= 4

A-1R

AV

L

2CC (3.13)

para encontrar el punto de mxima disipacin del transistor procedemos a derivar la ecuacin 3.13 e igualndola a cero

0=2R

AV-

RV

=dA

dP

L

2cc

L

2ccD

(3.14) de esta ltima despejamos el valor de la amplitud A, donde encontramos que la mxima disipacin ocurrir a

2A 0,636= = (3.15) Reemplazando esta ltima, en la ecuacin 3.13, encontramos que la potencia disipada en el transistor

2

CCD 2

L

VPR

= (3.16) Por otro lado la potencia de salida mxima ideal ser, para una excursin de pico igual a VCC

( )L

2cc

rmso R2V

=P (3.17)




si de esta ltima despejamos VCC y lo reemplazamos, en la ecuacin 3.16, para obtener una expresin de la potencia disipada por el transistor en funcin de P0

o(rms)D o(rms)2

2PP 0,203P= = (3.18)

Como los transistores disiparn una pequea potencia debido a la corriente de reposo, por estar funcionando en clase AB, se realiza una aproximacin para circuitos acoplados con RC que para valores tpicos estar dada aproximadamente por )rms(oD P25,0=P (3.19) Para el caso de circuitos acoplados a transformador se debe tener en cuenta tambin las prdidas en el transformador, por lo que la ecuacin a tener en cuenta ser

2CC

o(rmsL

V P )2R '

= (3.20) donde es la eficiencia del transformador. Si nuevamente despejamos a VCC y la reemplazamos en la ecuacin 3.16, podemos tener una expresin de la disipacin en los transistores en funcin de P0

o(rms) o(rms)

D 2

2P PP 0, 203= = (3.21)

Teniendo en cuenta la corriente de reposo que producir una pequea disipacin y tomando una eficiencia de 0,8, que es la esperable de un buen transformador

)rms(o)rms(oD P 3125,0P8,0250,0P == (3.22)

Esta disipacin del dispositivo ser la que deberemos usar para las condiciones de temperatura de operacin. Con esto podemos determinar la temperatura mxima que podr alcanzar el dispositivo por medio de

(nom) D 1 211

P -P TT

+ = (3.23) La potencia nominal del transistor y la temperatura T2 se extraen de la hoja de datos del fabricante. En la ecuacin 3.23 cada trmino est definido como T1 = Temperatura mxima a la que puede trabajar el dispositivo para la PD requerida - C T2 = Temperatura dada como parmetro para la Pnom mxima- C

1 = Curva de correccin del transistor (pendiente)- mW/C




P(nom)= Potencia nominal mxima dada por el fabricante en la hoja de datos.

Tj25C

PD maxNominal

1PD

T1 Si el transistor esta montado sobre un disipador, se deber recurrir a las tablas del fabricante del disipador, para que con la temperatura ambiente mxima y la potencia mxima a disipar (PD) se determine si se puede mantener en el transistor una temperatura de juntura T1. En la ltima parte del captulo presente se estudiarn las caractersticas de disipacin de los transistores de potencia as tambin como sus limitaciones. La tensin de colector mxima que deben soportar los transistores en el caso de salida acoplada a transformador es el doble que para acoplamiento RC. Para obtener un mejor rendimiento se debe elegir una resistencia de carga en AC que d el mximo de excursin. Si analizamos el ciclo de operacin, veremos que, durante medio ciclo, la juntura base-emisor estar polarizada directamente a travs de una resistencia efectiva de base-emisor. Durante el otro semiciclo, la base estar inversamente polarizada, con lo que el transistor estar cortado y la tensin de colector a emisor alcanzar su mximo, siendo sto dado por

V(BR)CER > VCC (3.24)

V(BR)CEV > 2VCC (3.25) donde V(BR)CER es el voltaje inverso de ruptura colector a emisor, con base conectada a emisor con circuito resistivo, y V(BR)CEV es el voltaje inverso de colector a emisor de ruptura cuando la base se encuentra inversamente polarizada con respecto al emisor. Por lo general, como norma de diseo, se elige un valor de VCC inferior al 90% del valor de V(BR)CEV, donde el subndice CEV representa la tensin de ruptura de colector a emisor para la base polarizada a una tensin inversa. Como los parmetros del transistor varan con la temperatura, en especial la tensin de la juntura base-emisor, se debe evaluar la estabilidad del circuito. Para sto, se debe tomar la variacin de la tensin base a emisor con la temperatura.

BE V 1 2V (T -T )= (3.26) donde V = -2,0mV/C para el silicio, y para el germanio -1,3mV/C como valores tpicos




T2 = temperatura mnima de operacin T1 = temperatura mxima de operacin

En realidad es conveniente utilizar las curva de variacin de el parmetro V en funcin a la corriente de colector, para determinar el valor correcto a la IC pico a utilizar, recurriendo a la grfica correspondiente como la de la figura.

Coeficiente de variacin de la tensin VBE en funcin de la temperatura

vrs. corriente de colector IC. Para mantener la corriente de polarizacin dentro de lmites pre establecidos se requiere colocar una resistencia de estabilizacin en el emisor, la cual producir una cada de tensin que debemos tener en cuenta al momento de determinar la excursin de seal en el secundario del transformador de salida. A los efectos de calcular la impedancia de carga reflejada RL en funcin de la tensin VCC determinada, establecemos primero lo siguiente CEpV CE(sat)BEcc V -V 25 -V (3.27)

El trmino 25 VBE es para tener en cuenta el cambio mximo en la corriente de reposo de colector dentro del rango de variacin de temperatura de operacin. Esta aproximacin del voltaje de carga parte de la suposicin de que ICQ puede variar hasta cinco veces como mximo el valor nominal, y que la ICQ nominal no exceder del 1% de la corriente pico de carga de colector. Este valor de la corriente de reposo para los circuitos clase B, es un valor de compromiso entre un mnimo de disipacin de potencia y la mnima distorsin de cruce. Como el valor de la corriente de reposo es tan pequeo, el valor de ICQ puede variar considerablemente sin afectar apreciablemente el funcionamiento de la etapa. Por lo tanto esta suposicin determina un valor mximo para la cada de voltaje a




travs de la resistencia RE de emisor, en funcin del desplazamiento de la tensin base-emisor en un VBE, dentro del rango de temperatura de operacin. Por lo tanto podemos estimar el valor de RL

)rms(o

2)sat(CEBECC'

L P2]VV25V[

R= (3.28)

La tensin VCE(Sat) es un valor a obtener de la hoja de datos del fabricante para la corriente de pico a utilizar, ya que esta puede ser un valor importante en el momento de seleccionar el transistor adecuado. A modo de ejemplo en la grfica para el transistor BD787 podemos observar la variacin de esta tensin en funcin de la corriente de colector

Variacin de la tensin VCE(Sat) en funcin de la corriente de colector

A partir de ahora, ya podemos calcular la corriente de pico de colector necesaria para desarrollar la potencia especificada de salida y la tensin equivalente de pico que debe desarrollar el colector.

( ) CE(sat)- -Vo(rms)

cpCC BE

2PI

V 25 V= (3.29)

- VCE pico = IC pico RL La corriente de reposo se calcula normalmente en funcin de la corriente de pico de colector. Tomando en consideracin la prdida de potencia, que por lo general pesa mas que la reduccin de una ligera distorsin, se toma como valor de compromiso desde el punto de vista prctico, a ICQ como no mayor del 1% de la corriente pico del colector.




ICQ(mx) = 0,01 ICP (3.30) En realidad uno tendra que obtener la corriente de reposo a partir de las curvas de transconductancia de la figura 3-4, tomando la corriente de colector en la cual se produce la coincidencia de linealizacin de stas. La mxima corriente de colector ser la suma de la corriente pico mas la de reposo, y esta suma tendr que ser inferior a la mxima corriente de CC admisible por el transistor

ICQ(max) = 0,01 ICP (3.31) Por lo visto, ahora podemos confirmar el tipo de transistor que debemos usar, ya que estn definidos los parmetros mximos de potencia, corriente y tensin. Con la eleccin del transistor adecuado podemos continuar con el diseo una vez que se hayan determinados los parmetros para la zona se operacin del transistor. La corriente de base en reposo IBQ se determina en funcin de la corriente ICQ y el hfe mnimo, siendo tomado este ltimo de las curvas de hfe en funcin de IC, la temperatura y dispersin dadas por el fabricante

(mn)FE

CQBQ h

II = (3.32)

En los casos de utilizacin de transistores de muy alta potencia en cuyo caso se suelen usar an transistores de germanio (transistores de 2000 a 5000 Amp.) se debe especialmente evaluar el criterio de estabilidad del circuito, ya que la corriente de fuga ICBO puede alcanzar valores importantes. Para el clculo de esta corriente tenemos

)/KTT -T()T(I=)T(I 312

3CBO1CBO (3.33) dnde KT es una constante que adquiere el valor 12 para el germanio y 8 para el silicio, y T3 es la temperatura de especificacin del fabricante. La corriente de polarizacin de base para proporcionar la corriente de reposo deseada ser

)T(I10I10I 1CBOBQBB += (3.34)

esta corriente nos asegurar los efectos mnimos de la temperatura para lograr estabilidad del punto Q. Por lo general se utilizan transistores de silicio, por lo tanto el segundo trmino de la ecuacin 3-34 puede despreciarse El voltaje VBEQ del punto de reposo Q se obtiene de la curva de transconductancia en CC, yFE, de la hoja de datos. En general este valor de tensin es difcil de obtener porque los fabricantes tabulan algunos valores tpicos de funcionamiento y no queda otro remedio que extrapolarlo o medirlo, aunque por lo general se agrega un potencimetro en la resistencia R1 para el ajuste correcto de la corriente de reposo. El valor ICBO o sea el cambio de ICBO con la temperatura se calcula con




C)(25I-)T(I=I CBO1CBOCBO (3.35) considerando el mnimo corrimiento del punto Q, se deber calcular la resistencia de polarizacin R1.

Q1

Q2

RE

RE

R1

R2

VBB ICQ

IbQ

IbQ

IBB

El valor de sta deber evitar que la corriente de reposo de colector aumente a ms de cinco veces el valor nominal de ICQ. El voltaje a travs de la resistencia R1 se da aproximadamente por

BB11R IRV = (3.36)

El voltaje VR1 se define tambin en funcin de la potencia de salida del dispositivo, y suponiendo que no hay cada de continua en el devanado del transformador

ECQBEQ1R RI+V=V (3.37)

La resistencia RE se debe calcular en funcin de la estabilidad del circuito, que para el amplificador de potencia clase B de la figura 3-3 se define como

CQ

1CBOBEE I5

RI+V=R

(3.38)

Si sustituimos este valor de RE en la ecuacin 3.37 podremos determinar el voltaje VR1

CQ

1CBOBECQBEQ1R I5

RI+VI+V=V

(3.39)

luego reemplazamos el valor de VR1 en la ecuacin 3.36 para poder despejar R1




BEQ BE CBO 11BB

5V V I RR

5I+ + = (3.40)

resolviendo para R1

CBO- IBEQ BE

1BB

5V VR

5I+= (3.41)

como por lo general siempre tendremos que IBB >> ICBO , resultar que

BB

BEBEQ1 I5

VV5R

+ (3.42) El valor de RE dado por la ecuacin 3.38 supone que la corriente de reposo no cambiar ms de 5 veces el valor de ICQ. En el circuito esta resistencia proporcionar una cierta estabilidad, tambin para la seal. Con estas condiciones, se debe establecer este valor de RE como valor mnimo.

CQ

1CBOBEE I5

RIVR + (3.43) Si se requiere mayor estabilizacin de la corriente de colector, se puede aumentar el valor de RE, pero con ello disminuimos el rendimiento del amplificador, por lo tanto, deberemos llegar a un valor de compromiso entre la estabilidad y el rendimiento. La impedancia del primario del transformador de salida se define como la impedancia reflejada, siendo el valor de sta calculado a partir de la carga que ve el colector, y que viene dada por la ecuacin 3.28. La impedancia primaria es la que se ver de colector a colector, por lo tanto, sta ser cuatro veces RL a los efectos de la mxima transferencia de potencia. [ ]

)rms(o

2(sat) CEBECC

LCC PV - V 25 -V

2'R4'R== (3.44)

La resistencia de la red de polarizacin R2 se calcular ahora

1BB

CC2 R -I

V=R (3.45)

Con sto, ahora estaremos en condicin de determinar los parmetros de entrada de la base, a partir de los requerimientos previos de la corriente pico y el punto de polarizacin en reposo del colector. Por lo tanto, la corriente de pico de la base ser

)mn(fe

cpbp h

I=I (3.46)

esta corriente pico producir una cada de tensin en la resistencia R1




1bp1R RI=V (3.47) Por otra parte, la corriente de pico de colector producir una cada de tensin en RE

EcpRE RI=V (3.48) A partir de las curvas de transconductancia en continua de la entrada del transistor, podremos obtener el voltaje mximo requerido para producir la corriente de colector mxima. Por lo tanto, el voltaje pico de la seal lo podremos calcular ahora por

BEQBEmRE1Rip V -V+V+V=V (3.49) Como ya hemos visto, se deba llegar a un valor de compromiso cuando se calcula el punto de polarizacin, por razones de prdida de potencia. Este compromiso trae como consecuencia una distorsin por cruce. Si agregamos un capacitor Co entre los bornes del primario del transformador de salida, ste disminuir los efectos remanentes de la distorsin. El valor mximo de Co se calcular para frecuencia mxima de trabajo.

CC)max(o Rf2

1C (3.50) El transformador de excitacin de entrada se podr determinar ahora, en funcin a la corriente y tensin pico la entrada. La impedancia total del secundario estar dada en funcin de

`IV

=Zbp

ipb (3.51)

por lo que bbb Z4=Z (3.52)

con este ltimo clculo estamos en condicin de obtener la ganancia de potencia de la etapa para luego considerar los requerimientos del excitador. La ganancia de potencia ser

R1

R2

VBB

ZC Excitador

ICP Excitador

Zb

Zb

Ibp

T2 RE

RE




)rms(i

)rms(op P

P=G (3.53)

La potencia de salida ser

2IV

=P cpcep)rms(o (3.54)

Si suponemos que Vcep es casi igual a VCC, tendremos como limite en un caso ideal que

CC Cpo(rms)

V I P

2= (3.55)

La potencia de entrada se calcula teniendo en cuenta que en cada semiciclo solamente aporta potencia la mitad del devanado secundario

2IV

=P bpip)rms(i (3.56)

Por lo tanto, la ganancia de potencia total de la etapa ser

ip

fecc

bpip

cpcc

p VhV

=

2IV2IV

=G

(3.57)

Como podemos observar, la ganancia de potencia para este caso es directamente proporcional a la ganancia de corriente de los transistores y de la tensin de fuente. Normalmente, los requerimientos de potencia para la salida del excitador son bajos, por lo tanto, esto permitir disear un transformador con alta impedancia en el primario.

VCC(E)R1

R2

VBB

ZC Excitador

ICP Excitador

Zb

Zb

Ibp

T2 RE

RE

Q(E)




Esta impedancia la podemos calcular a partir de los niveles de excitacin de la etapa de potencia como

[ ]

bpip

2(E)sat CE)E(cc

)E(C IV3V -V

Z= (3.58)

donde el subndice (E) indica que pertenecen al excitador La corriente de pico de colector del excitador ser dependiente de los requerimientos de potencia de entrada de la etapa de potencia y de la impedancia del primario del transformador ZC(E),es decir de la transformacin de impedancia del transformador de la impedancia de entrada de la etapa excitadora. Como la etapa excitadora relativamente maneja muy baja potencia, se usa una configuracin clase A, por lo que, el requerimiento de corriente de pico ser

)E(C

bbp)E(cp Z

ZII = (3.59)

la corriente de reposo del colector ICQ(E) deber ser mayor que la corriente de pico dada por la ecuacin 3.59, a los efectos de evitar que la seal incursione en la zona no lineal de las curvas de colector, donde la transconductancia se hace no lineal, se toma como norma de diseo que

)E(cp)E(CQ I 1,1I = (3.60) el voltaje de alimentacin que se requiere para la etapa de excitacin es por lo general, mucho menor que el de la etapa de salida, permitiendo esto usar un reductor de tensin a partir de la fuente primaria Vcc con un muy buen filtrado, y de esta forma aislar la fuente de tensin de bajo nivel de las fluctuaciones de carga, debido a los requerimientos de picos de corriente de la etapa de potencia, con lo cual se evitan acoplamientos de baja frecuencia que pueden llegar a oscilaciones de frecuencias bajas. El voltaje mnimo de alimentacin se calcular por

)E(R)E)(sat(CE)E(cp

bp)E(CC E

VV3I

VipIV ++ (3.61)

donde el trmino 3VCE(Sat)(E) contempla la eliminacin de la zona de distorsin. Una vez calculados estos valores, podemos determinar la potencia que deber tener el transistor excitador . La potencia de excitacin ser [ ]

2ZI

P )E(c2

)E(cp)E)(rms(o

= (3.62) Por lo tanto, si el excitador trabaja en clase A, teniendo en cuenta el rendimiento del transformador, la potencia requerida por el transistor excitador deber ser mayor de

)E)(rms(o)E(D P12,3P (3.63)




PD(E) se debe tomar en la condicin de mxima temperatura de operacin. El diseo de la etapa excitadora se realiza con los procedimientos ya indicados al principio del presenta captulo. Amplificador clase B con entrada acoplada por transformador y salida con acoplamiento RC Una variante de los amplificadores clase B, que significan un menor costo, es la de acoplamiento RC en lugar del transformador de salida. Este amplificador normalmente es apto para impedancias de carga RL de valor relativamente alto, y posee menos distorsin y mayor respuesta en frecuencia. La configuracin ms comn es la que podemos observar en la figura 3-6. Como se puede observar, otra ventaja es que requiere dos transistores del mismo tipo. En este caso, al igual que en el anterior, el circuito no trabajar propiamente en clase B, sino que lo har en clase AB, es decir, con una leve polarizacin en base, de manera de evitar la distorsin por cruce. El divisor resistivo R1-R2, proveer de esta polarizacin, para dar exclusivamente una corriente de reposo de colector que sea del 1% de la corriente de pico a plena carga. Las resistencias Re proveen de estabilidad en continua para los cambio de la polarizacin debido al rango de temperatura.

Figura 3-6: Amplificador clase b con acoplamiento directo de carga

Q1

Q2

RE

RE

R2

R1

R2

R1

CC

RL

Vcc

ZB

ZB

ZC(E)Vcc/2

Ibp

Ibp

ICP

IL

Icp(E)




El capacitor Cc deber mantener una tensin Vcc/2 dentro de todo el rango de frecuencia. Para esto, la capacidad se calcular con un valor mnimo que permita asegurar la funcin de fuente virtual para suministrar corriente a RL durante el semiciclo negativo de seal donde Q1 se encuentra cortado, y por lo tanto es conveniente determinar un polo una dcada por debajo de la mnima frecuencia de trabajo del amplificador.

C L10C

2 fR (3.64)

donde f tendr un valor dado por la frecuencia de corte inferior en el punto de 3db. La potencia disipada por los transistores en este caso es levemente inferior al del caso anterior debido a que no existen las prdidas del transformador. Cada transistor tendr que disipar una potencia, que teniendo en cuenta las prdidas por la operacin en clase AB ser )rms(oD P25,0=P (3-65) En la figura 3-7 encontramos las caractersticas dinmicas de funcionamiento de este amplificador.

Figura 3-7: Curvas de operacin de un clase B acoplamiento RC

IC

IC1

EL RR1+

ER1

Vcc

Vbe

Vcep

2Vcc

IC2

ICP

gm

VCEsat

Vbep




Como podemos observar, el requerimiento de tensin ser del valor de Vcc para la tensin inversa de colector, ya que, en este caso, la impedancia de carga reflejada en el colector es igual a la impedancia real presentada por la carga, y como el punto de reposo se encuentra exactamente en Vcc/2, la tensin mxima de colector a emisor ser Vcc. Para el clculo de Vcc en el caso presente, evitando entrar en la zona de distorsin y contemplando la estabilidad en continua, deberemos hacerlo mediante

CC o(rms L BE CE(sat)(mx)V 8P )R 50 V 2V= + + (3.66) Las resistencias de emisor RE se calculan a partir del rango de temperatura de operacin de manera similar al caso anterior

CQ

BEE I

V25R = (3-67) El resto del diseo es semejante al del caso anterior, considerando solamente que cada uno de los devanados secundarios de excitacin tendr que suministrar el pico de tensin necesario en el circuito de base. En este caso la impedancia secundaria se calcula con

Bp

ipb I

V=z (3.68)

siendo vlidas las expresiones de clculo del caso anterior para el resto de los valores a determinar. ETAPA CLASE B CON SIMETRIA COMPLEMENTARIA Debido a que es posible obtener transistores complementarios con caractersticas casi idnticas, se ha desarrollado un amplificador clase B con simetra complementaria en el que se usan transistores PNP y NPN. Primero veremos una etapa rudimentaria de este amplificador, e iremos paulatinamente avanzando hasta desarrollar la tcnica de diseo de un amplificador completo.

Figura 3-8: Circuito elemental de simetra complementaria con distorsin por cruce

0

Ei

2

umbralVBE = 0,6V

2 0

V0

Distorsinpor cruce

V0RL

Q1

Q2

Cc+ Ei -

Vcc

+

-

+ Vcc/2 -




El capacitor Cc deber presentar una impedancia tal que, aparte de ser un corto para la seal, deber mantener una tensin virtual en los emisores, de Vcc/2. Se requiere esto, a los efectos de que cuando el transistor Q1 est cortado y Q2 conduzca, el capacitor trabaje como fuente de alimentacin virtual para suministrar la corriente necesaria a la carga RL, es decir, el circuito de salida debe poseer una constante de tiempo RLC lo suficientemente grande, para que se mantenga la cada de tensin Vcc/2 en Cc durante el ciclo de conduccin de Q2 a la frecuencia de corte inferior.

Si observamos en la figura 3-8, vemos que cuando Ei=0 los dos transistores estarn cortados, y recin stos conducen cuando Ei alcanza el valor umbral V del transistor, es decir, de 0,5 voltios para el silicio para transistores de baja potencia. Esto trae aparejado que la tensin de salida presente una discontinuidad, lo cual producir una distorsin armnica. Dicha distorsin se denomina distorsin de cruce. Para evitar esta distorsin, se recurre a polarizar los transistores de manera que operen en clase AB, por lo tanto debern drenar una leve corriente cuando Ei=0.

Para polarizar los transistores en clase AB debemos recurrir a un circuito como el indicado en la figura 3-9.

Con el divisor resistivo R1-R2-R3 debemos proporcionar una polarizacin adecuada, de tal manera que la salida en los emisores tenga, en reposo, una tensin de VCC/2, y drenen los transistores una leve corriente que los lleve al umbral de la conduccin. Para esto ltimo, R2 deber aportar una cada de tensin adecuada para que Q1 y Q2 conduzcan levemente por encima del valor V.

Figura 3-9: Circuito Bsico de Amplificador de simetra complementaria con fuente simple

ICQ

Q1

Q2

RL

R2

Cc

R3

R1 C1

Vcc

V0 Ei

a

b

c

+ Vcc/2 -

Ib1

Ib2

IR

ICQ




Las corrientes de reposo en continua ICQ como se indica en la figura 3-9 deben indefectiblemente iguales, lo mismo que las corrientes de emisor deben ser iguales

IE1 = IE2 (3.69)

por lo tanto IB1 + IC1 = IB2 + IC2 (3.70) Por diseo, las caractersticas de los transistores deben ser idnticas, por lo tanto, las corrientes de colector y de base sern iguales en ambos transistores. La corriente de polarizacin IR se elegir, por razones de diseo, de manera que el divisor de corriente no se vea cargado sustancialmente por la corriente de base, por lo tanto usando el criterio de un divisor de tensin, sta se elige diez veces la corriente de base I 10 Ibl (3.71) con esto podemos eliminar en los clculos de las resistencias a la corriente Ib. Con esta aproximacin no estamos incurriendo en un error considerable, ya que, por lo general, estamos trabajando normalmente con elementos del 5 al 10% de tolerancia, adems de la dispersin en las caractersticas de entrada de los transistores y la variacin de parmetros con la temperatura, como por ejemplo los 2mV/C de la tensin VBE. Por estas razones, tomamos genricamente VBE = 600 mV para los transistores de silicio, y VBE = 200 mV en el caso de los de germanio.

Por lo general, como veremos en los ejemplos de diseo, la resistencia R2 ser generalmente sustituida por diodos y un potencimetro de ajuste, que nos permitir un ajuste ms preciso de la corriente de reposo en los emisores de los transistores de salida. El hecho del uso de diodos en la red de polarizacin, da una compensacin en la tensin de polarizacin que atempera la variacin de las tensiones VBE con la temperatura.

La corriente de reposo, por lo general, se la elige como el 1% de la corriente de pico en el colector. Este es un valor de diseo que da un mnimo de distorsin de cruce, sin olvidar la prdida de rendimiento causada por esta corriente de reposo.

EJEMPLO 3-1 Suponiendo una etapa que debe manejar una corriente de pico de 2 Amperes en colector al desarrollar 12 voltios de pico sobre una RL=6, la fuente de alimentacin es de 30 Voltios, los transistores son de silicio con un hfE(min) de 40 y el circuito a utilizar es el de la figura 3-9, (1) determinar las tensiones en los puntos a, b, y c con respecto a tierra; (2) calcular la corriente de reposo; (3) determinar la mnima corriente del divisor de tensin para polarizacin. Solucin

(1) Por ser una etapa de simetra complementaria, la tensin en el punto c debe ser Vcc/2 a los efectos de que se permita una excursin simtrica mxima de la seal de salida. Por lo tanto, Vc = 15 voltios.




El punto a tendr que ser

Va = VBE1 + Vc = 0.6V + 15V = 15.6 voltios En el punto 2 tendremos

Vb = Vc - VBE2 = 15V 0.6 = 14.4 voltios

(2) La corriente de reposo debe ser el 1% de Ic de pico

mA20100Amp2

100I

I cpCQ === (3) La corriente del divisor de tensin para polarizacin ser

CQ

R bfe(min)

I 20I 10I 10 10 5mAh 40

= = =

Para poder determinar el valor de las resistencias del divisor partimos de conocer la corriente IR necesaria en el mismo como ya calculamos. El voltaje en R2 debe ser VR2 = VBE1 +VBE2 (3.71) por lo tanto

IVV

IVR 2BE1BE2R2

+== (3.72) De la premisa de que IR>>IB1=IB2, podemos calcular a R1 y R3

R

1BECC1 I

V)2V(R

= (3.73)

R

2BECC3 I

V)2V(R

= (3.74)

Desde el punto de vista de no tener una prdida de seal para el semiciclo negativo, deberamos hacer R2 lo ms pequea posible, pero esto implica una corriente de polarizacin mayor, con la consiguiente prdida de potencia.

Como podemos observar, el valor de R2 determina la tensin de polarizacin de las bases de los transistores, por ende, sta es la que fija la corriente de reposo de colector. Por otro lado, los valores de R1 y R2 determinan en mayor medida la corriente del divisor.




ANALISIS CUALITATIVO DEL AMPLIFICADOR DE SIMETRIA

COMPLEMENTARIA

En la figura 3-10 podemos observar un amplificador que ha sido diseado tomando los valores del ejemplo 3-1, que para el caso se ha considerado el clculo del divisor de tensin, para suministrar solamente la polarizacin. A los efectos del clculo de las resistencias debemos analizar lo siguiente. Desde el punto de vista de la corriente que tiene que manejar la red de polarizacin, deber ser 10 veces ICQ/hfe min . Ahora veremos qu pasa cuando se debe polarizar a los transistores Q1 y Q2 para que manejen la corriente pico Icp. En este caso, dependiendo de cmo est configurada la fuente de seal, es decir, si sta tiene manejo de corriente hacia positivo, negativo o hacia ambos sentidos. Por lo general, la fuente de seal ser un transistor que reemplaza a R1, por lo tanto, ste tendr capacidad de manejo de la corriente hacia positivo, pero para cuando tiene que conducir Q2, la corriente de base Ib2 deber circular por R3, por lo tanto, esta resistencia da la limitacin de excursin. Este anlisis lo veremos en el ejemplo 3-2.

Figura 3-10 : Anlisis cualitativo de circuito de simetra complementaria bsico EJEMPLO 3-2 Tomando los datos del ejemplo 3-1 debemos calcular los valores de R1, R2 y R3. Solucin

Q1

Q2

RL

R2

Cc

R3

R1 C1

Vcc

V0 Ei

a

b

c

+ Vcc/2 -

Ib1

Ib2

IR

Ei a b c V0 VR2

0V 15,4V 14,4V 15,0V 0V 1,2V

12,0V 27,4V 25,3V 27,0V 12,0V 2,1V




Consideraremos para este ejemplo que R1 ser reemplazada por un transistor excitador, por lo tanto, debemos centrar el clculo inicial en la resistencia R3; Para esto consideraremos la mxima excursin de pico de la seal de entrada. Esta la tomaremos como de 12V pico. Por lo tanto, en el pico negativo la cada de tensin en la red de polarizacin ser en el punto (a)

332b32)pico(1BECC IR)II(RV12V2V +=+ (E3-2-1)

donde I3 es la corriente que deber drenarse a travs de R3 para la excursin de seal dada. Si suponemos que aproximadamente la cada en R2 se mantiene constante e igual a VBE1 + VBE2, la cada de tensin en R3 ser

33)pico(2BECC IRV12V2V = (E3-2-2)

por otro lado forzosamente I3 deber drenar como mnimo

mA5040Amp0,2

hII

mn2fe

CP3 === (E3-2-3)

teniendo en cuenta que, en reposo, la corriente deba ser IR = 5mA podemos considerar que

cp3 Rfe 2mn

II I 5mA 50mA 55mA

h= + = + = (E3-2-4)

Por lo tanto, tomando las ecuaciones 2 y 4 del ejemplo

mn2fe

CPR

)pico(2BECC3

hII

VV2/VR

+= -- (E3-2-5)

= 6,4310x55126.015R 33 (E3-2-6)

Tomando este valor, ahora calculamos el valor final de R2 y R1 para el punto de reposo

==+= 63,36,43

4.1420.1R

V2/VVVR 3

2BECC

2BE1BE2 (E3-2-7)

La resistencia R1 debe ser




=== 6,43RR

V2/VVV

R 332BECC

1BE2/CC1 (E3-2-8)

con estos valores, la red de polarizacin podr manejar las corrientes de pico de las bases para la excursin de tensin establecida.

Volviendo al anlisis cualitativo, podemos observar en la figura 3-10 los valores de tensin que tendremos en reposo, es decir, sin seal Ei = 0V. Supongamos ahora que le aplicamos en el punto (a) una seal de 12 voltios en sentido positivo. Ahora, las tensiones en el divisor R2, R3 que adquiere el circuito, son las indicadas en el recuadro de la Fig 3-10. Como podemos observar en la tabla de la figura 3-10, la cada de tensin en R2 ahora es de 2,1 voltios, con lo cual los dos transistores estarn en polarizacin de conduccin cuando en realidad Q1 tendra que estar en su regin activa con Q2 totalmente cortado. Esto producir una prdida de corriente que se derivara a travs de Q2, con la consiguiente prdida de rendimiento, as tambin como una mayor disipacin en el transistor. Como esto no es admisible desde el punto de vista econmico y del rendimiento, dado que se debera disponer de transistores de mayor disipacin, corregiremos el diseo de la manera siguiente. Si agregamos dos resistencias pequeas en los respectivos emisores de Q1 y Q2, har, en el caso de que la excursin sea positiva, que se produzca una cada de tensin entre los puntos a y c.

Figura 3-11: Circuito de simetra complementaria de fuente nica con resistencias de emisor

Q1

Q2

RL

RE2

RE1

R2

Cc

R3

R1 C1

Vcc

V0 Ei

a

b

c

+ Vcc/2 -

Ib1

Ib2

IR

ICP




Estas resistencias deben calcularse de manera que un incremento de tensin en entre los puntos a y c sean mayor que el que se produce en R2.

CP

2RE I

V6,0VR += (3-75) En la figura 3-11 podemos observar este arreglo. Para determinar los valores adecuados de RE, debemos hacer que la cada de tensin sobre esta resistencia sea 600 mV mayor que el incremento en R2 para la mxima excursin de seal. Con esto nos aseguramos que el transistor opuesto se cortar indefectiblemente. Normalmente, a estas resistencias RE, se las elige del tipo de devanado de alambre de nikelina, de manera que presentan un coeficiente positivo con la temperatura (PTC), y a su vez trabajan como fusible en caso de un corto circuito. Para que esto ltimo sea eficaz, debe calcularse ajustadamente la disipacin de estas resistencias. Por lo expuesto el clculo de RE se realiza de la siguiente forma EJEMPLO 3-3 Dados los valores de los ejemplos 3-1 y 3-2 calcular el valor de RE adecuado, suponiendo el mximo de seal de entrada es de 12 voltios Solucin

75,0Amp2

V6,0V9,0I

6,0VRCP

2RE =+=+=

El valor comercial ms cercano de las resistencias PTC es de 0,82 , con una disipacin de 4 W, este valor lo debemos tomar sobre el valor calculado, a los efectos de asegurar el corte del transistor que no conducir. Si ahora observamos los nuevos valores para una excursin de seal de 12 V positiva, vemos que con la tensin desarrollada en RE1, producir una cada de tensin VBE en la base de Q2, de 0V, con lo cual dicho transistor estar realmente cortado. Cuando el amplificador est en reposo, la cada de tensin en RE es consecuencia de la corriente de reposo y su valor prcticamente despreciable. Relaciones de Potencia y Rendimiento Tomando el circuito de la figura 3-11, la resistencia R1 eventualmente puede reemplazarse por un transistor, que har el trabajo de fuente de seal. De esta forma podemos admitir que el punto (a) se podr llevar de Vcc a tierra. El punto (b) puede manejar una tensin mxima de

cpE2cpE1BE13pp IR - IR - V -Vcc=V (3.76) Por lo tanto, la mxima potencia eficaz sobre RL ser




R8V

=R1

.22

V=P

L

pp2

L

3pp)mx(o (3.77)

Si despreciamos las cadas de tensin en las resistencias RE y las de base a emisor, la potencia sera

L

cc2

mx(o R8V

=)P (3.78)

De las relaciones desarrolladas para los amplificadores de clase B, si tomamos el primer trmino de la ecuacin 3.13 tendremos que la potencia entregada por la fuente de alimentacin es

L

ppccs R2

VV=P (3.79)

La potencia mxima terica, considerando despreciable las cadas en los transistores y las resistencias RE, ser

L

cc2

mx(s R2V

=)P (3.80) Tomando la ecuacin 3.13, tenamos que la potencia disipada en los dispositivos era de

L

ppCC2

L

ppCCD 8R

VV-

R

VVP

= (3.81)

El mximo terico, despreciando las cadas de tensin, teniendo en cuenta que el mximo ocurre en Vp=Vcc/, ser

L

2CC

2

D R4V(mx)P = (3.82)

El rendimiento lo tendremos de la relacin entre las ecuaciones 3.77 y 3.79

CC

pp

V4V= (3.83)

La mxima eficiencia terica ser cuando Vpp=Vcc, siendo este valor, un mximo del 78%. Para obtener la relacin de salida mxima a potencia mxima disipada, sta ser la obtenida de la relacin de las ecuaciones 3.78 y 3.82

52P

P 2

(mx)D

(mx)o == (3.84) Si bien esta relacin nos da que la potencia disipada en los transistores es un quinto de la de salida, por razones de seguridad en el diseo se toma un 25% ms




de sta, para tener en cuenta picos de seal muy grandes y/o transitorios en la lnea de altoparlantes.

EJEMPLO 3-4

Teniendo en cuenta las cadas de tensin en los transistores y en las resistencias RE, calcular (a) la mxima potencia de salida posible, tomando la figura 3-11 como base, con una resistencia de carga RL = 6 , (b) la potencia necesaria que debe entregar la fuente de alimentacin para esta mxima salida, y (c) la disipacin mxima del transistor.

Solucin

(a) Usando la expresin de la ecuacin 3.77

2R

)RR+RV-/2V

- V -2/Vcc(=

R8V

=PL

2E

EL

BEccBE

L

pp2

)mx(o

watts38,1312

1,73)- 0,6-15( 2 == (b) De la ecuacin 3.79 para medio ciclo

Watts11,19)82,06(x28,6

28,27x30)RR(2

VVP

EL

mxppCC(mx)S =+=+=

(c) De la ecuacin 3.81

( ) 4x6,8230x27,28-

82,6x14,328,27x30

)R4(RVV

-RR

VVP

EL

ppCC

EL

ppCC(mx)D =++=

Watts 5,64 32,57 -22,38 ==

Como podemos observar para este caso el rendimiento ser %70100

11,1938,13100

PP

S

0 === En realidad este rendimiento puede ser mas bajo si tenemos en cuenta que muchos transistores de potencia, presentan tensiones de VCE(Sat) del orden de mas de un voltio, con lo cual cuando ocurre el pico de corriente tenemos un remanente de cada de tensin colector a emisor de ms de 2 Voltios.

Anlisis Cuantitativo de una Etapa de Simetra Complementaria

Como primer paso, haremos un estudio de la zona de trabajo de los transitorios sobre sus curvas caractersticas, tal como lo podemos observar en la figura 3-12.




Figura 3-12: Curvas de funcionamiento de un amplificador de simetra complementaria con fuente simple

Para trazar la curva de la recta de carga, prcticamente nos independizamos del hfe de los transistores, ya que para situar el punto de reposo Q, tomaremos como dato que VCEQ=Vcc/2. Por lo tanto, solo necesitaremos ajustar la resistencia R2 para obtener la corriente de reposo adecuada. Como podemos observar en la figura 3-12b, el punto exacto de funcionamiento Q, para cada uno de los transistores, se halla separado levemente del eje de tensiones colector-emisor, al estar funcionando en clase AB. Despreciando el efecto de RE, la recta de carga ser 1/RL, siendo esta la que pasa por el punto Q. Por lo general, los transistores de potencia tienen un hfe que es dependiente de la corriente de colector, por lo tanto se debe recurrir a las curvas de hfe vs. Ic para determinar el hfe mnimo dentro de la gama de valores que adoptara I entre ICQ e Icp. Con el hfe min as obtenido, trabajaremos en el resto del anlisis. Para analizar el comportamiento del circuito con seal, ser necesario dividir el mismo en dos etapas : 1) tomaremos primero a Q1 conduciendo y Q2 cortado, es decir, el comportamiento para seal de entrada positiva; 2) para la excursin de seal de entrada negativa, Q1 estar cortado y Q2 estar en su regin activa.

Q

10 mA

20mA

30mA

40mA

50mA

- 50mA

- 40mA

- 30mA

- 20mA

- 10 mA

IC2

IC1

VCE2VCE1

ICQ1

ICQ2Q

(b)




Partiendo primero de la situacin indicada en el primer punto, haremos el circuito equivalente de la entrada para seales grandes, en la cual despreciamos los parmetros de entrada de la base del transistor, ya que estos, para el caso de transistores de potencia, son muy pequeos. En la figura 3-13, tenemos el circuito equivalente que utilizaremos para este anlisis.

Figura 3-13: Circuito equivalente de la entrada para semiciclo positivo

Las resistencias RE1 y RL las transferimos a la base para poder calcular la

resistencia de entrada que presenta Q1, despreciando el valor de hie que por lo general es bajo comparativamente con los valores reflejados desde el emisor

)R+R)(1+h(=R L1Efe1i (3.85)

la resistencia de entrada al amplificador que ver la fuente de seal Ei ser

ia 2 3 i1R (R R ) // R= + (3.86)

la tensin V0 est dada por Lfe1bp0 R)1h(IV += (3.87) donde

1i

i1bp R

E=I (3.88)

por lo tanto

1EL

L

i

01v RR

REVA +== (3.89)

Ahora analizando el segundo punto, es decir, el comportamiento para seal negativa, tendremos a Q1 cortado y Q2 en su regin activa. Para esto haremos el circuito equivalente tal como lo observamos en la figura 3-14

R3

Dbe

R2 (1+hFE)RE1

(1+hFE)RL

hie

EiRi1Ria

Ibp1

V0

a

c




Figura 3-14: Circuito equivalente de la entrada para semiciclo negativo

Como podemos observar en la figura 3-13, las resistencias Ri1 y Ri2 sern iguales si las RE y los hfe de los transistores son iguales. La ganancia de tensin con respecto a Vi ser

2vEL

L

i

0 'ARR

RVV =+= (3.90)

la seal de entrada ahora se repartir entre R2 y Ria, por lo tanto,

ia2

ia

i

iR+R

R=

EV

(3.91)

donde Ria=R3//Ri2 Partiendo de las ecuaciones 3.90 y 3.91 podremos obtener la ganancia de tensin

o2 o2 iv2

i i i

ia L

2 ia L E2

V V VAE V E

R RR R R R

= =

= + +

3 i2 L

2 3 i2 L E2

R // R RR (R // R ) R R

= + + (3.92)

Como podemos apreciar, existir una perdida de ganancia debido a R2, que para la excursin negativa se encuentra en serie con la fuente de seal. Es indudable que esto ocasionar una diferente amplificacin para ambos semiciclos, con lo cual tendremos una distorsin apreciable si R2 es comparable con Ria. Por lo general, esto se soluciona con el reemplazo de R2 por uno o dos diodos y un pequea resistencia de ajuste. Con esto ltimo, al tener los diodos una resistencia de conduccin incremental pequea, disminuir notablemente esta diferencia de amplificacin.

Ei

R3

Dbe

(1+hFE)RE1

(1+hFE)RL

hie

Ri2Ria

Ibp2

V0

a

c

R2

Rin Vi

-

+




EJEMPLO 3-5 Tomando como referencia el circuito indicado en la figura 3-11, supongamos que tenemos una excursin de 12 voltios en Ei, tanto para el semiciclo positivo como para el negativo (a) calcular la impedancia presentada a Ei, y (b) con hfemn = 40 para ambos transistores, calcular Vop. Solucin

(a) Para el semiciclo positivo, la resistencia de entrada ser la expresada por la ecuacin 3.86

Rin1 ( ) ( )( )[ ] ( ) ( )[ ]682,041//6,4363,3RR1h//RR L1Efe32 ++=+++=

== 4,4062,279//23,47 Para el semiciclo negativo

Rin2 = ( )( )[ ] ( ) =++=+++ 682,041//6,4363,3RR1h//RR L2Efe32

= ( ) =+=+ 35,4171,3763,362,279//6,4363,3

(b) Para el semiciclo negativo, de la ecuacin 3.89

Voltios56,101282,06

6ERR

RV iEiL

L1op =+=+=

Para el semiciclo negativo de la ecuacin 3.92

Vop2= =++= ELiL

2i32

2i3i2v RR

ERR//RR

R//REA

= Voltios63,9RR

R12)26,279//6,43(63,13

62,279//6,43EL

L =++

Como podemos apreciar, tendremos una notable diferencia entre las tensiones de pico, que en el caso presente llega al 9,62% aproximadamente.

Ejemplo 3-6 Partiendo del circuito equivalente dado en la figura 3-13, y continuando el ejemplo 3-5, (a) calcular la corriente de pico de base y de carga, (b) calcular la corriente de pico en las resistencias R2 y R3 que se encuentran en paralelo con la entrada. Solucin




(a) mA9,4282,6x41V12

)RR)(1h(E

I1ELfe

ip1bp ==++=

A759,1mA9,42x41)1h(II fe1bp1Ep ==+=

(b) mA 2546,4363,3

12RR

EI

32

ipsp =+=+=

Como podemos apreciar, la corriente que se pierde en la resistencia paralelo es aproximadamente el quntuple de la requerida en la base en reposo, por lo que en la mayor parte de los casos se hace intolerable.

AUMENTO DE RENDIMIENTO DEL CIRCUITO DE ENTRADA POR REALIMENTACIN

Tomando como referencia lo observado en el ejemplo anterior, en los casos en que una prdida de corriente por derivacin sea intolerable, se hace necesario recurrir a una realimentacin serie para elevar la resistencia de la red de polarizacin. Este tipo de realimentacin, denominada Bootstrap, es la que usaremos en este caso. Para ello nos valdremos de conectar el extremo de R3 a la carga de salida, en lugar de retornarla a tierra, como podemos observar en la figura 3-15,.

Figura 3-15: Amplificador de simetra complementaria con bootstrapping

Desde el punto de vista de polarizacin en el punto de reposo, no hubo variacin, ya que la resistencia R3 fue disminuda en 6, que es el valor que agrega RL. El nico inconveniente es que la carga llevar la pequea corriente de la red de polarizacin, pero por lo general, sta no ser una desventaja.

R1

RE1

RE2

R2

R3

RL

Cc

Q1

Q2 V0

IP

Vcc




Ahora analizaremos el comportamiento para la seal empezando por una entrada positiva. Para esto utilizaremos el modelo de la figura 3-16. En este modelo hemos eliminado R1, porque mas adelante en el diseo ser reemplazada por una fuente de tensin de baja impedancia, y tampoco tendremos en cuenta la resistencia de entrada del transistor Q1 que consideraremos despreciable para este caso

Figura 316: Circuito equivalente de la realimentacin

Comenzamos transfiriendo la resistencia Re a la base de Q1, tal como podemos observar en la figura 3-16b. En este modelo se expresar la corriente Ib en funcin de I, por lo tanto tendremos un divisor de corriente D

DiIb = (3.93)

donde

1Efe32

32

R)1h(RRRRD +++

+= (3.94)

Expresando ahora la ecuacin del lazo de entrada, sta ser [ ] )Dh1(RR)1h//()RR(IE feL1Efe32i ++++= (3.95)

Si en esta ecuacin reemplazamos a IB por la expresada en (3.93) y dividimos ambos miembros por I, tendremos

[ ] )Dh1(RR)1h//()RR(I

ER feL1Efe32i1i ++++== (3.96)

ahora analizaremos qu sucede con la tensin de salida

)Dh1(IR)hII(RV feLfebL1o +=+= (3.97)

si sustituimos a I por el valor despejado de la ecuacin 3.96

R2

R3

hie

RE1

RL

I

Ib hFE Ib

Ei

R2+R3 (1+hfe)RE

RL

I

Ib

hFE Ib

Ei

(a) (b)




o1 fe Li i1

V (1 Dh )R 1E R

+= (3.98) Analizaremos ahora qu es lo que ocurre en el semiciclo negativo. Para esto transferimos la resistencia RE2 al terminal de base, tal como se puede observar en la figura 3-17. Sobre sta desarrollamos la expresin del divisor de corriente de Ib, y expresaremos la resistencia de entrada Ri2, como podemos observar en la figura 3-17b.

Figura 3-17: Circuito incremental de entrada para semiciclo negativo

)Dh1(RR)1h//(RRR feL2Efe322i ++++= (3.99)

donde

2Efe3

3

R)1h(RRD ++= (3.100)

la ganancia de voltaje estar dada para este caso por

1R

R)Dh1(EV

2i

Lfe

i

2o += (3.101)

Ejemplo 3-7 Calcular la resistencia de entrada Ri presentada a Ei, tanto para el semiciclo positivo como negativo, en el circuito dado en la figura 3-15. Luego, realice una comparacin con los resultados obtenidos en el ejemplo 3-5 y observe la mejora producida por la realimentacin. Suponga que los hfe son iguales a 40. Solucin

R3

hie

RE1

RL

I

Ib hFE Ib

R2 R2

R3//(1+hFE)RE2

RL(1+f hFE)

(a) (b)




para las entradas positivas, tomando la ecuacin 3.94

55,082,0x416,3763,3

6,3763,3D =+++=

ahora tomamos la ecuacin 3.96 para obtener [ ] [ ]i1R (3,63 37,6) // 41x0,82 6 1 (0,55x40) 18,52 138 156,52= + + + = + = para la entrada de seal negativa tomamos la ecuacin 3.100 para obtener

534,082,0x416,37

6,37D =+= ahora tomamos la ecuacin 3.99 para obtener 76,155)40x534,01(682,0x41//6,3763,3R 2i =+++= Si comparamos estos valores con los del ejemplo 3-5, veremos que habremos obtenido notable mejora en cuanto a la relacin de las resistencias de entrada para entradas de seal positiva y negativa. Esta mejora se har mas notable para valores de resistencias mas pequeas en el divisor, en relacin a RL. Esto tambin ser cierto para hfe mayores. En los diseos rigurosos se recurre a etapas Darlington, a los efectos de reducir la corriente del divisor, o bien se suele reemplazar a la resistencia R3, o a la R1, por una fuente de corriente.

DISEO DE LA ETAPA DE EXCITACION Aunque la etapa de salida tenga realimentacin tipo Bootstrap, que puede en algunos casos triplicar la impedancia de entrada, el valor que presentar ser, por lo general, bajo como para acoplarlo directamente a una etapa amplificadora de tensin. Por esta razn, la resistencia R1 es generalmente reemplazada por un transistor que excitar a la etapa de salida o potencia. Esto lo podemos observar en la figura 3-18. La corriente de colector del transistor Q3 deber ser la corriente calculada para el divisor de tensin, por lo tanto, este valor est ya fijado . Por otra parte, la tensin en el emisor de Q3 tambin ya est definida por la polarizacin de la etapa de salida. A los efectos del clculo de polarizacin de Q3, tomaremos la resistencia que ver en el emisor como una simple resistencia.

L323E R+R+R=R (3.102)




Figura 3-18: Excitador de la etapa de simetra complementaria

Ahora, tomando el hfemn de Q3, podremos obtener la corriente necesaria para polarizar la base, y por lo tanto tendremos la corriente que circulara por R4. La cada de tensin en la base de Q3 tambin esta fijada por al etapa de salida

3BE1BEcc3B V+V+2/V=V (3.103) por otra parte

1+h

I=I

mn3fe3b (3.104)

por lo tanto

mn3feBE3BE1cc

4 hIV-V-2/V

=R (3.105)

La resistencia dinmica que se ver en la base de Q3 ser la indicada en la figura 3-19,donde Ri1 es la dada por la Ec. 3.96.

Figura 3-19

i3 ie3 fe3 i1R h (h 1)R= + + (3.106)

R4

R2 +R3 +RL

Q3

Vcc

Ib3 Ri3

I = Ib3 x hFE3

15,6VIb1

Ei

R4

(hFE3+1)Ri1

hie3

Ri3




En este caso no despreciamos hie, ya que por la magnitud de la corriente en la base de Q3, hace de ste, un valor a ser considerado.

EJEMPLO 3-8 Dado el circuito de la figura 3-18 calcular (a) la corriente de base de Q3, (b) la resistencia R4 necesario para polarizar Q3, y (c) la impedancia a la base de Q3. Supngase que hfemin=100 y hie=1K. Solucin

(a) De la ecuacin 3.104

mA 75,31001

mA 36,378h1II

mn3fe3b =+=+=

(b) de la ecuacin 3.105

== 3,647K10036,378

0,6-0,6-154R

(c) de la ecuacin 3.106 para el semiciclo positivo

K 16,8082(101)156,51KRi3 =+=+

Para el semiciclo de tensin negativa K 16,7326(101)155,71K-Ri3 =+=

Como podemos apreciar, no existe prcticamente diferencia entre las

impedancias presentadas en los diferentes semiciclos, ya que la diferencia es inferior al 1%. La resistencia de polarizacin R4 no es considerada dentro de la impedancia de entrada ya que sta pasara a ser la resistencia de colector de la etapa de ganancia de tensin. (ver Figura 3.23)

Estudiando el comportamiento del transistor Q3 en continua y luego en alterna, nos encontraremos con distintas rectas de carga, como podemos apreciar en la figura 3-20




FIGURA 3-20

Segn puede verse, en el caso de no tener realimentacin, la resistencia dinmica nos limitar la excursin de seal, ya que se alcanzar el corte del transistor Q3 antes de alcanzar la tensin de fuente. Esto no ocurre con realimentacin, ya que el efecto de la carga del capacitor de paso a la carga extiende el rango de tensin ms all de VCC, al crear una fuente negativa virtual para el divisor resistivo de polarizacin. Lo ideal sera que se seleccione una resistencia (R3 + RL) de manera que con la corriente de pico produzcan una cada de tensin tal que coincidan las rectas dinmica y esttica. CRITERIOS DE DISEO DE UN AMPLIFICADOR DE AUDIO En todo diseo de un amplificador debemos partir de las condiciones de contorno, que en gran medida estn dadas par los requerimientos de potencia, tipo de generador de seal que excitar la etapa y, fundamentalmente, fuente de alimentacin disponible, tipo de carga a excitar y temperatura ambiente mxima. Nos referimos a la figura 3-11. En primer trmino consideraremos la potencia exigida por la salida, siendo esta Po. Con este valor, conociendo la carga RL podemos determinar la excursin pico a pico requerida.

Lopp R2P2V = (3.107)

Vcc 1.5VccVCE

QICQ

IC

Ri1-2 ICP max

Recta de carga de ACsin realimentacin

Recta de cargaen continua Recta de carga

terica mximacon

realimentacin




Con esta tensin pico a pico podremos asegurarnos que la fuente de tensin es la adecuada para nuestro diseo. Por lo tanto

Las tensiones VBE y VRE son las cadas en los respectivos transistores y su resistencia de emisor. El trmino de 2 voltios agregado, es el resguardo que se debe tomar para que la excursin de tensin colector a emisor de los transistores no entre en una zona de alta distorsin y saturacin. Por supuesto, esto har que el rendimiento del amplificador disminuya. Otra de las condiciones de contorno es el generador de excitacin. Este tendr un nivel mximo de tensin a entregar y una impedancia de salida. En funcin a esto, y considerando la mxima transferencia de potencia, tendremos lo siguiente RinRg = (3.109)

ining

gi RRR

EV += (3.110)

2

EV gi = (3.111)

Figura 3.21 Con esto tendremos definido Rin y Vi. Ahora ya estamos en condicin de determinar la ganancia que debe tener la etapa

g

pp

i

po E

VVV

A == (3.112) Para el diseo de la etapa de salida podemos partir de las consideraciones dadas en el ejemplo 3-3, pero si recurrimos a la realimentacin desarrollada en el punto anterior, fig. 3-15, y estudiamos las curvas de la figura 3-20 veremos que, aprovechando el efecto de la realimentacin, por el cual en el pico del semiciclo negativo el extremo R3 se encontrar a un potencial terico mximo de -VCC / 2 respecto a tierra, con esto podremos aumentar los valores de resistencia en R3 y R2. Esto redundar en un menor requerimiento de corriente en el divisor resistivo en reposo. Para alcanzar un punto ptimo en la red de polarizacin, logrando la ptima excursin de la seal dinmicas, trataremos de que la recta de carga

(3.108) 2VoltiosVVVVVV RE2RE1BE2BE1ppcc +++++=

Rg

Rin

+

-

Vi Eg




esttica coincida con la dinmica. Para esto tendremos que igualar la ecuacin 3.99 a la carga esttica )Dh(1R1)](hR[//RRRRR feLfeE32L32 ++++=++ (3.113) simplificando R2 y RL unitaria nos queda

feLfeE33 DhR1](h[R//RR ++= (3.114)

suponiendo en primera instancia que D es prximo a la unidad, y que el paralelo R3//RE (1+hfe) es pequeo comparado con DhfeRL debido a que RE




Como se observa en la figura 3-22, la resistencia R2 puede reemplazarse por un potencimetro y un diodo. El diodo reducir la resistencia dinmica presentada por R2 y el potencimetro permitir ajustar la corriente de reposo. La reduccin de la resistencia R2, debido a la menor resistencia dinmica del diodo, permite reducir la cada de tensin en RE, aumentando el rendimiento. El prximo paso ser calcular la ganancia de la etapa de salida

2il

Lfe

i

o

RR)hD(1

EV += (3.118)

Para el transistor excitador Q3 tendremos fijada la polarizacin, ya que IC3=I y la base tendr que estar a

2VVVV ccBE1BE3B3 ++= (3.119)

la corriente de polarizacin de Q3 ser

)h (1II

fe3B3 += (3.120)

y la impedancia de entrada de Q3 ser

32-ilfe3i3 h R)h (1R ie++= (3.121)

para afirmar estos conceptos desarrollaremos un ejemplo.

EJEMPLO 3-9 Se desea disear un amplificador de audio que deber desarrollar una potencia de 15 watts sobre una carga de 8. El elemento de excitacin del amplificador ser una cpsula de micrfono que entrega un mximo de 10 mV pico, con una impedancia interna de 30K. Se posee una fuente de alimentacin simple de 36 VDC y que es capaz de entregar una corriente de 3.0 Amp. Temperatura ambiente mxima 60C. El rango de frecuencia debe ser fL=30 HZ y fH= 40 KHz. Con estos datos, calcular inicialmente la etapa de salida con el transistor de excitacin Q3. Utilizaremos un circuito bsico de realimentacin por boostrapping como el de la figura 3-22 para la etapa de salida. Solucin Primero de todo debemos obtener, a partir de la potencia y el valor de la carga, la tensin pico a pico que se debe desarrollar. De la ecuacin 3.107

Voltios30.982x15x82Vpp ==

con este valor, estamos en condiciones de determinar si la tensin de fuente disponible es suficiente. De la ecuacin 3.108 y tomando la cada en RE de 0,9Voltios para asegurar el corte




CCV 30.98 0.6 0.6 0.9 0.9 2 35.98 Voltios= + + + + + =

Como podemos apreciar, ajustadamente tendremos la tensin necesaria, sin dejarle margen de variacin a VCC. En el caso de que la fuente no tenga la tensin requerida, se deber resignar potencia o bien obtener la fuente necesaria. El prximo paso es obtener la corriente de colector pico

- -CC BE RECP

L

V / 2 V V 18 0.6 0.9I 2.0625 AmpR 8 = = =

la corriente de reposo, en este caso, ser el 1% de Icp, por lo tanto

mA20mA20.62Amp100

2.0625100II CPCQ ===

la corriente en el divisor de tensin, para un hFEmin=40, tendr que ser

mA5402010

hI

10ImnFE

CQ === Como la tensin de pico a desarrollar sobre la carga es de 15,49 V, se debe tener en cuenta que la cada de tensin en R3 debido a la corriente de pico en la base de Q2 para la excursin negativa de la tensin en la carga. Con el efecto de la realimentacin, la excursin de seal har que aparezca una fuente virtual negativa en el extremo de R3, debido a la carga del capacitor Cc. Por lo tanto es necesario partir de estas condiciones dinmicas para calcular el valor mximo que debe tener R3.

CC BE2 RE Pico Pico3

bpico

CC BE2 RE

bpico

V / 2 V V V ( V )R

I I

V / 2 V V I I

18V-0,6-0,9 291,851,56 5

+ +

= +

Por otra parte R3 mas RL deben proveer la tensin de polarizacin en reposo con la condicin de un divisor resistivo, por lo que R3 debe tambin cumplir con un valor mximo

CC BE 3 LV / 2 V

R RI = +

CC BE3 LV / 2 V

R RI




= 34728mA5

6,018R3

Como se observa el valor mximo predominante est dado por la condicin dinmica, por lo tanto, ste es el valor que se debe adoptar para el circuito de polarizacin. A los efectos de encontrar un valor comercial, tomaremos a R3 = 270. Con este valor podemos encontrar a R2 a partir de la nueva corriente I de reposo

CC BE23 L

V / 2 V 18-0,6I 62,59mAR R 270 8

= = =+ +

de donde ==+= 2,1959,622.1

IVVR 2BE1BE2

tomando un valor comercial de 20. Ahora como utilizaremos un diodo en la red de polarizacin, cuya resistencia dinmica es del orden de uno a dos ohmios, debemos utilizar la mitad del valor calculado de R2, mas la resistencia dinmica del diodo, para el clculo de RE R'2 = R2/2 + rd = 10 +2 =12 Ahora calcularemos el salto proporcional que se incrementara la cada de tensin en R2 con la excursin pico, para un divisor resistivo real

'R2 R2

CC BE2 CC BE p

V VV / 2 V V / 2 V V

=+ + + (3.122)

2.1818.61.234.1V'R2 ==

0.981.2-2.18VVV R2

'R2R2 ===

a este valor le aplicaremos un factor de correccin, debido a la cada de tensin VD y a la menor resistencia dinmica del diodo, que est dada por la relacin

2

2

R'R=

por lo tanto

588,098,02012VV 2R

'2R ===

con este valor y empleando la ecuacin 3.75 tendremos

R2E

Cp

V' 0.6 (0.588 0.6) VR 0.576 0.56 I 2.0625 Amp+ += = =




Normalmente, para poder ajustar la corriente de reposo se reemplaza a R2 con un potencimetro. Q3 tendr una corriente de colector de I = 62,59 mA y su tensin de colector a emisor en el punto de reposo ser CE3Q CC BE1 REV V /2 V V 17,4 Voltios= = por lo tanto, el transistor disipar una potencia de

Q3 C3QP V I 17.4Vx 0.06259 A 1,089 Watts= = = a este valor se debe aplicar un factor de seguridad de 1,10 a PQ3 por estar operando Q3 en Clase "A". Con este valor, seleccionaremos un transistor que a la temperatura de ope-racin, dada como dato, pueda disipar esta potencia, suponiendo que el transistor elegido tenga un hfemn=70 para la corriente I; la corriente de base Q3 ser

mA0,89470

A0.06259h

IIfe3mn

b3 === La ganancia de tensin ser, para la etapa de salida, la dada por la ecuacin 3.118. para calcular sta, debemos calcular ahora la nueva D con el valor de R3 usado, a partir de la ecuacin 3.94

0.9250.56x4127012

27012D =+++=

y con la ecuacin 3.96 calculamos la impedancia de entrada

15,325303,9221,23

36.99)(180.56]x41//270)[(12R i1=+=

+++=

con estos valores la ganancia ser

0.935325,15

8x40)x0.925(1A 21 =+= la ganancia de la etapa seguidora Q3 ser

0.99R

RhA

i3

2i1fe33 ==

por lo tanto la ganancia de la etapa Q3 Q1-2 ser 0.9260.99x0.935AA 321 == Con esto concluimos con los clculos de la etapa de potencia.




Proseguiremos ahora con el anlisis para el diseo de la etapa de ganancia de tensin. La ganancia de tensin total de la etapa est dada por la ecuacin 3.112, y tendremos que

4321g

ppo AAA=E

V=A (3.123)

donde A4 deber ser la ganancia de la etapa de tensin. Por lo tanto

321

o4 AA

A=A (3.124)

en la figura 3-23 observamos el amplificador con la etapa de ganancia de tensin

FIGURA 3-23 Esta etapa de dos transistores Q5 y Q4 deber poseer una ganancia como la dada por la ecuacin 3.124, y adems debe presentar una impedancia de entrada igual a Rg. Comenzaremos el anlisis con la resistencia RC4. Esta resistencia estar fijada por Ib3 y la cada de tensin en la base de Q3 que viene, por arrastre del diseo de la etapa de salida. La corriente que circular por RC4 deber ser, por criterio de diseo, diez veces mayor que Ib3. Por lo tanto, RC4 ser

Cc

Q1

Q2

RL

RE1

RE2

Q3

R3

ICQ

D1

R'2

Vcc

RC4

RE4

Q4

R4

R8 RC5 C2

RE5R2

R1

Rg C1

Eg

Q5

IC4

IB3 IC5 Ri4

Ri5




b3

BE3BE1ccC4 10I

VV2/VR = (3.125) Esto nos est fijando la corriente Ic4, lo que nos fijar la corriente Ib4

fe4mn

b3b4 h

I10=I (3.126)

La cada de tensin en RE4 no puede ser muy grande, ya que esto limitara la

excursin de seal de la salida ya que sta es un seguidor emisor y deber seguir la excursin del colector de Q4. En reposo, se selecciona esta cada de tensin 0,5V que da una estabilidad de polarizacin razonable. Con esto, el valor de RE3 queda fijado por

C4

E4 IV0.5R = (3.127)

Con esto ya podemos calcular la ganancia de la etapa Q4

i4

i3c4fe4Q4 R

R//Rh=A (3.128)

donde Ri4 es )R//(R//R)h(1hR 48E4fe44i4 ++= ie (3.129) Ahora, indefectiblemente, la ganancia de Q5 est fijada por

Q4

4Q5 A

A=A (3.130)

y la ganancia de AQ5 ser

i5

c5i4fe5Q5 R

R//Rh=A (3.131)

Pero Ri5 est fijado por las condiciones de contorno y debe ser igual a Rg, por lo tanto, como )R//(R//R)h(1hR 21E5fe55i5 ++= ie (3.132) el valor de RE5 est condicionado a lo que seleccionemos en el paralelo R1 con R2. De esto se tendr que encontrar un valor de compromiso para no afectar la estabilidad de Q5. Volviendo a la ganancia de Q5, el nico valor que no se encuentra acotado es RC5, por lo tanto




i5fe5

Q5C5i4 Rh

AR//R = (3.133)

de donde

)h/R(AR

R)h/R(AR

fe5i5Q5i4

i4fe5i5Q5C5 = (3.134)

Por ltimo, nos queda calcular las capacidades de paso. Para un L

determinado, se calcula C3 en funcin de la constante de tiempo

L21o

L3 R+R

1=C

(3.135)

donde

21fe

21feL32fe33c421E21o h

)]h(1RR[R//]h/)h[(RRR ie

+++++= (3.136) A las capacidades restantes, que por lo general son pequeas comparadas con C3, se las calcula para que corten una dcada por debajo de L, a los efectos de que no exista coincidencia de ceros de la funcin transferencia total en baja frecuencia y con esto evitar posibles oscilaciones

L L1g i g

1 1 10 10

C = =R +R 2R (3.137)

puesto que por diseo Rg= Ri5. Por otra parte

L2c5 i4

1 10

C =R +R (3.138)

Con esto habremos concludo el diseo. EJEMPLO 3-10 Partiendo de las condiciones de contorno del ejemplo 3-9, concluir el diseo calculando la etapa de ganancia de tensin. Este ejemplo est desarrollado a los efectos de visualizar los problemas de adaptacin de impedancias y su implicancia en el condicionamiento de la ganancia de la etapa, y las posibles soluciones en configuraciones circuitales acopladas capacitivamente. Solucin




El primer paso es determinar la ganancia total del amplificador, para luego calcular la ganancia de la etapa de tensin. De la ecuacin 3.123

3.08910x3.089mV10Voltios30.89A 3o ===

de la ecuacin 3.124 tendremos la ganancia de la etapa de voltaje

34430.8973.089A4 ==

Como sta es una ganancia muy grande, necesitaremos un amplificador de, por lo menos, dos etapas. Tomaremos inicialmente la etapa que observamos en la figura 3-22 ahora iniciamos el clculo de RC4, tomando la ecuacin 3.125

1142.810x1.47mA

0.6)V06(18R C4 == El transistor Q4 tendr una disipacin de mW275Vx18.7mA14.7VxIP CEQC44 == Con este dato podemos elegir el tipo de transistor a usar, con lo cual, de las curvas tomaremos el hfe4mn. Para este caso, supondremos que el hfemn=100. Con esto calculamos Ib4

mA0.147=100

mA14.7=Ib4

por lo establecido en la ecuacin 3.127 tendremos

34=mA14.7V0.5

=RE4

tomando como dato del manual un hie= 2K, podemos calcular la Ri a la entrada de Q4, pero primero debemos calcular el paralelo R8//R4

725=0.748K+23.7K0.748Kx23.7K=//RR

748=mA1.47V1.1=

10IV

=R

Documents

Amplificadores de Potencia Clase b