-
8/19/2019 Convertidores Guia
1/19
6.9 Tipos de convertidores Analógico / Digitales.
- Convertidor Analógico/Digital Flash o Paralelo
El método flash utiliza comparadores que comparan una serie de
tensiones de referencia
con la tensión de entrada analógica. Cuando la tensión analógica
sobrepasa a la tensión dereferencia de un comparador determinado,
se genera un nivel Altota figura 6-!
"igura 6-! Convertidor A#$ tipo "lash de % bits queusa &
convertidores
'a figura 6-! muestra un convertidor de % bits que usa &
convertidores, no se requiereconvertidor para el caso en que todas
las comparaciones sean cero En general se requieren
comparadores para la conversión a un código binario de n bits.
'a salida de cada convertidor se
-
8/19/2019 Convertidores Guia
2/19
aplica un circuito codificador de prioridad, en el cual el
código binario queda determinado por
entrada de ma(or orden que se encuentre a nivel
alto. Referencia bibliografica . floyd
principal venta)a de este comparador es su alta velocidad
de muestreo que se puede alcanzar,aunque presenta la desventa)a de
que se necesitan muchos comparadores para un A$C de un
n*mero binario de tama+o razonable. 'a velocidad de muestreo
determina la precisión con la quela secuencia de códigos digitales
representa la entrada analógica del A$C. Cuando ms muestras
se toman en una unidad de tiempo, ms precisa es la se+al digital
que representa a la se+alanalógica.
Aqu cabe una pregunta /Con que velocidad se debe muestrear una
se+al analógica, es
decir cuantas veces por unidad de tiempo es lo mnimo con que se
requiere muestrear unase+al analógica 0 'a teora propuesta
por 1(quist Referencia bibliografica Operational
Amplifiers Floyd establece que una se+al de
entrada variante con el tiempo puede reproducirse con fidelidad
si la velocidad de muestreo es por lo menos dos veces tan alta
como la ma(or componente de la frecuencia de la se+al.
E)emplo 6 2 34 5lustración de varios muestreos por ciclo
-
8/19/2019 Convertidores Guia
3/19
'a ma(or componente de la frecuencia de una se+al analógica es
de 744 8z. $etermina la
mnima velocidad de muestreo.
9olución 'a mnima velocidad de muestreo requerida es : 744 ;
&444 muestras por
segundo.
- ADC de aproximaciones sucesivas.
Este tipo de convertidor es el que sigue en menor tiempo de
conversión al convertidor con
método "lash. 'a figura 6-7 muestra el diagrama a bloques bsico
de un convertidor A$C por apro
-
8/19/2019 Convertidores Guia
4/19
aproeferencia flo(d.
- ADC de contador de rampa en escalera.
El método de rampa en escalera para la conversión A#$ se conoce
también como métodode >ampa digital o método contador. 9e emplea
un $AC ( un contador binario para
generar el valor digital correspondiente a una entrada
analógica. 'a figura 6-6 presentaun diagrama de este tipo de
convertidor.
-
8/19/2019 Convertidores Guia
5/19
. "igura 6-6 Convertidor A#$ tipo rampa de % bits
El método de rampa en escalera es ms lento que el método flash
porque, en caso deentrada m
-
8/19/2019 Convertidores Guia
6/19
seguimiento de % bits.
figura 6-% @pico A$C de seguimiento de % bits.
'a salida del comparador se aplica al modo del control del
contador, cuando estaAD = 4 lógico?, hace que el contador cuente
progresivamente, ( , recprocamente,
cuando esta A'@ =3 lógico?, hace que el contador cuente en forma
descendente. En la
figura 6-F se muestra que cuando el A$C de rastreo aalcanzado el
intervalo idóneo,entonces el convertidor puede seguir de forma
continua el volta)e analógico. 'a rapidez de
rastreo no es ning*n problema a medida que las variaciones de la
entrada sean
relativamente lentas.
A fin de reducir el error inicial de las primeras conversiones
suele fi)arse el contador amedia escala, es decir, en 344G444.
-
8/19/2019 Convertidores Guia
7/19
"igura 6-F A$C de seguimiento
- ADC de pendiente simple
A diferencia de los métodos de rampa en escalera ( seguimiento,
el convertidor de
pendiente simple no requiere un $AC. 9e utiliza un
generador de rampa lineal para generar una tensión de
referencia de pendiente constante. En la figura 6-4 se muestra el
diagrama
del A$C de pendiente simple. Al comienzo del ciclo de
conversión, el contador esta en
estado >E9E@ ( la salida del generador de rampa es 4 H. En
esta situación, la entrada
analógica es ma(or que la tensión de referencia (, por tanto ,
se produce un nivel A'@ enla salida del comparador. Este nivel alto
habilita la se+al del relo) para el contador ( arranca
el generador de rampa
-
8/19/2019 Convertidores Guia
8/19
"igura 6-4 $iagrama del A$C de pendiente simple
- ADC de dole pendiente
El funcionamiento del A$C de doble pendiente es similar al de
pendiente simple, e
-
8/19/2019 Convertidores Guia
9/19
"igura 6-3 Esquema de un A$C de pendiente doble como
referencia.
6.! Convertidores Digital / Analógico DAC.
"n esta sección examinaremos las caracter#sticas $sicas de
los convertidores DAC
%ue es& el dispositivo %ue transduce in'ormación digital a
una cantidad continua& es
decir un ADC acepta una palara digital ( entrega una cantidad
proporcional al valor
num)rico representado por la palara.
- "l ADC $sico.
"n la 'igura 6-* se muestra el diagrama simpli'icado de un DAC
$sico. "ste
dispositivo convierte en una corriente cada it de su entrada de
datos digitales cu(o
valor inario sea +& ( suma tales corrientes en , como su
salida analógica la cual
puede ser aprovechada a trav)s de 0A1,DA en 2 %ue ser$ un
volta3e
proporcional al valor de la palara digital de entrada. Cada
conmutador& & controla
una 'uente de corriente& ,& cuando un conmutador esta en
+& su 'uente contriu(e a la
corriente de salida , & %ue de esta 'orma se vuelve
proporcional a la entrada en
-
8/19/2019 Convertidores Guia
10/19
paralelo de la palara de datos digitales.
Figura 6-* Diagrama simpli'icado de un convertidor $sico Digital
/ Analógico con
4 its.1as entradas de datos digitales del it + al it 4 controlan
los estados de los
conmutadores + a 4.
1as entradas de datos digitales del it + al it 4 controlan
los estados de los
conmutadores + a 4.
"n la 'igura 6-6 se muestra un diagrama de lo%ues
simpli'icado de un DAC
completo. "l registro de entrada o 5FF"0 asegura %ue los its de
entrada est)n
presentes en 'orma simult$nea ( %ue se mantengan durante la
conversión. Con la
seal de intermitencia o T075"& se controla %ue los registros
de entrada setrans'ieran simult$neamente a la salida de los
registros de salida& las cuales se
conectan a las entradas del convertidor de digital a analógico.
"l volta3e de
re'erencia 2 0"F es una 'uente de volta3e estale %ue suministra
las corrientes a las
'uentes de corriente. "l ampli'icador operacional convierte la
salida de corriente del
convertidor en un volta3e de salida proporcional& 2A1,DA
.
Figura 6-6. Diagrama de lo%ues simpli'icado de un sistema
DAC
-
8/19/2019 Convertidores Guia
11/19
completo.
- DAC de resistencia inaria ponderada.
"ste convertidor consta de los cuatro elementos siguientes8
+.- na red de resistencia ponderada en la cual los valores de la
resistencia se
incrementan en un 'actor de ! para cada it& el valor para la
resistencia en la posición
del digito m$s signi'icativo ó s es
0 s : 0 x !;
"n las posiciónes siguientes al s& el valor es
0x !+ & 0x !!&
-
8/19/2019 Convertidores Guia
12/19
-
8/19/2019 Convertidores Guia
13/19
las 'ormas de onda mostradas en la 'igura 6-E?.
Figura 6-E? 'ormas de onda para el e3emplo 6-6
Figura 6-E? 'ormas de onda para el e3emplo 6-6
olución.
Primero determinamos el valor de la corriente por cada una de
las entradas de
resistencia ponderada.
Dado %ue la entrada ?- del ampli'icador operacional ?amop es ; 2
? tierra virtual .
el inario + corresponde a *2 & aplicando le( de ohm
tenemos8
,; : * 2 / 4; Gohm : ;.+!* mA
-
8/19/2019 Convertidores Guia
14/19
,+ : * 2 / !; Gohm : ;.!* mA
,! : * 2 / +; Gohm : ;.* mA
, > : * 2 / * Gohm : +.; mA
Asumiendo %ue no 'lu(e corriente por el ampli'icador operacional
deido a su mu(
alta impedancia ( %ue entonces toda la corriente 'lu(e a trav)s
de 0F . dado %ue unextremo de esta resistencia tiene un volta3e de
; 2 ?tierra virtual& ( por el otro deer$
tener un volta3e igual al volta3e de salida ( %ue ser$ negativo
respecto a la tierra
virtual tenemos8
2A1,DA ?D; : ? + H ohm ? - ;.+!* mA : - ;.+!* 2
2A1,DA ?D+ : ? + H ohm ? - ;.!* mA : - ;.!* 2
2A1,DA ?D! : ? + H ohm ? - ;.* mA : - ;.* 2
2A1,DA ?D> : ? + H ohm ? - +.; mA : - +.; 2
"n la 'igura 6-E ? Podemos oservar %ue el primer código inario
de entrada es
;;;; %ue produce un volta3e de salida de ; 2& "l siguiente
código es ;;;+ %ue produceun volta3e de salida de -;.+!* 2. "l
siguiente código es ;;+; %ue produce un volta3e de
salida de -;.!* 2& "l siguiente código es ;;++ %ue produce
un volta3e de salida de
-;.+!* 2 -;.!* 2 : -;.>* 2. Cada código inario sucesivo
incrementa el 2olta3e en
-;.+!* 2& la salida de volta3e tiene para este e3emplo una
'orma de onda de escalera
invertida %ue va de ; 2 a -+.E* 2 en pasos de -;.+!* 2 su
gra'ica se muestra en la
'igura 6-9.
-
8/19/2019 Convertidores Guia
15/19
Figura 6-9. Ira'ica del volta3e de salida para el circuito del
e3emplo 6-6
---.
- Caracter#sticas de comportamiento para los convertidores
D/A.
- Factor de ultiplicación
Como la salida de un DAC es directamente proporcional al
20"F Para otener un
volta3e de salida preciso entre 2 A1,DA ( la entrada digital se
re%uiere %ue el 20"F
sea 'i3o ( estale. in emargo supóngase %ue 20"F es una 'uente
de
volta3e analógica camiante. "n tal caso el volta3e de salida del
DAC es proporcional
al producto de una entrada analógica ( una entrada digital. Por
lo tanto se puede usarel DAC como un ampli'icador o atenuador
controlado digitalmente& en el cual la
ganancia ser$ determinada por la entrada digital. "n la
re'erencia iliogr$'ica
?revista P,,CA de tecnolog#a se pulica una aplicación mu(
interesante de esta
cualidad de los DAC en el diseo de un sistema en el %ue el
dispositivo se usa como
modulador de amplitud para transmitir de seales.
-
8/19/2019 Convertidores Guia
16/19
-
0esolución
1a resolución de un DAC es el reciproco del n=mero m$ximo
de pasos discretos %uese pueden tener a la salida del DAC& es
igual a !n- +& donde n es el numero de its de
entrada. 7viamente la resolución depende del n=mero de los its
de entrada.
"3emplo 6-
Determinar la resolución de un DAC de 4 its de
entrada.
olución
0esolución : + / ?!4 - + : + / +* %ue tami)n puede ser expresada
en porcenta3e
como de resolución : ?+/+*+;; : 6.6
- "xactitud.
1a exactitud es la comparación de la salida real de DAC con la
salida esperadas
expresa como un porcenta3e del volta3e de salida a escala
completa& o m$ximo volta3e
de salida. Por e3emplo si el convertidor tiene un volta3e de
salida a escala completa de
+; 2 ( la exactitud es de ;.+ & entonces el m$ximo error de
cual%uier volta3e de
salida es igual a ?+; 2?;.;;+ : +; m2. ,dealmente& la
exactitud deer$ ser& a lo m$s&
o - J del it menos signi'icativo ms. Para un DAC de E its &
+ ms es +/!*6 :;.;;>9 ?;.>9 de la escala completa . 1a
exactitud deiera ser de o B ;.! .
- 1inealidad
"l error por linealidad o mas propiamente por la no
linealidad& es una medida de
cómo la linealidad de la salida analógica se relaciona con la
entrada digital en todo el
intervalo de operación. "s la desviación de la recta
esperada& como se muestra en la
'igura pag. 44 'ig +* B +! liro copias.
-
8/19/2019 Convertidores Guia
17/19
Figura 6-+; ?a Ko linealidad de + ms con la ganancia a3ustada
para un error cero en
la escala completa.
Figura 6-+; ? Ko linealidad de o B J ms con la ganancia
a3ustada a unm#nimo error pico.
- 1inealidad di'erencial
1a no linealidad di'erencial es una medida del camio en la
salida analógica por cada
camio de + it en la entrada digital. ,dealmente& cada paso
dee ser de la misma
magnitud en todo el intervalo de la operación& pero deido a
las imper'ecciones del
circuito& los camios reales no son iguales& lo %ue se
ilustra en la 'igura 6-++.
-
8/19/2019 Convertidores Guia
18/19
Figura 6-++ Ko linealidad di'erencial
- Tiempo de estailiLación.
"l tiempo de estailiLación ?settling time o conocida
tami)n como la velocidad a la
%ue opera& el es el tiempo %ue toma el DAC en alcanLar la
estailidad dentro de o B
J ms de su valor 'inal cuando un camio ocurre en el código de
entrada. 1os valores
t#picos se settling time se encuentran en el rango de +; u a *;
n
- onotoneidad.
n DAC es monótono cuando la salida aumenta? o permanece
constante dada unaentrada creciente. "n la 'igura 6-++se muestra un
DAC no monótono& en la %ue se
muestra un deterioro en el 'uncionamiento del DAC.
Figura 6-++. Ira'ica de salida para un DAC no monótono
-
8/19/2019 Convertidores Guia
19/19
- 2olta3e de desa3uste ?7''set
Teóricamente la salida de un DAC deiera ser cero cuando
todas las entradas
inarias son ceros. in emargo en la pr$ctica esto no ocurre (a
%ue siempre existen
pe%ueos volta3es de salida . "sto se conoce como error de
desa3uste ?o''set& el cualdeer$ rea3ustarse por medios externos
en caso de as# re%uerirse.
