Upload
juan-alvarez
View
6
Download
3
Embed Size (px)
DESCRIPTION
dbbrbrbfb
Citation preview
FASES DEL PROCESO DE FABRICACIONIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
FoundryEs donde las obleas ( WAFER) se procesan para formar a los CITienen salas de computo para CAD y de laboratorio para testeo, hornos en salas con condiciones ambientales especiales para evitar contaminantes que daen el procesoTecnologias CMOS, BIPOLAR, BIC-MOS, GaAs.
Ing JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
Servicios de la FoundryIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
Donde se fabrica el ICIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
la obleaSon de 3 a 8 pulgadas de diametro actualmente de 12 Su espesor es de 15 mil despues que ha sido pulida qumicamente Se le introduce en hornos de 1000C con oxigeno de alta pureza para formar una capa de dioxido de silicio
Ing JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
la obleaIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
Fbrica con Proceso CMOSIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
INTRODUCCIONSe parte de un sustrato (Oblea) dopado ligeramente de tipo P.La superficie se somete a un ambiente rico en Oxigeno para crear una capa de Oxido (SiO2) que la protege.
Ing JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
Proceso InicialSubstrato bulkDioxido de silicio SiO2Ing JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
Proceso de OxidacinIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
FASE 1: IMPLANTACION DE POZOS NFASE 1: IMPLANTACION DE POZOS N: Por un proceso fotolitogrfico se genera una mascara para proteger las regiones del Pozo N y se procede a la implantacin de Alta energa de Arsnico (As).
Ing JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
Capa FotoresistivaCAPA FOTORESISTIVAIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
Exposicin a La Luz UVMASCARALUZ UVPARTE NO EXPUESTAIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
FotolitografaUsando tcnicas de fotogrfia pero de mas alta precisin, se imprime sobre la capa sensibilizada una forma geomtrica especfica usando luz ultravioleta
Ing JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
FotolitografaIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
FASE 1: IMPLANTACION DE POZOS NIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
FASE 2: IMPLANTACION DE POZOS PFASE 2: IMPLANTACION DE POZOS P: Se genera otra mascara para implantar el material tipo N para lo cual se utiliza BORO. Esta mascara es el complemento de la anterior.
Ing JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
Dopado por implantacin inicaIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
Dopado por implantacin inicaIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
FASE 2: IMPLANTACION DE POZOS PIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
Transfiriendo el Layout del CIIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
FASE 3: CREACION DE LA MASCARA DE Si3N4FASE 3: CREACION DE LA MASCARA DE Si3N4 : Se procede a proteger las regiones activas mediante una mascara de Si3N4 (Nitruro de Silicio), utilizando las mascaras de reas activas. Se procede a la implantacin con Boro (tipo N) para formar las regiones channel-stop que delimitan el canal en los transistores NMOS. Se hace crecer una capa de Oxido Grueso (FOX) y se provoca la difusin profunda del pozo P.
Ing JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
Implante InicoIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
Horno de DifusinIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
Region DopadaIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
FASE 3: CREACION DE LA MASCARA DE Si3N4Ing JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
Vista tridimensional de la interconeccin en un circuito integrado donde se ha retirado las diferentes capas de oxidoIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
FASE 4: FORMACION DE LAS PUERTAS DE POLISILICIOFASE 4: FORMACION DE PUERTAS DE POLISILICIO: Se hace crecer una capa de oxido fino sobre las reas activas. Se deposita una capa global de POLISILICIO (mediante deposicin de vapor qumico) y se ataca mediante fotolitografia para obtener una capa de POLISILICIO. Se elimina el Oxido fino que no queda cubierto por polisilicio y la estructura que queda constituye la puerta de los transistores PMOS y NMOS.
Ing JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
FASE 4: FORMACION DE LAS PUERTAS DE POLISILICIOIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
FASE 5: IMPLANTACIONES N+Ing JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
FASE 6: IMPLANTACIONES P+FASE 6: IMPLANTACION P+: CON SUS RESPECTIVAS MASCARAS: La puerta de Polisilicio acta como mascara fsica no permitiendo la implantacin a travs de ella, logrndose efecto de alineacin.
Ing JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
FASE 6: IMPLANTACIONES P+Ing JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
FASE 7: PERFORACIONES EN EL OXIDOFASE 7: PERFORACIONES EN EL OXIDO: Una vez formados los transistores, se cubre toda la oblea con una capa de oxido depositado (a baja temperatura). Con una mascara se procede al ataque selectivo para obtener perforaciones controladas que permitan establecer los contactos
Ing JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
FASE 7: PERFORACIONES EN EL OXIDOIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
FASE 8: PRIMER NIVEL DE METALIZACIONFASE 8: PRIMER NIVEL DE METALIZACION: Se cubre la oblea con una capa de Al y se ataca con proceso fotolitografico para obtener el trazado del primer nivel de metalizacin.
Ing JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
FASE 8: PRIMER NIVEL DE METALIZACIONIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
FASE 9: PERFORACIONES DE VIAFASE 9: PERFORACIONES DE LA VIA: Se ubican las vas de contacto externo
Ing JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
FASE 9: PERFORACIONES DE VIAIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
FASE 10: SEGUNDO NIVEL DE METALIZACIONFASE 10: SEGUNDO NIVEL DE METALIZACION: Se aplica para ubicar los terminales Vdd y GND.
Ing JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
FASE 10: SEGUNDO NIVEL DE METALIZACIONIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
FASE FINALFASE FINAL: Se aplica una proteccin de pasivacion (mascara de pasivacion) que es una capa de Oxido superior.
Ing JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
FASE FINAL Ing JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
Deposicin dielctrica y metalizacinIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
Prueba elctricaIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
Que significa este Servicio con la FoundryToma mas de 100 pasos para construir al IC esto equivale de formar de 8 a 20 capas en la oblea Todo este proceso hasta obtener el CI toma de 10 a 30 das fuera de la cola que debe hacer su pedido hasta que pueda ser procesado
Ing JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
Empaquetamiento del productoIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
Surface Laminar Circuitdan reduccin de area y diametro, de dos a tres veces menor obteniendo encapsulados que logran exceder los 1,000 pines de I/OUnidos por finos cables de oro con pads para contactos, espaciados cada 60 micrones
Ing JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
Surface Laminar CircuitIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
Nuevos MaterialesUso del Al subtractivo por mas de 30 aos para conectar dispositivos en un CI, ahora se usa Cu aditivo damascene con grosores de 270-810nm15% mas en velocidad Hasta un 30% de ahorro en costo por cableado y de 10 a 15 % por toda la oblea. Los ahorros estimados antes eran de 3 %
Ing JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO
Nuevos MaterialesIng JULIO GONZALEZ PRADO
Ing JULIO GONZALEZ PRADO