Embed Size (px)
Citation preview
ALMACENAMIENTO DE INFORMACION
Taxonomía de las memorias
Las memorias pueden clasificarse atendiendo a diversos parámetros:
Por el modo de acceso:
Acceso Aleatorio (RAM)
Acceso Secuencial
Asociativas
Por el modo de almacenamiento:
Volátiles
No volátiles
Por el tipo de soporte
Semiconductoras
Magnéticas
De papel
Por su función o jerarquía
Tampón o borrador: (LIFO,FIFO)
Central o Principal
De masas
Memorias semiconductoras
Existen una gran variedad de memorias de tipo
semiconductor, tanto en tecnología bipolar como
MOS
Las clasificaremos atendiendo al modo de acceso
como característica principal, subdividiéndolas en
la forma de almacenamiento y por último en la
tecnología empleada.
Memorias semiconductoras
Memorias semiconductoras de acceso aleatorio (RAM)
Usualmente se reserva el término RAM para aquellas
memorias volátiles que permiten leer y escribir en ellas.
Para aquellas que siendo del tipo RAM (Acceso
aleatorio), solo permiten la lectura se reserva el término
ROM o RPROM etc..
En consecuencia, una "memoria RAM semiconductora",
es una memoria de acceso aleatorio y que permite leer
o escribir indistintamente, una información sobre ella
Tipos de memorias RAM
Una vez expuesto el principio de una memoria RAM en
general, vamos a ver cómo están realizadas las de tipo
semiconductor.
Se pueden clasificar en dos grupos:
Las RAM estáticas (SRAM) están basadas en estructuras
biestable con un tipo de transistor u otro.
Las RAM dinámicas (DRAM) están formadas por células
dinámicas, (registros de desplazamiento dinámicos), las
cuales están basadas en el aprovechamiento de las
capacidades estructurales de los transistores MOS, para
almacenar una carga determinada.
Tipos de memorias RAM
La RAM estática (SRAM)
Las memorias estáticas tiene células de memoria en forma de
flip-flops o biestables.
Por tanto, como los flip-flops pueden ser unos más rápidos que
otros, así ocurrirá con las memorias.
Si se desea una memoria rápida puede elegirse una RAM a base de flip-flops en TTL Schottky o ECL.
Si se desea una memoria barata aunque lenta, puede realizarse a partir de flip-flops con MOS. Si el consumo ha de ser extremadamente bajo, deberá elegirse una RAM CMOS.
La memoria DRAM
Es la alternativa a la SRAM. No precisa de tanta electricidad como la anterior para su refresco y movimiento de las direcciones de memoria, por lo que funciona más rápida, aunque tiene un elevado precio
Organización general del Subsistema
de Memoria
Organización de la memoria
Cada célula de memoria puede almacenar un bit de Información binaria: "0“
"o 1"
Cada célula de memoria comparte conexiones comunes con otras células:
filas (wordlines-WL) y columnas (bitlines-BL)
Estructura circuital del punto de memoria
SRAM. Análisis del proceso de
lectura/escritura
Introducción a la SRAM
La SRAM mantiene el dato contenido en su célula
hasta que otro valor es sobrescrito o cesa la
alimentación.
Esta es una diferencia notable con la DRAM, que
permite que el dato “salga” de la célula por
descarga en pocos ms a menos que se refresque.
Célula básica SRAM
Los transistores MA1 y MA2 son de acceso
Estructura circuital de la SRAM
Los transistores T1 y T2 trabajan en conmutación y son los encargados de almacenar
el bit de información. Por su parte T3 y T4 actúan como puerta de intercambio con el
exterior. Cada uno de ellos canaliza una información binaria (0 ó 1) desde la línea de
bit correspondiente hasta el transistor de almacenamiento
En modo STANDBY
Cuando T3 y T4 se hallen en reposo, el biestable permanece aislado del exterior, preservando la información memorizada.
TC. Tema 9.- Tecnología de Subsistemas de Memoria
Estructura circuital de la SRAM
En modo ESCRITURA
La escritura de un bit "0" ó "1" se produce al excitar, a través de T3 o T4 , al par T1-T2; uno de los dos transistores pasará a saturación, mientras que el otro evolucionará hacia el estado de bloqueo (OFF)
Dependiendo de la transición de estados del par T1-T2 , el punto de memoria almacenará un estado lógico u otro.
Estructura circuital de la SRAM
En modo LECTURA
Para leer la información almacenada, se introduce un impulso
de tensión a través de la línea de selección, lo que provocará
una corriente a través de la rama T1-T3 o T2-T4, según sea
"0" o "1" el bit almacenado. .
Célula SRAM nMOS
Célula SRAM CMOS
En la SRAM CMOS solo se consume potencia en conmutación
La figura muestra el proceso de escritura de un cero en una célula que almacena un
“1”
Célula básica de memoria dinámica
(DRAM)
Introducción a la DRAM
Las RAM dinámicas están formadas por células
dinámicas, (registros de desplazamiento dinámicos), las
cuales están basadas en el aprovechamiento de las
capacidades estructurales de los transistores MOS,
para almacenar una carga determinada.
Como las SRAM, las DRAM están organizadas en una
matriz formada por filas y columnas de células de
memoria.
La célula mas simple contiene un transistor y una
capacidad
Memoria DRAM
La información puede almacenarse asimismo en
forma dinámica, si se hace uso de los recursos
capacitivos presentes en los dispositivos
electrónicos elementales, como los transistores,
según ya se comentó en el capítulo anterior.
Estructura circuital de la DRAM
Durante la lectura, una de las filas de selección se pone a nivel alto
haciendo que los transistores dependientes se pongan en ON. Pasando la
tensión de la capacidad a DATA LINE, leyéndose un cero o un uno
Como consecuencia de la corriente de fugas la capacidad va perdiendo su
carga, de aquí que las células dinámicas deben ser repetidamente leídas y
restauradas. A este proceso se le llama refresco de memoria
Estructura circuital de la DRAM
Durante la escritura, una de las filas de selección se
pone a nivel alto haciendo que los transistores
dependientes se pongan en ON. En este caso el dato
pasa de DATA LINE a la capacidad
SRAM vs DRAM
Estructura circuital de las memorias de sólo
lectura (ROM)
Introducción
Es una red combinacional simple que produce una salida
específica para cada entrada combinatoria (dirección)
"1“ bit de almacenado - supone ausencia de un transistor activo
"0“ bit de almacenado - supone presencia de un transistor activo
Está organizado en arrays de 2N palabras
Aplicaciones típicas:
almacenan el juego de instrucciones de un microprocesador
almacenan una parte del sistema de operación (OS) para ordenadores personales
almacenan los programas fijos para microcontroladores (firmware)
NOR ROM con palabras de 4-bit
Cada columna corresponde a un un bit de
la palabra almacenada
Una palabra es seleccionada poniendo a
"1" la correspondiente wordline por un
decodificador de dirección (Como en RAM)
Todas las wordlines están a "0“ excepto la
seleccionada que es "1“
ROM con precarga
CLK = "0“: la capacidad de las líneas de
datos de salida es precargada a nivel alto
CLK = "1“: la capacidad de las líneas de
salida, con criterio selectivo, es
descargada si existe una conexión de
transistor en un punto de intersección
Un caso de estudio: Memoria caché
SRAM
Memoria caché SRAM
A menudo los sistemas de memoria de los PCs se
configuran con distintos tipos de memoria
Un caso típico usar DRAM (alta capacidad y baja
velocidad) combinada con SRAM
La SRAM se dispone como CACHÉ para paliar los
estados de espera que provoca los accesos a la
memoria DRAM
Memoria caché SRAM
Proceso de escritura (1)
No se requiere precarga
El dato a escribir se introduce por E/S
CS=0 y R/W´=0
BFI1 y BFI2 en ON. BFNI3 en OFF
Si E/S=1, BIT=1 y BIT_NEG=0
Proceso de escritura (2)
Al activarse la línea de palabra (SEL=1), los transistores Q3 y Q8
conducen, pasando el dato en BIT a la puerta del transistor Q7
poniéndolo en ON y fijando el nudo Q a cero voltios
De la misma forma BIT_NEG fija en P un nivel bajo de tensión
Proceso de lectura (1)
El proceso de lectura requiere un ciclo de precarga, asi
que PRE=0 y como consecuencia Q1 y Q2 en ON, haciendo
que la capacidad parásita de las líneas BIT se cargen a
“1”.
En este ciclo SEL=0 y CS=1
Proceso de lectura (2)
Terminada la precarga se activa SEL=1 poniendo Q3 y Q8 a ON.
En el supuesto de que en la célula estuviese almacenado un “1” (P=1;Q=0),
entonces el “1” almacenado en BIT_NEG se descargará hasta 0V a través de la
conducción de los transistores de paso. Mientras el “1” precargado en BIT se
mantendría
Finalmente se extraería el dato haciendo CS=0 y R/W=1, que provocarían que BFI1
y BFI2 en OFF. BFNI3 en ON
MEMORIA USB
Fueron inventadas en 1995 por IBM
(empresa dedicada a la fabricación
de servicios y programas
informáticos).
Aunque fue un invento de IBM, ésta
no lo patentó, por lo que IBM
contrató más tarde a M-Systems
para desarrollarlo y fabricarlo en
forma no exclusiva.
M-Systems mantiene la patente de
este dispositivo, como también otras
pocas relacionadas.
HISTÓRIA
La mayoría de las memorias USB son pequeñas y ligeras. Son populares
entre personas que necesitan transportar datos. Teóricamente, la memoria
flash puede retener los datos durante unos 20 años y escribirse un millón
de veces.
Además, en la actualidad, existen equipos de audio con entradas USB a los
cuales podemos conectar nuestro pendrive y reproducir la musica
contenida en el mismo.
UTILIDADES
Antes de retirar la memoria del puerto USB hay que
asegurarse de notificarlo al sistema operativo
Si se saca antes de tiempo, puede que los archivos
se graben mal. Incluso se puede dañar la memoria
ya que hay electricidad que fluye a través del USB
y que al sacarlo rápidamente podría dañar al
circuito integrado de la memoria.
El cuidado de los pendrive o memorias USB es
similar al de las tarjetas electrónicas, evitando
caídas o golpes, humedad, campos magnéticos y
calor extremo.
CONSIDERACIONES
Un conector USB macho tipo A : Provee la interfaz física con la
computadora.
Controlador USB de almacenamiento masivo : Implementa el controlador
USB y provee la interfaz homogénea y lineal para dispositivos USB seriales
orientados a bloques, mientras oculta la complejidad de la orientación a
bloques, eliminación de bloques y balance de desgaste. Este controlador
posee un pequeño microprocesador RISC y un pequeño número de circuitos
de memoria RAM y ROM.
Circuito de memoria Flash NAND : Almacena los datos.
Oscilador de cristal : Produce la señal de reloj principal del dispositivo y
controla la salida de datos a través de un bucle de fase cerrado
COMPONENTES PRIMARIOS
Puentes y Puntos de prueba : Utilizados en pruebas durante la fabricación de la
unidad o para la carga de código dentro del procesador.
LEDs : Indican la transferencia de datos entre el dispositivo y la computadora.
Interruptor para protección de escritura : Utilizado para proteger los datos de
operaciones de escritura o borrado.
Espacio Libre : Se dispone de un espacio para incluir un segundo circuito de
memoria. Esto le permite a los fabricantes utilizar el mismo circuito impreso
para dispositivos de distintos tamaños y responder así a las necesidades del
mercado.
Tapa del conector USB: Reduce el riesgo de daños y mejora la apariencia del
dispositivo. Algunas unidades no presentan una tapa pero disponen de una
conexión USB retráctil. Otros dispositivos poseen una tapa giratoria que no se
separa nunca del dispositivo y evita el riesgo de perderla.
Ayuda para el transporte: En muchos casos, la tapa contiene una abertura
adecuada para una cadena o collar, sin embargo este diseño aumenta el riesgo
de perder el dispositivo. Por esta razón muchos otros tiene dicha abertura en el
cuerpo del dispositivo y no en la tapa, la desventaja de este diseño está en que
la cadena o collar queda unida al dispositivo mientras está conectado. Muchos
diseños traen la abertura en ambos lugares.
COMPONENTES ADICIONALES
1) Conector USB
2)Dispositivo de control de
almacenamiento masivo USB.
3)Puntos de Test
4)Circuito de Memoria flash
5)Oscilador de cristal
6)LED
7)Interruptor de seguridad contra
escrituras
8)Espacio disponible para un
segundo circuito de memoria flash
DISEÑO INTERNO
FIN
Análisis y diseño de circuitos con
memorias
Análisis y diseño de circuitos
con memorias
9.1. Introducción
9.2. Clasificación de las memorias
9.3. Características generales
9.4. Estructura y organización de un chip integrado de
memoria
9.5. Tiempos y cronogramas
9.6. Memorias RAM comerciales
9.7. Memorias ROM comerciales
9.8. Expansión de memorias integradas
9.9. Mapas de memoria
9.10. Ejemplo práctico
9.1. Introducción
Las unidades de memoria realizan el
almacenamiento de la siguiente
información:
Programa de arranque
Tablas de datos y vectores de interrupción
Direcciones y datos que guarda el
microprocesador
Programas ejecutables y residentes
9.2. Clasificación de las
memorias
Memoria principal
Está formada por unidades de memoria que
se encuentran situadas en el interior de los
sistemas microprogramables y son
directamente regidas por la CPU. Se
clasifican en memorias RAM y ROM.
Memoria caché
Está formada por unidades de memoria que
poseen una velocidad de respuesta muy
elevada ya que están comunicadas
directamente con la CPU. Almacenan
datos que se utilizan muy a menudo. Son
memorias de tipo RAM.
9.2. Clasificación de las
memorias
Memorias masa
Son unidades de almacenamiento exterior.
Son las de mayor capacidad y almacenan
grandes cantidades de datos, así como los
programas de usuario y el sistema
operativo. Las más importantes son:
Memorias en disco duro
Memorias en disquete
Memorias flash
Memorias en disco óptico: CD-ROM o DVD
Memorias en cinta
9.3. Características generales
de una memoria
A. Capacidad
Cantidad de información que puede
almacenar una memoria. La unidad básica
de información es el bit.
1 byte = 8 bits 1 Kilobyte (KB) = 1024
bytes
1 Megabyte (MB) = 1024 KB 1 Gigabyte (GB) =
1024 MB
B. Tiempo de acceso
Tiempo transcurrido desde que se pide una
información a la memoria hasta que ésta
se recibe.
9.3. Características generales
de una memoria
C. Volatilidad
Es la propiedad que tiene una memoria de
retener o no la información que posee
cuando se le desconecta la alimentación.
Tenemos así:
Memorias volátiles: pierden la información
al desconectar la alimentación. Ejemplo:
las RAM integradas.
Memorias no volátiles: no pierden la
información al desconectar la
alimentación. Ejemplo: las ROM
integradas.
9.3. Características generales
de una memoria
D. Modo de acceso
Es el método que la memoria emplea para acceder
a una información almacenada dentro de ella.
Tenemos:
Acceso aleatorio: el tiempo de acceso es
independiente de la posición de memoria a la que
se quiera acceder. Ejemplo: memorias RAM y ROM.
Acceso secuencial: el tiempo que se tarda en
acceder a una posición depende de la posición de
memoria. Para acceder a una determinada posición
es necesario recorrer previamente las posiciones
anteriores. Ejemplo: cinta magnética.
9.3. Características generales
de una memoria
D. Modo de acceso
Acceso cíclico: es una combinación entre el acceso
secuencial y el acceso aleatorio. Utilizan este tipo
de acceso los discos duros, los disquetes, los CD-
ROM y los DVD. Por ejemplo, en un disquete se
accede de forma aleatoria para localizar la pista y
dentro de ella, de forma secuencial para buscar el
sector o posición deseada.
Acceso por pila o acceso LIFO: la sigla inglesa LIFO
(Last In, First Out) significa último en entrar,
primero en salir. Se utiliza en la pila de memoria del
microprocesador.
9.3. Características generales
de una memoria
D. Modo de acceso
Acceso por cola o acceso FIFO: la sigla inglesa
FIFO (First In, First Out) significa primero en entrar,
primero en salir. Se utiliza en los dispositivos de
memoria que poseen los periféricos para adaptar la
velocidad de trabajo entre el interior y el exterior
del sistema microprogramable. Sin esta estructura
de memoria, la CPU iría enviando información al
periférico a una velocidad muy alta y éste tendría
que procesarla a mayor velocidad a la que podría
responder.
9.4. Estructura y organización
de un chip integrado de memoria
A. Estructura externa y patillaje
A1
A2
A3
A4
A5
Am
Bus
de
datos
Bus de
direcciones
Alimentación
D1
D2
D3
D4
D5
Dn
C
S
R/W
9.4. Estructura y organización
de un chip integrado de memoria
A. Estructura externa y patillaje
Los terminales que aparecen de forma habitual en
toda memoria integrada son:
Patillas de alimentación
Patillas del bus de direcciones (entrada de direcciones)
Nº de posiciones de memoria = 2 Nº de terminales de direcciones
Patillas del bus de datos (entrada/salida de datos)
Cada bit es almacenado en una célula elemental, por lo
que Nº de células = Nº de posiciones x Nº de bits por
palabra
Patilla de selección lectura/escritura
Patilla de selección de pastilla
9.4. Estructura y organización
de un chip integrado de memoria
B. Organización interna
Cuando se diseña una memoria integrada, se busca
siempre que ocupe la menor superficie posible en
la oblea de silicio sobre la que se fabrica.
Las memorias están organizadas en una estructura
matricial. Si se dice que una memoria está
organizada en 1024 x 8, se está indicando que
consta de:
1024 · 8 = 1024 palabras de 8 bits cada una y por lo
tanto:
1024 · 8 = 8192 células de 1 bit
9.5. Tiempos y cronogramas
A. Simbología
Es preciso que los tiempos de trabajo y las señales
de gobierno del microprocesador coincidan con las
especificaciones fijadas por los fabricantes de
memorias. Por eso hay que conocer los
cronogramas y datos comerciales que aparecen en
los catálogos.
Los símbolos más importantes son:
Información y cambio de información en un bus
Estado de alta impedancia en un bus
9.5. Tiempos y cronogramas
A. Simbología
Información no útil o irrelevante
Cambio de estado en una línea
Cambio de estado en una línea en
momento indeterminado
9.5. Tiempos y cronogramas
B. Proceso de lectura
9.5. Tiempos y cronogramas
B. Proceso de lectura
El proceso de lectura lleva consigo las siguientes
operaciones:
– La CPU debe colocar la dirección que se desea leer
en la entrada del bus de direcciones de la memoria.
– La CPU activará la memoria mediante la lógica de
selección.
– La CPU deberá poner la línea de R/W en la posición
de lectura.
– Transcurrido el tiempo de acceso, la CPU podrá
recoger el dato solicitado en el bus de datos de la
memoria.
9.5. Tiempos y cronogramas
B. Proceso de lectura
No se puede emplear cualquier pastilla de
memoria para un determinado
microprocesador, ya que tiene que ser
compatible con la velocidad de trabajo de
éste.
Para que un microprocesador pueda
sincronizar su funcionamiento con la
memoria, se debe cumplir que el tiempo
que el microprocesador mantiene en el bus
de direcciones la información a leer nunca
debe ser inferior al tiempo del ciclo de
lectura.
9.5. Tiempos y cronogramas
C. Proceso de escritura
tW : tiempo del impulso de escritura
tDW: tiempo de escritura
tDH: tiempo de mantenimiento
9.5. Tiempos y cronogramas
C. Proceso de escritura
El proceso de escritura lleva consigo las siguientes
operaciones:
– La CPU debe colocar la dirección en la cual desea
escribir en la entrada del bus de direcciones de la
memoria.
– La CPU activará la memoria.
– La CPU deberá poner la línea de R/W en la posición
de escritura.
– La CPU pondrá el dato a escribir en la entrada del
bus de datos de la memoria y lo mantendrá en
dicho bus durante los llamados tiempo de escritura
y tiempo de mantenimiento para permitir que la
memoria realice la operación de escritura.
9.6. Memorias RAM comerciales
Memoria de acceso
aleatorio (RAM): es
una memoria de
lectura y escritura.
Contiene los
programas y datos
que el usuario puede
variar.
9.6. Memorias RAM comerciales
A. Tipos de memorias RAM
RAM estáticas o SRAM. Las celdas de
almacenamiento de un bit están formadas por flip-
flops, que permanecen indefinidamente en su
estado set (1) o reset (0), mientras que no se
elimine la alimentación.
RAM dinámicas o DRAM. Las celdas de
almacenamiento están formadas por pequeños
condensadores que almacenan la información.
Debido a las corrientes de fuga, los condensadores
se van descargando y la información se pierde.
Para evitarlo, estas memorias deben ser sometidas
a un proceso de reescritura periódico denominado
refresco.
9.6. Memorias RAM comerciales
A. Tipos de memorias RAM
RAM estáticas
(SRAM)
RAM dinámicas
(DRAM)
Elemento de almacenamiento Flip-flop Condensador
Dimensión de la célula Pequeña Muy pequeña
Grado de integración (celdas por chip) Alto Muy alto
Necesidad de refresco No Sí
Velocidad de respuesta Muy alta Media
Cuadro comparativo de RAM estáticas y
dinámicas
9.6. Memorias RAM
comerciales
B. Módulos comerciales de RAM
Los nuevos ordenadores y programas necesitan
cada día más cantidad de RAM para su correcto
funcionamiento.
Tenemos 3 tipos de módulos de memoria DRAM:
SIMM (Single In-line Memory Module, módulo simple
de memoria en línea). Los chips van colocados
sobre una sola cara de la tarjeta. Cuentan con 30,
72 o 168 contactos.
DIMM (Dual In-line Memory Module, módulo dual de
memoria en línea). Los chips van colocados sobre
ambas caras de la tarjeta. Son de 168 o 184 pines.
RIMM (Rambus In-line Memory Module, módulo de
memoria en línea de Rambus). Son de 184
contactos.
9.7. Memorias ROM
comerciales
Memoria de sólo lectura (ROM): sólo se
puede leer la información almacenada.
Contiene los datos y programas de arranque
que precisa el sistema microprogramable
para su activación.
9.7. Memorias ROM
comerciales
Tipos de memorias ROM
ROM (programable por máscara). Los datos se graban en
la memoria durante su proceso de fabricación.
PROM (ROM programable). Las memorias PROM pueden
ser grabadas o programadas por el usuario una sola vez.
El fabricante suministra las pastillas con todos sus bits
puestos a cero. El proceso de grabación se realiza
mediante un programador de PROM.
EPROM (ROM borrable y programable). Son similares a las
PROM, pero el proceso de grabación no es destructivo. La
grabación se realiza mediante un programador de EPROM
EAROM (ROM alterable eléctricamente). Su contenido
puede ser alterado sobre el propio montaje.
9.7. Memorias ROM
comerciales
Tipos de memorias ROM
En los últimos años ha aparecido en el
mercado una variante de las EAROM
llamada memoria Flash que posee mucha
capacidad en un tamaño muy reducido y
que se emplea en cámaras y vídeos
digitales, así como en los ordenadores
para implementar la ROM-BIOS.
9.8. Expansión de memorias
integradas A. Expansión de la longitud de palabra
En el proceso de expansión se debe tener en
cuenta:
– Se emplearán tantas pastillas iguales como el nº
que resulte de dividir la longitud de palabra que se
desea obtener entre la longitud de palabra de la
pastilla a emplear.
– Se conectarán en paralelo los buses de dirección
de las pastillas.
– Se conectarán en paralelo las líneas CS, R/W, etc.
– Se formará un nuevo bus de datos agrupando los
buses de datos de todas las pastillas.
9.8. Expansión de memorias
integradas
A. Expansión de la longitud de
palabra
9.8. Expansión de memorias
integradas B. Expansión del nº de posiciones
En el proceso de expansión se debe tener en cuenta:
– Se emplearán tantas pastillas iguales como el nº que
resulte de dividir la capacidad de la memoria que se
desea obtener entre la capacidad de las pastillas a
emplear.
– Se conectarán en paralelo los buses de dirección de las
pastillas.
– Se conectarán en paralelo los terminales del bus de
datos.
– Se conectarán en paralelo las líneas R/W de todas las
pastillas, en el caso de ser memorias RAM.
– Mediante el empleo de las líneas sobrantes del
microprocesador y con la ayuda de decodificadores,
activaremos las entradas de selección de chip de cada
una de las pastillas de memoria.
9.8. Expansión de memorias
integradas
B. Expansión del nº de posiciones
9.9. Mapas de memoria
Cada microprocesador posee un nº de líneas del
bus de direcciones fijo, de forma que la capacidad
de la memoria que puede controlar está limitada.
La representación gráfica de toda la capacidad de
direccionamiento de un sistema con
microprocesadores constituye el llamado mapa de
memoria. Podemos distinguir:
– Mapa de memoria funcional: nos indica el uso que
el sistema dedica a cada una de las posiciones de
memoria. Es un mapa software.
– Mapa de memoria físico: presenta la
correspondencia entre cada una de las direcciones
y la pastilla física que las contiene. Es un mapa
hardware.
9.9. Mapas de memoria
Mapa de memoria de un sistema con
microprocesador Direcciones Mapa de memoria
Decimal Hexadecimal Funcional Físico
0000
2047
0000
07FF
RAM básica
variables y pila
Pastilla 1
RAM 2 K x 8
2048
4095
0800
0FFF
RAM general
programas
Pastilla 2
RAM 2 K x 8
Zona no
utilizada
40960
49151
A000
BFFF
Interfaz
Entrada/Salida
Pastillas
diversas
Zona no
utilizada
61440
63487
F000
F7FF
ROM opciona
aplicaciones
Pastilla 3
ROM 2 K x 8
63488
65535
F800
FFFF
ROM básica
arranque
Pastilla 4
ROM 2 K x 8
9.9. Mapas de memoria
Implementación de mapas de memoria
Implementar un mapa de memoria es diseñar un
circuito combinacional denominado lógica de
selección, que servirá para que la CPU active en
cada momento una sola pastilla de memoria,
mediante los pines de selección de chip. La lógica
de selección será la encargada de que cada pastilla
resulte activada cuando en el bus de direcciones
esté presente alguna dirección perteneciente a
dicha pastilla.
En el siguiente apartado vamos a estudiar la
memoria y su lógica de selección dentro de un
sistema microprogramable basado en el micro
6502.
9.10. Ejemplo práctico
RAM: 2K x 8 bits. Posee 11 líneas de
direcciones (A0-A10) y 8 de datos. Además,
dispone de habilitación escritura (WE),
habilitación de salidas (OE) y selección de
chip (CS).
9.9. Mapas de memoria
ROM: Chip de EPROM de 8 bits y 2K.
· A0-A10: Líneas de direcciones
· D0-D7: Salida de datos
· CE: Habilitador de la pastilla
· OE: Habilitador de salidas
· PGM Condición de programación
· Vcc Voltaje de alimentación +5.0 Volts
· Vss Terminal de tierra 0.0 Volts
· Vpp Voltaje de programación
· NC No conexión
9.10. Ejemplo práctico
Mediante el bloque
decodificador, la CPU
selecciona el
componente con el cual
transferirá datos.
Los circuitos U11, U12 y
U13 son decodificadores:
U12-U13: Decodificadores de 3
a 8 líneas.
U11: Doble decodificador 2 a 4.
Circuito de decodificación de memoria
9.10. Ejemplo práctico
Los 64 KB se dividen en 8 zonas de 8 KB mediante U13:
De las anteriores, se asignan para el equipo:
Área 0000H a 1FFFH ...... Asignada a RAM (8 K)
Área A000H a BFFFH ...... Asignada a E/S (8 K)
Área E000H a FFFFH....... Asignada a ROM (8 K)
RAM: Dividimos los 8K en 4 partes de 2K mediante U11:
selecciona la memoria básica; la ampliación.
en J1 para ampliación externa.
9.10. Ejemplo práctico
ROM: Al igual que con la RAM, dividimos los 8K en 4
partes de 2K, con la otra mitad de U11:
: E000H a EFFFH; Ampliación externa.
: E800H a EFFFH; Ampliación externa.
: F000H a F7FFH; ROM básica y prácticas.
: F800H a FFFFH; ROM básica
Tanto en RAM como en ROM, las líneas A0...A10
controlan las decodificaciones internas.
9.10. Ejemplo práctico
E/S: Ahora, los 8K se dividen en
porciones de 1K con U12.
y seleccionan los circuitos de E/S (
6532 y 6522).
A000H... A3FFH;
A400H....A7FFH
Las líneas correspondientes a A800H-AFFFH, van a
J1 para ampliación externa.
El resto son ignoradas.
