Sumadora Digital

5/12/2018 Sumadora Digital - slidepdf.com

http://slidepdf.com/reader/full/sumadora-digital 1/18

DDDEEEPPPAAARRRTTTAAAMMMEEENNNTTTOOO DDDEEE LLLAAABBBOOORRRAAATTTOOORRRIIIOOOSSS GGGUUUIIIAAASSS DDDEEE LLLAAABBBOOORRRAAATTTOOORRRIIIOOO DDDEEE SSSUUUMMMAAADDDOOORRRAAA DDDIIIGGGIIITTTAAALLL

GUIAS ÚNICAS DE LABORATORIO

SUMADORA DIGITAL

AUTOR: ALBERTO CUERVO

SANTIAGO DE CALIUNIVERSIDAD SANTIAGO DE CALI

DEPARTAMENTO DE LABORATORIOS




SUMADORA DIGITAL

IntroducciónEl artículo presente describe una pequeña sumadora para una caja registradora quepuede ser implementada por estudiantes durante el semestre en que cursan un primernivel de circuitos digitales.

El sistema digital descrito es apropiado como proyecto práctico de esta asignatura parareforzar los conocimientos adquiridos en la operación de los distintos circuitosintegrados digitales disponibles en el mercado. En el mismo se emplean registros dedesplazamiento, codificadores, decodificadores BCD/7segmentos, sumadores ycompuertas lógicas de distintos tipos.

Planteamiento del problema.Se debe diseñar una sumadora cuyo panel frontal tenga los elementos que se muestranen la figura 1.

Tecladodecimal

0

1 2 3

4 5 6

7 8 9

Display

Figura1. Panel frontal de la sumadora digital.

Sumar Total Bdisp Btot

luz

error

LED

Las funciones de cada uno de estos elementos serán las siguientes.“Teclado” : coloca una cantidad de 4 dígitos decimales en el display. Estos dígitos debenir apareciendo en el display a medida que se vayan tecleando, comenzando por laposición de las unidades.

Por ejemplo si se teclea el número 87, al teclear el 8 éste aparece en la posición de las

unidades. Posteriormente al teclear el 7, éste aparece en la posición de las unidades y el8 pasa a la posición de las decenas, etc.

“Display” : visualiza una cantidad colocada con el teclado numérico o un totalacumulado. Los 0s a la izquierda no deben aparecer. Por ejemplo, si la cantidadtecleada es 674, entonces el display que visualiza los millares debe permanecerapagado. Cuando se borre el display sólo debe aparecer 0 en la posición de las unidades.




“Tecla de Sumar” : suma el número que aparece en el display con el total que hayacumulado para producir un nuevo total.“Tecla de Total” : Mueve el total que hay acumulado al display para ser visualizado“Tecla Bdisp” : Borra el display“Tecla Btot” : Borra el total acumulado.“Error”: LED que al iluminarse indica que se ha efectuado una suma que sobrepasa lacapacidad de 4 dígitos del sistema.

Diagrama funcional.El diagrama funcional para dar solución al planteamiento del problema se muestra en lafigura 2.

En esta figura se utiliza un registro de entrada de 4 dígitos decimales que alimenta eldisplay. En este registro se almacena en forma paralela el dato proveniente del registrodel total, o en forma serial el dígito tecleado desplazando los dígitos decimales unaposición hacia la izquierda.

El sumador se encarga de sumar los números de 4 digitos decimales del registro deentrada y del registro del total para producir un nuevo total almacenado. Por tanto, lasalida de este sumador va a la entrada del registro total para ser almacenada en formaparalela.

La salida del registro total también va a la entrada paralela del registro de entrada paramover el total acumulado a este último y visualizarlo en el display.




Display

4 dígitos

Registro de entrada

de 4 dígitos decimales

Registro del total

de 4 dígitos decimales

Sumador decimalde 4 dígitos

dígito tecleado

en BCD

Teclado

16 bits

16 bits

16 bits

16 bits16 bits

4 bits

DAV

reloj

reloj

16 bits

Teclas

Sumar

Total

Bdisp

Btot

Figura 2. Diagrama funcional

Error

Csal

Csal: acarreo final

del sumador

De acuerdo con lo anterior, las distintas teclas del sistema deben provocar las siguientesacciones.

“Tecla Sumar” : produce un pulso de reloj al registro del total estando colocado elmismo en el modo de carga en paralelo. Con esto se almacena en este registro la salidadel sumador, esto es, la cantidad que se visualiza en el display más el total que estabaacumulado.

“Tecla de Total”: coloca al registro de entrada en el modo de carga en paralelo y aplicaun pulso al reloj de este registro. Con esto se almacena en el registro de entrada elcontenido del registro del total y se visualiza esta cantidad en el display.

“Teclas numéricas del teclado”: genera el código BCD del dígito presionado, el cual seaplica a la entrada para desplazamiento a la izquierda del registro de entrada. Coloca aeste registro en el modo para desplazamiento a la izquierda y le aplica un pulso de reloj.También genera el pulso DAV : “Dato válido” cuando se presione cualquier tecla.

“Tecla Bdisp”: borra o limpia el registro de entrada que alimenta al display.“Tecla Btot” : borra al registro del total.




Teclado.El teclado debe generar en su salida el codigo BCD del dígito decimal cuya tecla hayasido presionada e igualmente generar el pulso DAV indicando que se ha presionado unatecla cualquiera del teclado.

Todo switch o tecla mecánica está sujeta a generar lo que se conoce como ruido derebote como se muestra en la figura 3.

+5v.

R

12

salida

ruido derebote

salida

salida

tiempo

tiempo

(a)

(b)

(c)

t1

en t1 se presiona el switch

Figura 3. (a) circuito, (b) señal ideal y (c) señal real

presión

Cuando el switch se encuentra abierto, la salida del inversor se encontrará en 0 lógico yaque su entrada se encuentra conectada a +5v. (1 lógico) a través de la resistencia Rcomo se muestra en la figura 3.

Suponga que en el instante t1 se presiona el switch para cerrarlo. Al hacer contacto lalámina móvil con el pin 2 se coloca tierra (0 voltios) a la entrada del inversorcolocándose la salida del mismo en 1 lógico como se muestra en la figura 3b.

Sin embargo, al golpear la lámina móvil el punto 2, ésta rebota encontrándose el switchcerrado y abierto repetidamente hasta que definitivamente se quede cerradogenerándose por tanto la señal que se muestra en 3c.

La frecuencia con que rebota el switch es relativamente alta y el tiempo que demora elruido de rebote en la mayoría de los switches encontrados varía entre 10 y 20milisegundos.

Este ruido puede causar muchos inconvenientes. Así por ejemplo, si se presiona la tecla

#5 del teclado y el pulso DAV tiene ruido de rebote, se aplicarían muchos pulsos al relojdel registro de entrada y el display se llenaría completamente de 5s.Una forma de eliminar este problema es colocando un capacitor a través del switchcomo se muestra en la figura 4.




tecla nC

0.47

microfaradios

+

+5v.

I

IIL

100KOhmios

R

Inversor CMOSentrada tipo

Schmitt-Trigger

salida

voltaje en la

entrada del inversor

con capacitor

sin capacitor

salidat1

switch

abierto

CD40106B

VpVn

Figura 4. Circuito para eliminar el ruido de rebote.

En esta figura se utiliza un capacitor para impedir que el voltaje de entrada del inversoralcance el valor Vp, el cual es el nivel del voltaje de entrada en el inversor para el cualla salida experimenta una transición de 1 a 0 lógico. Este inversor debe ser CMOS, noTTL.

Si fuese TTL, la corriente IIL del inversor contribuiría a cargar el capacitor másrápidamente cuando la tecla se abre. En un circuito CMOS, IIL ≈ 0.Como la duración del rebote en la mayoría de los switches encontrados en la prácticavaría entre 10 y 20 milisegundos, se utilizó una constante de tiempo RC = 100x0.47 = 47milisegundos, lo suficientemente grande para lograr el objetivo propuesto.

De acuerdo con lo anterior, el circuito del teclado quedará como se muestra en la figura

5, en la cual se ha utilizado un codificador para obtener a la salida de éste el código BCDde la tecla que se presione.




+ 5v.

...

.

.

.

tecla 0tecla 1

I0I1I2

I9

tecla 2

tecla 9

Teclado

D0

D1

D2

DAV

D3

.

.

.

codificador

R

C

al registrode entrada

C D 4 0 1 0 6 B

Figura 5 Circuito del teclado

C: 0.47 microfaradiosR: 100 KOhmios

Cuando se presiona una tecla, se activa con un 1 la entrada correspondiente delcodificador y éste genera en su salida el código BCD de su entrada activada.Esta salida D3D2D1D0 irá a la entrada serial del registro de entrada. Con cualquier teclaque se presione la señal DAV se hace 1. Cuando se suelte la tecla, DAV regresa a 0

obteniéndose un pulso en esta salida.

Codificador del tecladoEl circuito del codificador del teclado mostrado en la figura 6 puede ser fácilmenteobtenido a partir de la tabla nº 1.De acuerdo con esta tabla las funciones de salida del codificador serán las siguientes:D3 = I8 + I9 D2 = I4 + I5 + I6 + I7 D1= I2 + I3 + I6 + I7 D0 = I1 + I3 + I5 + I7 +I9De acuerdo con la definición de DAV, esta señal es igual a:DAV = I0 + I1 + I2 + I3 + I4 + I5 + I6 + I7 + I8 + I9

Entradas al codificador Salidas delcodificador

Número de la teclapresionada

I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 D3

D2

D1 D0

0 1 0 0 0 0 0 0 0 0 0 0 0 0 01 0 1 0 0 0 0 0 0 0 0 0 0 0 12 0 0 1 0 0 0 0 0 0 0 0 0 1 03 0 0 0 1 0 0 0 0 0 0 0 0 1 14 0 0 0 0 1 0 0 0 0 0 0 1 0 0




5 0 0 0 0 0 1 0 0 0 0 0 1 0 16 0 0 0 0 0 0 1 0 0 0 0 1 1 0

7 0 0 0 0 0 0 0 1 0 0 0 1 1 18 0 0 0 0 0 0 0 0 1 0 1 0 0 09 0 0 0 0 0 0 0 0 0 1 1 0 0 1

Tabla 1. Tabla del codificador

I0I1I2I3I4I5I6

I7I8I9

codificador

D3 D2 D1 D0

DAV

Figura 6. Circuito del codificador del teclado

OR de 2 entradas: CD4071BOR de 4 entradas: CD4072BOR de 8 entradas: CD4078B

Registro de entradaEl registro de entrada debe almacenar 4 dígitos decimales para un total de 16 bits.Igualmente debe tener la posibilidad de cargar un dato presente en su entrada paraleloy desplazar el dato una posición a la izquierda. Teniendo esto presente se seleccionó elregistro de desplazamiento bidireccional con capacidad de carga en paralelo de 4 bits74LS194A. Harán falta 4 de estos circuitos integrados para formar el registro de entrada.Las características del CI 74LS194A se muestran en la figura 7.




relojCLR

SR SER

S1A B C D

QA QB QC QD

SL SER

3 4 5 6

792

1

10

11

15 14 13 12

74LS194A

Descripción:

A,B,C,D : entradas de datos en paralelo.QA,QB,QC,QD : salidas de datos en paralelo

CLR : entrada asincrónica de borrado, se activa con 0.SR SER : entrada serial para desplazamiento a la derecha

SL SER : entrada serial para desplazamiento a la izquierdaS1S0 : Modo de operación

S0

S1S0

0 0

0 11 0

11

no opera

desplaza a la derechadesplaza a la izquierda

carga en paralelo los datos deentrada

Las operaciones anteriores seefectúan en sincronismo con el

f lanco posi t ivo de los pulsosaplicados a la entrada de reloj

Figura 7. Registro de desplazamiento bidireccional de 4 bits

En la figura 8 se muestra como se establece el modo de operación en el registro deentrada, así como se excita su entrada de reloj y su entrada de borrado.El registro de entrada se debe borrar cuando se presione la tecla Bdisp (Bdisp=1) , por loque Bdisp´ alimenta las entradas de CLR´ de los 4 CI 74LS194A.Se debe cargar el dato presente en sus entradas en paralelo o en sus entradas seriales sise presiona la tecla del total o una tecla del teclado numérico, por lo que se utiliza unacompuerta OR como se muestra alimentada por Total y DAV. Los 4 inversores tienencomo misión demorar el pulso aplicado al reloj del registro para que ocurra cuando ya sehayan establecido las entradas S1S0 y las entradas al mismo.

DAV

Total74LS194A 74LS194A 74LS194A 74LS194A

CLR CLR CLR CLR

S0S1

S0S1

S0S1

S0S1

Bdisp

1/4 74ACT32CD40106B

Figura 8. Registro de entrada mostrando la excitación del reloj, el modo de

operación y CLR

Observe que si se presiona una tecla del teclado numérico, DAV =1 (Total=0) y el registroqueda en el modo de desplazamiento a la izquierda con S1S0 = 10. Por otro lado si se




presiona la tecla Total, Total =1 (DAV = 0) y el registro queda en el modo de carga enparalelo con S1S0 = 11.

A B C D A B C D A B C D A B C D

QA QB QC QD QA QB QC QD QA QB QC QD QA QB QC QD

SL SER SL SER SL SER SL SER

DAVTotal

S1S0 S0

S1 S1S0 S0

S1

Bdisp

dato de entrada en paralelodel registro del totaldígito decimal

de mayor orden

dígito decimal

de menor orden

dato de salida en paralelo

al sumador decimal y al display

dígito decimalde mayor orden

dígito decimalde menor orden

delteclado

D3D2D1

D0

CLR CLR CLR CLR

SR SER no se utiliza

1/4 74ACT32

CD40106B

S3S2

S1S0

S3S2

S1S0

S3S2

S1S0

S3S2

S1S0

4 CI 74LS194A

(CMOS)

(CMOS)

T3T2T1T0 T3T2T1T0 T3T2T1 T0 T0T1T2T3

Figura 9 Circuito del registro de entrada.




De acuerdo con todo lo anteriormente expuesto, el circuito del registro de entradaquedará como se muestra en la figura 9, en la que se debe observar que cada circuitointegrado 74LS194A está encargado de almacenar los bits enésimos de los cuatro dígitosdecimales. Esto es, el circuito integrado (CI) de menor orden del extremo derechoalmacena el bit0 de cada dígito decimal, el siguiente CI el bit1, etc.

Registro del total Igualmente el registro del total estará compuesto por 4 CI 74LS194A para almacenar loscuatro dígitos decimales del total acumulado.

T3 T2 T1 T0 T3 T2 T1 T0 T0T3 T2 T1 T3 T2 T1 T0

dígito decimal

de mayor orden

dígito decimal

de menor ordendato de salida en paralelo del registro del total

al registro de entrada y al sumador digital

F3 F2 F1 F0 F3 F2 F1 F0 F3 F2 F1 F0 F3 F2 F1 F0

dígito decimal

de mayor orden

dígito decimal

de menor orden

del sumador decimal

A B C D A B C D A B C D A B C D

QA QBQC QD

S1S0

CLR

SR SER SL SER

74LS194A

QA QBQC QD QAQBQC QD QAQB QC QD

S1S0SR SER

CLR

SL SER

74LS194A

S1S0SR SER

CLR

SL SER

74LS194A

S1S0SR SER

CLR

SL SER

+5v. 4.7 Kohmios

de la tecla

Sumar

74LS194A

Btotde la tecla

Figura 10. Circuito del registro del total

El reloj de este registro estará alimentado por la señal Sumar (de la tecla del mismonombre), para que cuando se presione esta tecla se almacene en este registro el datoparalelo que hay en su entrada, es decir, la salida del sumador decimal.

Por tanto el modo de operación S1S0 se colocará en 11 fijoLa señal Btot´ alimentará la entrada de borrado de este registro para que se limpiecuando se presione la tecla Btot.

El circuito completo de este registro se muestra en la figura 10.

Sumador decimal.Este circuito es el encargado de sumar los números de 4 dígitos decimales provenientesdel registro de entrada y del total.Cuando se suman dos dígitos decimales representados en el código BCD en un sumadorbinario la respuesta que se obtiene puede no estar en el código BCD, por lo que habríaque efectuar una corrección.




Ejemplos: corrección1.- 8 1000 1101

+ 5 + 0101 + 011013 1101 : resultado incorrecto, se suma 6 1 0011 : 3

2.- 9 1001 0001+ 8 +1000 + 011017 1 0001 : resultado incorrecto, se suma 6 0111 : 7

De los ejemplos anteriores se puede observar que la corrección consiste en sumar elnúmero 6 (0110) al resultado incorrecto si se dan las siguientes condiciones:a.- si hubo un acarreo al efectuar la suma como en el ejemplo 2b.- o si no hubo acarreo y el resultado fue mayor que 9 (1001) como en el ejemplo 1.En ambos casos se produce un acarreo = 1 que hay que sumarlo con los dos dígitosdecimales de mayor orden siguientes.

Estas consideraciones deberán ser tenidas en cuenta en el momento de diseñar unsumador que sume números decimales de 1 dígito.

El diagrama del sumador de 4 dígitos decimales será como se muestra en la figura 11, elcual está compuesto por 4 sumadores decimales de 1 dígito.En la figura 11, Cin y Cout son las entradas y salidas de acarreo de cada sumadordecimal de 1 dígito y Csal es el acarreo final que se produce en la 4ª posición.

Sumadordecimal

de 1 dígito

Sumadordecimal

de 1 dígito

Sumadordecimal

de 1 dígito

Sumadordecimal

de 1 dígito

Cin Cin Cin CinCout Cout Cout CoutCsal

F3 F2 F1 F0 F3 F2 F1 F0 F3 F2 F1 F0 F0F1F2F3

S3S2

S1S0

S3 S1 S1S3 S3 S1S2 S2 S2S0 S0 S0

T3T2

T1T0

T3T2

T1T0

T3T2

T1T0

T3T2

T1T0

Figura 11. Sumador decimal de 4 dígitos

salidas del sumador decimal

a las entradas del registro del total

entradas del sumador decimalde las salidas del registro de entrada y del registro del total

dígito demayor orden

dígito demenor orden

dígitos de

mayor orden

dígitos de

menor orden




Para implementar el sumador decimal de 1 dígito harán falta dos sumadores binarios de4 bits, el primero sumará los dos dígitos decimales y el segundo sumará el número 6(0110) al resultado del primer sumador binario en aquellas situaciones que haya queefectuar una corrección.

Si se denomina por x la señal que indique si un número cualquiera N : N3N2N1N0 esmayor que 9, se obtiene que x = N3N2 + N3N1 como se muestra en el mapa de Karnaughde la figura 12. En esta figura se ha obtenido la señal x con 3 compuertas NANDs 74LS00.

N3N2

N1N0 00 01 11 10

00

01

11

10

0 0

0 0

0 0

0 0

0

0

1

1

1

1

1

1

x = N3N2+ N3N1

N3N2

N1

x

1/4 74LS00

1/4 74LS00

1/4 74LS00x=1 : N mayor que 9

Figura 12. Obtención de la indicación de que un número es mayor que 9

circuito

Se utilizarán 2 CI 74LS283 que son sumadores binarios de 4 bits para implementar elsumador decimal de 1 dígito. El circuito de este último se muestra en la figura 13, en lacual se puede observar que en el segundo sumador se le suma el número 6 (0110) a lasalida del primer sumador binario si hay un acarreo a la salida del primer sumador o six=1 (resultado a la salida del primer sumador, donde se suman los dos dígitos decimales,

es mayor que 9).




3 2 1 0

3 3

3

2 2

2

1 1

1

113 3

0 0

00

0

2 2

x

Cout

CinCI

CI

CO

CO

1115 2 6 1214 3 5

10 13 1 4

79

74LS283

74LS283

1/4 74LS00

1/4 74LS00

1/4 74LS00

1/4 74LS32

F3 F2 F1 F0

S3S2

S1S0

T3T2

T1T0

entradasde las salidas de los registros

de entrada y del total

salidasa las entradas del

registro del total

Figura 13. Circuito del sumador decimal de 1 dígito

Como el sumador decimal de 4 dígitos está compuesto de 4 circuitos como el de la figura13, se necesitarán 8 CI 74LS283, 3 CI 74LS00 y 1 CI 74LS32.

DisplayPara implementar el display de 4 dígitos, se utilizarán 4 CI 74LS47 como se muestra en lafigura 14. Estos CI son decodificadores BCD/7 segmentos de colector abierto.




NTE3050ánodo común

común común común común

NTE3050 NTE3050 NTE3050

+5v.

a b c d e f g b eda fc cbag gfed baa

edc f

b

g

g

e

d

c

f

dp dp dp dp

D C B A D C B A D C B A D C B ALT LT LT LTRBIBI/RBO

a b c d e f g

+5v.

4.7K

S3 S2 S1 S0 S0 S0 S0S2 S2 S2S1 S1 S1S3 S3 S3

de las salidas del registro de entradadígito de

mayor ordendígito de

menor orden

RBIBI/RBO BI/RBO BI/RBO

RBI RBI

gba d dc fe ba fc be g da fc ge

6 2 1 7

13121110 15149

136 1 10 8 7 2 11

14

220

ohmios

35

4

Figura 14. Circuito del display

74LS47 74LS47 74LS47 74LS47

74LS47 : decodificador BCD/ 7 segmentos

En el circuito 74LS47, si RBI´=0 y sus entradas DCBA=0000, las salidas abc…g se colocanen 11111111 apagándose el indicador numérico NTE3050 y generando un 0 en su salidaRBO´. Por tanto, en el dígito de mayor orden la entrada RBI´ tiene colocado un 0 fijopara que el indicador numérico permanezca apagado si sus entradas DCBA=0000.

El indicador numérico siguiente debe apagarse si sus entradas son 0000 y el dígito de laizquierda de un orden mayor = 0. Por tanto, la salida RBO´ del decodificador del dígitode mayor orden se lleva a la entrada RBI´del decodificador del dígito siguiente y asísucesivamente, con excepción del decodificador del dígito de menor orden que debeiluminarse siempre.

Similarmente, todas las entradas LT´ (lamp test) son colocadas en 1 fijo para que seencuentren inactivas.




LED indicador de errorEste LED debe iluminarse cuando se presione la tecla Sumar y el dígito que aparece en eldisplay al sumarse con el total acumulado sobrepasa la capacidad de 4 dígitos delsistema digital. Cuando esto ocurre, la salida Csal del sumador digital se encuentra en 1lógico. Por tanto, se utilizará Csal para colocar a un flipo-flop en 1 cuando ocurra elpulso de sumar como se muestra en la figura 15. Cuando este flip-flop se encuentre en1, se iluminará el LED ya que está colocado a la entrada Q´. El LED se apagará cuando seapriete la tecla de borrar el total, el cual es un resultado incorrecto.

D

Csal

Del sumadordigital

Btot

CLR

PREQ

Q

LED

220

ohmios

+5v.

1/2 74LS74A

74LS74A: 2 flip-flops tipo D

Sumar

1

2

3

4

5

6 Error

pin 7: tierra pin 14: Vcc

Figura 15. Circuito del LED de error.

Teclas de Sumar, Total, Borrar total (Btot) y borrar display (Bdip).Los circuitos de estas teclas son idénticos a los de las teclas del teclado decimalnumérico, con la correspondiente red RC para eliminar el ruido de rebote. Figura 16.Observe que la R y la C en las teclas de borrar el total y el display se han intercambiado

para obtener el complemento de estas señales, es decir Btot´ y Bdip´.

Instante inicial.Es conveniente que cuando se cierre el switch on/off que suministra los 5 voltios alsistema digital, los registros de entrada y del total comiencen con el número 0000 dec almacenado en los mismos. Algo similar se puede plantear para el flip-flop que manejael LED de error, éste debe comenzar en el estado 0 para que el LED esté apagadoinicialmente.




100 K 100 K

100 K 100 K

Todos los capacitores son de0.47 microfaradios/ 6.3 v.

Sumar Total Btot Bdisp

Sumar

Total

Btot

Bdisp

74ACT14

+5v.

Figura 16. Circuitos individuales de las teclas

Por tanto, se puede utilizar una red RC como se muestra en la figura 17 que alimente lasentradas de borrado de estos registros y del flip-flop.

Registro de entrada Registro total

Flip-flop delLED de error

A la alimentación de +5v

del sistema digital

Btot

Bdisp

10 microfafadios

22 Kohmios

Switch

ON/OFF+5v.

CLR CLR CLR

+

Figura 17. Colocación de un estado inicial

1/4 74LS081/4 74LS08

Consideraciones finales.La sumadora digital descrita consta solamente de 4 dígitos decimales con el objetivo deminimizar el número de circuitos integrados requeridos, pero el diseño presentadopuede ser fácilmente extendido a 8 ó 12 dígitos decimales.




Se deja al lector creativo extender el diseño que se presenta en este artículo a una cajaregistradora que pueda colocar el cambio, esto es, que se pueda colocar en el display lacantidad que suministra el cliente y de acuerdo con el total almacenado coloque elcambio que se le debe dar al mismo. Para esto, el circuito aritmético además de sumardebe ser capaz de efectuar la resta.

Bilbliografía1. Texas Instrumets, www.ti.com2. M. Morris Mano, “Logic and Computer Design Fundamentals”, Prentice-Hall, 1997.3. J.F. Wakerly, “Digital Design Principles and Practices”, 2ª ed., Englewood Cliffs,

NJ: Prentice-Hall, 1984.4. Alberto Cuervo, “Sistema Digital con Memoria EPROM”, Revista INGENIUM de

Ingenierías nº 5, Universidad Santiago de Cali, octubre 2005.

Documents

Sumadora Digital