ESCUELA POLITCNICA DEL EJRCITOEXTENSIN LATACUNGA.DEBERES DE CIRCUITOS DIGITALES.Los deberes debern ser presentados a tres das hbiles antes del examen, en formato digital las simulaciones en proteus, y el desarrollo de los diseos en Word.El formato digital deber tener la siguiente configuracin:Directorio Raz: Nombre y Apellido del estudiante.Archivo en proteus: Ejercicio_#Archivo en Word: Ejercicio_#El trabajo se entrega en un CD con Caratula que identifique la Carrera, La asignatura: Circuitos Digitales, Tema: Deberes, Periodo Febrero Julio 2013, Nivel: Entregar el CD en una Caja, igualmente con caratula, en un solo CD se agrupara todos los trabajos.Ejercicio_#1
1. Disear un decodificador numrico BCD a 7 Segmentos mediante la utilizacin de Compuertas, El mtodo de simplificacin debe ser por mapas de Karnaugh.#ABCDabcdefg
000001111110
100010110000
200101101101
300111111001
401000110011
501011011011
601100011111
701111110000
810001111111
910011110011
A1010XXXXXXX
B1011XXXXXXX
C1100XXXXXXX
D1101XXXXXXX
E1110XXXXXXX
F1111XXXXXXX
AB00011110
CD
0010x1
0101X1
1111Xx
1010xX
AB00011110
CD
0011x1
0110X1
1111Xx
1010XX
AB00011110
CD
0011X1
0111X1
1111Xx
1001XX
c =
AB00011110
CD
0010X1
0101X0
1110Xx
1011XX
AB00011110
CD
0010X1
0100X0
1100Xx
1011XX
e=
AB00011110
CD
0011x1
0101X1
1100Xx
1001XX
f =
AB00011110
CD
0001x1
0101X1
1110Xx
1011XX
g =
Ejercicio_#2
2. Realizar las conexiones necesarias para obtener un sumador de 2 nmeros a 4 bits cada uno, utilizando circuitos integrados 74LS83, 74LS85, que sean necesarios y visualizar la respuesta en dos display de 7 segmentos.
Ejercicio_#3
3. Disear un decodificador a 16 segmentos, que me permita visualizar en un display, una a una las letras de su primer nombre, aplique mapas de Karnaugh para la simplificacin de funciones.EntradasSalidas
ABCA1A2BCD1D2EFG1G2HIJKLM
J0001100010000010010
E0011100111111000000
N0100011001100100100
N0110011001100100100
Y1000000000000101010
101XXXXXXXXXXXXXX
XX
110XXXXXXXXXXXXXXXX
111XXXXXXXXXXXXXXXX
AB00011110
C
0010x0
0110Xx
AB00011110
C
0001x0
0101Xx
AB00011110
C
0010x0
0110Xx
AB00011110
C
0001x0
0111Xx
C
C
AB00011110
C
0001x1
0101XX
AB00011110
C
0001x0
0101XX
AB00011110
C
0010x1
0100XX
Ejercicio_#4
4. Un sistema automtico de riego funcionar si se cumplen las siguientes condiciones:Que el depsito de agua que alimenta el circuito de riego no est vaco, que no est lloviendo en ese momento y que haya oscurecido lo suficiente para reducir la evaporacin del agua de riego.Para inyectar agua en la tubera de riego se dispone de una electrovlvula (salida) que, si est activada, deja pasar el agua al sistema de riego, bajo el funcionamiento de varios sensores.Un interruptor de boya flotante en el depsito: A = 1 si queda agua, A = 0 no queda agua. Un sensor de humedad para detectar la lluvia: B = 1 llueve, B = 0 no llueve. Un sensor de luz con LDR: C = 1 es de da, C = 0 es de noche.Construya la tabla de verdad y exprese su funcin lgica mediante la utilizacin de Multiplexores.
Tabla de VerdadEntradas: A,B,CSalidas: FABCF
0000
0010
0100
0110
1001
1010
1100
1110
Funcin:
Ejercicio_#5
5. Realizar las conexiones necesarias para realizar un probador de transistores NPN y PNP mediante la utilizacin del LM555.
Ejercicio_#66. Disear el flip- flop RS, mediante compuertas NAND.TABLA DE FUNCIONAMIENTO
SRQ
00Se mantiene
010
101
11Ambiguo
TABLA DE EXCITACIN
Q0Q+RS
00X0
0101
1010
110X
TABLAS DE ESTADO
Q0RSQQ0RSQ'
00000001
00110010
01000101
011X011X
10011000
10111010
11001101
111X111X
Ejercicio_#7
7. Realizar un circuito utilizando LM555 que cumpla la siguiente funcin.Encender un led Amarillo por un periodo T, al presionar un pulsador, y durante este periodo T que se encuentra encendido el led amarillo, hacer parpadear un led Rojo cuatro veces. Luego el sistema espera otro pulso. El sistema puede ser reseteado en cualquier momento.
Figura 1: Seal de salida.
T=11ST= ln3*C*R
R=33765.20308 T1=1sT2=2s
R1=3069.563917 T2=ln2*C*(R1+R2)
R2=3069.563917
Ejercicio_#8
8. Para el multiplexor de la figura 2, determine la tabla de verdad, en los siguientes casos:Siendo Z la salida, E habilitacin del integrado, S0 S1 S2, entradas de seleccin, I0 I1 I2 I3 I4 I5 I6 I7 entradas de datos.
Figura 2: Multiplexor 8 a 1
Tabla 1: Tabla de verdad~ES2S1S0I0I1I2I3I4I5I6I7~ZZ
00100101100110
01011011100110
10001011100101
11101011011101
01110101100110
10101011011101
Ejercicio_#9
9. Un sistema electrnico de alarma est constituido por cuatro sensores a, b, c y d. La alarma debe dispararse cuando se activen tres o cuatro sensores. Si se activan slo dos sensores su disparo es indiferente. La alarma nunca debe dispararse si se activa un solo sensor o ninguno. Por ltimo y por razones de seguridad, se deber activar si a = 0, b = 0, c = 0 y d = 1. Disee el circuito de control para esta alarma con el menor nmero posible de compuertas, Utilice mapas de karnaugh para la simplificacin.
Entradas: a,b,c,dSalida:FTabla de VerdadabcdF
00000
00011
00100
0011x
01000
0101x
0110x
01111
10000
1001x
1010x
10111
1100x
11011
11101
11111
ab00011110
cd
0000x0
011x1X
11x111
100x1X
Ejercicio_#10
10. El circuito de la figura 3 es un comparador binario de dos nmeros (A y B) de dos bits. Las salidas (S0, S1 y S2) toman el valor lgico de 1 cuando A>B, A