1
Microelectrónica
Tema 0: Introducción
Microelectrónica
l Rama de la Electrónica dedicada al diseño y desarrollo de dispositivos electrónicos extremadamente pequeños y que consumen muy poca energía.
l Se emplea con frecuencia como sinónimo de la tecnología de los circuitos integrados.
l Pero también incluye los circuitos híbridos y los MCM.
2
Microelectrónica
l Permite la fabricación de:− Resistencias.
− Condensadores.
− Transistores.
l No suele ser práctico integrar inductancias:− Ocupan demasiado.
− Sólo en circuitos de muy alta frecuencia (radio).
l Los circuitos sintonizados se logran con el uso de componentes piezoeléctricos.
Circuitos híbridos (I)lCircuito miniaturizado formado por una mezcla de componentes discretos y circuitos integrados sobre un mismo sustrato, normalmente cerámico.
lSe usan como un componente más del circuito impreso.
lIncluyen componentes que no pueden integrarse: magnéticos, cristales, grandes condensadores...
lDos tipos:− De película gruesa.
− De película fina.
3
Circuitos híbridos (II)
l Película gruesa:
− Es la tecnología más usada para la interconexión en circuitos híbridos.
− Conexiones y resistencias se imprimen a través de pantallas usando tintas o pastas conductoras.
− Los tamaños y tolerancias que pueden obtenerse son algo mayores que con la tecnología de película fina, pero queda compensado por su versatilidad.
− Es posible fabricar circuitos multicapa imprimiendo capas aislantes entre medias.
− Las tolerancia se pueden mejorar con cortes realizados con láser (laser trimming).
Circuitos híbridos (III)
l Película fina:− Deposición por evaporación física por rayo de
electrones.
− “Sputtering” o esparcido.
− Deposicion química en fase de vapor
l Permite un control fino de las dimensiones y los detalles.
l Tiene limitaciones en cuanto al tamaño de los componentes a los que se puede aplicar.
4
Circuitos híbridos (IV)l Ejemplos de conexiones y componentes en
circuitos híbridos:
Circuitos híbridos (V)
l Ejemplos de circuitos híbridos:
5
Módulos multi-chip
l MCM: Multi Chip Module.
l Varios circuitos integrados en un mismo encapsulado.
l Por ejemplo: Microprocesadores multinúcleo y su caché.
Historia de la Microelectrónica (I)
l El desarrollo de los CI está muy ligado al de los computadores.
l El Z3 (Konrad Zuse, 1941): 1ª máquina programable completamente automática.
l 2300 relés, 22 bits, reloj de 5 Hz. Aritmética en coma flotante.
6
Historia de la Microelectrónica (II)
l 1945: el 1er "bug“(bicho).
l Lo identificó Grace Murray Hopper en el Mark I.
l Una polilla atrapada en un relé.
l Desde entoces todos los programas pasan por el “debugging”.
Historia de la Microelectrónica (III)
l ENIAC: supuso un hito al ejecutar por 1ª vez código máquina.
l 167 m², 17.468 válvulas, 27 Tm, medía 2,4 m x 0,9 m x 30 m, 160 kW.
l Elevaba la temperatura de la sala hasta los 50ºC.
l Era poco fiable ya que las válvulas se fundían continuamente.
7
Historia de la Microelectrónica (IV)
l 1947: el primer transistor de contacto.
l Laboratorios de la Bell Telephone.
l Premio Nobel para Bardeen, Brattain y Shockley.
l En 1949 aparecen los primeros transistores bipolares (BJT).
Historia de la Microelectrónica (V)
l La “Tiranía de los números”:− En los 50, con los nuevos transistores era posible
construir circuitos mucho más complejos.
− Pero cada componente se conectaba a otro mediante cables soldados a mano.
− La longitud de los cables ralentizaba los circuitos y era casi imposible que no hubiese soldaduras defectuosas.
− La complejidad de los circuitos que podían realizarse físicamente estaba limitada.
8
Historia de la Microelectrónica (VI)l Verano de 1958: Jack Kilby
está sin vacaciones por ser “el nuevo” en los laboratorios de Texas Instruments.
l Trabaja en un proyecto para reducir el tamaño de los circuitos, aunque no le gusta el camino elegido por TI.
l Como está solo, decide probar su propia solución: fabricar el circuito y todos sus componentes del mismo monolito de Si y... funciona.
Historia de la Microelectrónica (VII)
l Jack Kilby recibió el premio Nobel en 2000 por su invención.
l También lideró el equipo que desarrolló la primera calculadora electrónica de mano, fabricada por Texas Instruments en 1967.
9
Historia de la Microelectrónica (VIII)l El circuito de Kilby tenía
problemas de orden práctico.
l Robert Noyce presentósu propia idea de circuito integrado medio año más tarde.
l Resolvía varios de ellos, principalmente cómo interconectar los componentes.
l Lo logró añadiendo una capa final de metal.
Historia de la Microelectrónica (IX)l Esto dejó el circuito
integrado listo para su producción en masa.
l Noyce fue cofundador de Fairchild Semiconductor e Intel.
l Se le considera coinventor del circuito integrado.
10
Historia de la Microelectrónica (X)
l 1960: aparece la tecnología bipolar:− La primera familia lógica con éxito comercial.
− Primera revolución de los CI.
− Permitió una gran densidad de integración.
− Dominó el mercado hasta los años 80.
l 1970: tecnología MOS:− El concepto de transistor MOS existía desde 1925,
pero era difícil de fabricar.
− La primera en utilizarse fue la CMOS, pero las limitaciones tecnológicas no la hacían práctica.
Historia de la Microelectrónica (XI)
l 1970: tecnología MOS:− La primera tecnología MOS usada a gran escala:
PMOS.
− En 1970 Intel inicio la 2ª revolución de los CI con el 1er microprocesador: el 4004 (4 bits) y la continuóen 1974 con el 8080 (8 bits) ambos de tecnología NMOS.
− El problema de la tecnología NMOS era su alto consumo.
− En 1970 también aparece la 1ª memoria de gran densidad (1 kbit).
11
Historia de la Microelectrónica (XII)
l Hoy en día la tecnología más usada es la CMOS (>80%). sus principales características son su bajo consumo y su robustez.
l También se han desarrollado otras tecnologías:− BiCMOS: combina la tecnología MOS y la bipolar.
− ECL (Emitter Coupled Logic): basada en etapas diferenciales.
− Arseniuro de Galio.
l Suelen reservarse para aplicaciones de alto rendimiento y muy alta frecuencia.
Circuitos integrados
l Fabricados sobre obleas de un monocristal de silicio de alta pureza.
l Etapas:− Formación de película.
− Fotolitografía.
− Dopado con impurezas.
− Pruebas.
− Encapsulado.
12
Circuitos integradosl Formación de una película:
− Generación de una película de óxido de silicio sobre la superficie de la oblea.
l Eliminación selectiva de la película de óxido por métodos fotolitográficos.
− Deposición de un barniz fotosensible sobre la capa de óxido.
− Exposición a luz UV a través de una máscara.
− Las zonas expuestas son eliminadas durante el revelado.
− La oblea se ataca con un ácido que elimina el óxido no protegido.
Circuitos integrados
l Dopado del silicio:− Los átomos del elemento dopante se incorporan a
las zonas donde el óxido no protege al silicio.
− El proceso se puede producir por difusión o implantación iónica.
l Crecimiento de una nueva capa de silicio y repetición del proceso.
− Se crean nuevas capas de silicio y se repite el proceso para generar estructuras complejas como transistores.
13
Circuitos integrados
l Metalización:− Creación de contactos.
− Los contactos se crean también con técnicas de fotolitografía.
− En el caso de circuitos complejos pueden necesarias varias capas de metalización.
l Pasivación
− El CI se protege pasivándolo con un recubrimiento de vídrio
Preparación del silicio
l Los CC.II. se fabrican a partir de monocristales casi perfectos de Si ultrapuro (>99.99999% o 7N+) cortados en obleas (wafers).
l El Si (26%) junto con el O (49%) son los elementos más abundantes de la corteza terrestre. La inmensa mayoría de las rocas son silicatos.
l Aun así, tardó en descubrirse (Berzellius, 1824) debido a su alta reactividad. En estado líquido llega a reaccionar con todos los elementos conocidos.
l Por ello resulta difícil de obtener y mantener puro.
14
Preparación del silicio
l La mayor parte de la producción se dedica a la fabricación de acero.
l A este Si en bruto (raw) se le denomina de grado metalúrgico (99%) o MG-Si. En 2006 se producían 4 MTm/año.
l Se obtiene por reducción con carbono del SiO2(cuarzo), que es abundante en estado casi puro:
l SiO2 + 2C + 2000ºC → Si + 2CO
l Se usa un horno de arco con electrodos de grafito y forrado con coque y alimentado con coque y arena de cuarzo.
Preparación del silicio
l También se añaden aditivos para evitar la formación de SiC que inutilizaría el producto y el horno.
l Para fabricar semiconductores el MG-Si debe purificarse hasta 1.000.000.000 de veces.
15
Preparación del silicio
l 1º, el Si se convierte en SiHCl3:en un reactor de “cama de fluido”:
l Si + 3HCl + catalizador + 300ºC→ SiHCl3 + H2
l El Triclorosilano obtenido es mucho más puro que el MG-Si. Se trata de un líquido que hierve a 31,8ºC.
l 2º, el SiHCl3 se destila para obtener hasta obtener una altísima pureza.
l 3º, se consigue Si de alta pureza con el proceso Siemens (1960) o como se denomina actualmente por “Deposición Química de Vapor” (CVD: ChemicalVapor Deposition.
Preparación del silicio
l Durante el proceso CVD se produce polisilicio dopado del que crecerán los monocritales.
l El reactor de polisilicio consite en una vasija al vacío y que contiene varillas de Si en “U” que
l Primero se calientan desde el exterior, desde los 1.000ºC el aumento de conductividad permite continuar el calentamiento haciendo pasar corriente eléctrica por las varillas.
l Cuando las varillas han alcanzado la temperatura de reacción, se introduce una mezcla de Triclorosilano, H2 y gases dopantes como AsH3 o PH3.
16
Preparación del silicio
l Para mantener la presión constante (pocos mbar) se evacúan constantemente los productos de la reacción.
l El polisilicio se deposita sobre las varillas de Si gracias a la reacción:
l SiHCl3 + H2 → Si + 3HCl
l Reacciones similares proporcionan cantidades muy pequeñas, pero muy precisas, de As, P o B que quedan incorporadas al polisilicio.
Preparación del silicio
17
Preparación del siliciol Aunque el proceso parece simple, no lo es:
− El Si debe mantenerse ultrapuro. Todos los materiales (incluyendo gases) deben serlo también.
− Los reactivos son muy peligrosos:l El AsH3 y el PH3 están entre las sustancias más tóxicas conocidas.
l El H2 y el SiHCl3 son muy inflamables si no directamente explosivos.
l Manejarlos y eliminar adecuadamente los residuos no es fácil ni barato.
− El control no es fácil: mientras que el flujo de hidrógeno estásobre 100 l/min, sólo se requieren ml/min de gases dopantes y aun así las cantidades han de ser precisas y la mezcla homogénea.
− Los carísimos reactivos deben aprovecharse al máximo.
Preparación del silicio
l El proceso es lento(sobre 1 kg/hr) y, por tanto, caro.
l Aun así, funciona y se producen más de 40kTm/año de polisilicio.
l La mayor parte lo consume en la actualidad la industria fotovoltáica.
l En 2007 se produjó la “Gran Crisis del Si”.
18
Preparación del silicio
l La concentración de impurezas en el Si obtenido es < 1 ppb.
l Las principales impurezas, aparte de las que se utilizan en el dopaje, son el O (1018 cm-3) y el C (1016
cm-3).
l Obtener Si con bajo contenido en O es difícil, porque el Si fundido sólo puede contenerse en cuarzo (SiO2) y aun este material se disuelve lentamente, contaminando el Si.
Silicio monocristalinol Cualquier defecto en la
estructura cristalina resulta fatal para un dispositivo microelectrónico.
l Es polisicio obtenido contiene muchos defectos y está formado por muchos cristales (policritalino).
l Es necesario obtener un único cristal casi perfecto.
Polisilicio amorfo
Silicio cristalino
19
l Un cristal puede tener muchos tipos de defectos y pueden producirse más durante su procesamiento.
l Los defectos causan pérdidas eléctricas y empeoranlas características de los dispositivos.
Defectos en un cristal
Fabricación de monocristales (I)l Crecimiento de cristales
Czochralski (CZ).
l El cristal se genera “tirando” de una semilla sumergida en Si justo por encima del punto de fusión (1417ºC).
l La velocidad de extracción y el perfil de temperatura determinan el diámetro.
l El resto de variables determinan su calidad y homogeneidad.
l El proceo tiene tanto “arte” como ciencia.
20
Fabricación de monocristales (I)l En el proceso tiene gran importancia el fenómeno de
la segregación de las impurezas.
l Las impurezas rebajan el punto de fusión del Si, por lo que tienden a quedarse en el fluido y eliminarse del cristal.
l Esto tiene dos caras:
− Por un lado permite refinar (purificar) aún más el Si.
− Por otro provoca que el dopado no sea homogéneo a lo largo del diámetro del cristal.
l Esto tiene implicaciones en la velocidad de extracción y en los elementos que pueden usarse como dopantes.
Fabricación de monocristales (II)
l Se usan sólo aquellos elementos con un bajo coeficiente de segregación.
l P, As, B.
21
Crystal seed
Molten polysilicon
Heat shield
Water jacket
Single crystal silicon
Quartz crucible
Carbon heating element
Crystal puller and rotation mechanism
Fabricación de monocristales (III)
Figure 4.10
Fabricación de monocristales (IV)
22
Fabricación de monocristales (V)
Photograph courtesy of Kayex Corp., 300 mm Si ingot
l Monocristal de Si obtenido por el método CZ.
l Un proceso alternativo es el de la “Zona Flotante”.
l Puede usarse tanto para el refino como para el crecimiento de un cristal.
Fabricación de monocristales (VI)
23
l Los dopantes y otras impurezas rebajan el punto de fusión de Si.
l Por tanto el cristal se empobrece en impurezas quequedan en el líquido.
l Eliminado la última capa en sucesivas pasadas se puede refinar aun más el Si.
Fabricación de monocristales (VII)
Fabricación de monocristales (VIII)
RF
Gas inlet (inert)�
Molten zone
Traveling RF coil
Polycrystalline rod (silicon)�
Seed crystal
Inert gas out
Chuck
Chuck
l Crecimiento de cristal en Zona flotante:
24
Crecimiento cristalCrecimiento cristal
ConformadoConformado
Corte obleasCorte obleas
Marcado y lijado del borde
Marcado y lijado del borde
AtacadoAtacado
PulidoPulido
LimpiezaLimpieza
InspecciónInspección
EmpaquetadoEmpaquetado
Pasos básicos preparación obleas (Wafers)
Planos Cristalográficos
Z
X
Y
(100)�
Z
X
Y
(110)�
Z
X
Y
(111)�
l En un cristal pueden definirse planos cristalográficos que contienen todos los nodos de la red.
l Estos cristales se identifican por índice de Miller.
l Para fabricar semiconductores, el Si debe cortarse siguiendo sus planos cristalográficos.
25
Aplanado del lateral
Amolado del diámetro
Preparación del cristal para amolar
Eliminación de la capa exterior
Sierra
Sierra de diámetro interno
26
Cristal original y detalle del corte
Marcado de la oblea
1234567890
Notch Scribed identification number
27
Identificación plano cristalográfico
Atacado químico de la superficie para restaurar los dañosocasionados por el corte
28
88 die200-mm wafer
232 die300-mm wafer
Tamaños de oblea típicos (uP de 1.5 x 1.5 cm )�
Pulido
29
Pulidora de doble cara
Upper polishing pad
Lower polishing pad
Wafer
Slurry
Figure 4.26
Medidas de calidad
• Dimesiones físicas• Planitud• Microrrugosidades• Contenido en
oxygeno• Defectos del cristal• Particulas• Resistividad
volumétrica.
30
Principales pasos del procesoMOS
Used with permission from Advanced Micro DevicesUsed with permission from Advanced Micro Devices
Oxidation(Field oxide)
Silicon substrate
Silicon dioxideSilicon dioxide
oxygen
PhotoresistDevelop
oxideoxide
PhotoresistCoating
photoresistphotoresist
Mask-WaferAlignment and Exposure
Mask
UV light
Exposed Photoresist
exposedphotoresistexposed
photoresist
GGS D
Active Regions
top nitridetop nitride
S DGG
silicon nitridesilicon nitride
NitrideDeposition
Contact holes
S DGG
ContactEtch
Ion Implantation
resis
tre
sist
resis
t
oxox D
G
Scanning ion beam
S
Metal Deposition and
Etch
drainS DGG
Metal contacts
PolysiliconDeposition
polysiliconpolysilicon
Silane gas
Dopant gas
Oxidation(Gate oxide)
gate oxidegate oxide
oxygen
PhotoresistStrip
oxideoxide
RF Power
RF Power
Ionized oxygen gas
OxideEtch
photoresistphotoresistoxideoxide
RF Power
RF Power
Ionized CF4 gas
PolysiliconMask and Etch
RF Power
RF Power
oxideoxideoxide
Ionized CCl4 gas
poly
gate
poly
gate
RF Pow
er
RF Pow
er
CF4 or C3F8 or CHF3O3 CF4+O2 or CL2
Proceso CMOSPasos en la fábricas de obleas:
Difusión
Fotolitografía
Atacado
Implante Iónico
Películas Finas
Pulido
31
Procesado típico de las obleas en una fábrica de CI CMOS sub-
micrónicos
Test/SortImplant
Diffusion Etch
Polish
PhotoCompleted Wafer
Unpatterned Wafer
Wafer Start
Thin Films
Wafer Fabrication (front-end)
Used with permission from Advanced Micro Devices
Esquema simplificado de un horno de alta temperatura para
óxidosGas flow
controllerGas flow
controller
Temperature
controllerTemperature
controller
Pressure
controllerPressure
controller
Heater 1
Heater 2
Heater 3
Exhaust
Process gas
Quartz tube
Three-zoneHeating Elements
Temperature-setting voltages
Thermocouplemeasurements
32
Load StationVapor Prime
Soft Bake
Cool Plate
DevelopResist
Hard Bake
Transfer StationResist Coat
Develop-Rinse
Edge-Bead Removal
Wafer Transfer SystemWafer Cassettes
Wafer Stepper (Alignment/Exposure System)
Esquema simplificado de un módulo de procesador
fotolitigráfico
For somePhotoresists
Esquema simplificado de un atacador seco de plasma
e-
e-
R+
λ Glow discharge (plasma)
Gas distribution baffle High-frequency energy
Flow of byproducts and process gases
Anode electrode
Electromagnetic field(confines plasma)
Free electron
Ion sheath
Chamber wall
Positive ion
Etchant gas (e.g.HF) entering gas inlet
RF coax cable
Photon
Wafer
Cathode electrode
Radical chemical
Vacuum line
Exhaust to vacuum pump
Vacuum gauge
e-
33
Esquema simplificado de un implantador de iones
Ion source
Analyzing magnet
Acceleration column
Beamline tube
Ion beam
Plasma
Graphite
Process chamber
Scanning disk
Mass resolving slit
Heavy ions
Gas cabinet
Filament
Extraction assembly
Lighter ions
Ground Potential+20 to +250 kV
Insulator
Insulator
+70 to+300 kV
Esquema simplificado de un sistema de procesado CVD
Capacitive-coupled RF input
Susceptor
Heat lamps
Wafer
Gas inlet
Exhaust
Chemical vapor deposition
Process chamber
CVD cluster tool
34
Reacciones químicas CVD
• SiH4(gas) + O2(gas) Ł SiO2(solid) + 2H2 (gas)
• SiH4(gas) + H2(gas) +SiH2(gas) Ł 2H2(gas) + PolySilicon (solid)
Continuous gas flow
Deposited film
Silicon substrate
Boundary layer
Diffusion of reactants
Sección de un circuito CMOS de 0.18 µµµµm
Passivation layer Bonding pad metal
p+ Silicon substrate
LI oxide
STI
n-well p-well
ILD-1
ILD-2
ILD-3
ILD-4
ILD-5
M-1
M-2
M-3
M-4
Poly gate
p- Epitaxial layer
p+p+n+
ILD-6
LI metal
Via
p+p+ p+p+ n+n+
35
Metalizaciones de un chip
Micrograph courtesy of Integrated Circuit Engineering
Sección de un circuito integrado
Wiring Layers
Wiring Layers
Wiring Layers
Vias through PassivatingLayers
CMOS Devices
36
Sección de un microprocesador AMD
Metal Layer #6
Metal Layer #5
Metal Layer #4
Metal Layer #3
Metal Layer #2
Metal Layer #1
Isolation Trench PolySi Gate Contact
Surface Passivation Layers
SiO2 (500nm) + Si3N4 (200 nm)
En 1965, Gordon Moore predijo que el número de transistores que podrían integrarse en una pastillase doblaría cada 14 o 18 meses.
Increíblemente visionario: la barrera del millón de transistores se cruzó en los 80.
2300 transistores, 1 MHz clock (Intel 4004) - 1971
16 millones de transistores (Ultra Sparc III)
42 millones, 2 GHz clock (Intel P4) - 2001
140 millones de transistores (HP PA-8500)
Ley de Moore
37
Evolución de los CI
Evolución de los circuitos entre 1960 y principios de los 90:
Reducción de los detalles: 0,7X/3 años.
Incremento del tamaño del chip: 16% anual.
“Creatividad” en los diseños.
Ley de Moore en los microprocesadores
40048008
80808085 8086
286386
486Pentium® proc
0.001
0.01
0.1
1
10
100
1000
1970 1980 1990 2000 2010
Year
Tra
nsis
tors
(M
T)
Average2X every 1.96 years
Los transistores de doblan cada 2 añosLos transistores de doblan cada 2 años
Courtesy, Intel
38
64
256
1,000
4,000
16,000
64,000
256,000
1,000,000
4,000,000
16,000,000
64,000,000
10
100
1000
10000
100000
1000000
10000000
100000000
1980 1983 1986 1989 1992 1995 1998 2001 2004 2007 2010
Year
Kb
it c
ap
ac
ity
/ch
ip
Evolución capacidad chips DRAM
1.6-2.4 µm
1.0-1.2 µm
0.7-0.8 µm
0.5-0.6 µm
0.35-0.4 µm
0.18-0.25 µm
0.13 µm
0.1 µm
0.07 µm
human memoryhuman DNA
encyclopedia2 hrs CD audio30 sec HDTV
book
page
4X cada 3 años
Crecimiento del tamaño del chip
40048008
80808085
8086286
386486 Pentium ® proc
P6
1
10
100
1970 1980 1990 2000 2010
Year
Die
siz
e (
mm
)
~7% growth per year
~2X growth in 10 years
Crece un 14% para satisfacer la Ley de MooreCrece un 14% para satisfacer la Ley de Moore
Courtesy, Intel
39
Frecuencia de relojSe dobla cada 2 añosSe dobla cada 2 años
P6
Pentium ® proc486
3862868086
8085
8080
80084004
0.1
1
10
100
1000
10000
1970 1980 1990 2000 2010
Year
Fre
qu
en
cy (
Mh
z)
2X every 2 years
Courtesy, Intel
Microprocesador Intel 4004
1 9 7 11 9 7 11 9 7 11 9 7 1
1 MHz, 5V
5k componentes
40
Intel Pentium
1 9 9 41 9 9 41 9 9 41 9 9 4
100 MHz, 3.3V
3M componentes
Pentium III
41
Intel Pentium IV
1 9 9 91 9 9 91 9 9 91 9 9 9
1.2 GHz, 1.8V
42M componentes
Tamaño mínimo de los detalles
Datos históricos y previsiones
Actualmente el límite actual está en los 25nm de longitud de canal de un MOS.
42
Estado de Arte: microprocesadores avanzados
Tamaño mínimo de los detalles de un CI
43
Estructuras de escala ultra-pequeña
En 1990 IBM demuestra la litografía a escala de Å.
La tecnología parece capaz de fabricar dispositivos mucho más pequeños que los límites conocidos actuales.
Disipación de potencia
P6Pentium ® proc
486
3862868086
80858080
80084004
0.1
1
10
100
1971 1974 1978 1985 1992 2000
Year
Po
wer
(Watt
s)
La potencia consumida continúa incrementándoseLa potencia consumida continúa incrementándose
Courtesy, Intel
Eliminar el calor es el problema inmediato (2003)Eliminar el calor es el problema inmediato (2003)
Mainframe Chips(liquid cooled)
44
Densidad de potencia
4004
8008
8080
8085
8086
286386
486Pentium® proc
P6
1
10
100
1000
10000
1970 1980 1990 2000 2010
Year
Po
wer
Den
sit
y (
W/c
m2)
Hot Plate
Nuclear
Reactor
RocketNozzle
Demasiado elevada para mantener las uniones fríasDemasiado elevada para mantener las uniones frías
Courtesy, Intel
Productividad de los diseñadores
2003
1981
1983
1985
1987
1989
1991
1993
1995
1997
1999
2001
2005
2007
2009
Logic Tr./Chip
Tr./Staff Month.
xxx
xxx
x
21%/Yr. compoundProductivity growth rate
x
58%/Yr. compoundedComplexity growth rate
10,000
1,000
100
10
1
0.1
0.01
0.001
Lo
gic
Tra
nsis
tor
per
Ch
ip(M
)
0.01
0.1
1
10
100
1,000
10,000
100,000
Pro
du
cti
vit
y(K
) T
ran
s./S
taff
-M
o.
Co
mp
lexit
y
Courtesy, ITRS Roadmap
La complejidad aumenta más rápido que la productividadLa complejidad aumenta más rápido que la productividad
45
Continuará la progresión CMOS
En la actualidad los CI se enfrentan a:Problemas para evacuar calor.
Problemas límites litografía.
Efectos cuánticos.
Complejidad de los diseños.
Es posible que se necesite un salto tecnológico.
Previsiones SIA
2.42.22.02.42.01.4Battery power (W)
18317417016013090High-perf power (W)
0.60.60.91.21.51.8Power supply (V)
109-1098-97-86-7Wiring levels
2200180014001100800600Clock rate (MHz)
14721408128010241024768Signal pins/chip
354308269235170-214170Chip size (mm2)
7012841154714-267Mtrans/cm2
355070100130180Feature size (nm)
201420112008200520021999Year
For Cost-Performance MPU (L1 on-chip SRAM cache; 32KB/1999 doubling every two years)
http://www.itrs.net/ntrs/publntrs.nsf
46
No sólo aumenta la escala de integración de los
microprocesadores
Digital Cellular Market(Phones Shipped)
1996 1997 1998 1999 2000
Units 48M 86M 162M 260M 435MAnalog
Baseband
Digital Baseband
(DSP + MCU)
PowerManagement
Small Signal RF
PowerRF
(data from Texas Instruments)(data from Texas Instruments)
CellPhone