7/21/2019 cmos1

http://slidepdf.com/reader/full/cmos1-56def2df30a43 1/3

CMOSUniversidad Nacional de Chimborazo

Resumen — El presente trabajo esta hecho con la finalidad de comprender en líneas generales el funcionamiento de las

familias lógicas cmos, para ello es bueno comprender quedesde el comienzo, el proceso de miniaturización dela electrónica , iniciado en la década de los 50 con lautilización del transistor , continuó con un segundo saltocualitativo en la década siguiente a!os "0# mediantela integración de sub circuitos completos en un mismo

substrato de silicio chip#$ sub circuitos correspondientes amódulos digitales tales como puertas booleanas, biestables obloques combinacionales o secuenciales%

Palabras Clave — Ecuación, Efecto de campo, Transistores.

I.INTROD CCI!N

Tecnología CMOS: Lógica MOS Complemen aria! "s aecnología# hace uso b$sicamen e de ransis ores de e%ec o decampo NMOS & 'MOS!

"n la %amilia lógica MOS Complemen aria# CMOS(Complemen ar) Me al*O+ide Semiconduc or,# el -rminocomplemen ario se re%iere a la u ilización de dos ipos deransis ores en el circui o de salida# en una con%iguraciónsimilar a la ó em*pole de la %amilia TTL! Se usancon.un amen e MOS/"T (MOS /ield*"%%ec ransis or#ransis or de e%ec o campo MOS, de canal n (NMOS, ) decanal p ('MOS, en el mismo circui o# para ob ener variasven a.as sobre las %amilias '*MOS ) N*MOS! La ecnologíaCMOS es ahora la dominan e debido a 0ue es m$s r$pida )consume a1n menos po encia 0ue las o ras %amilias MOS!"s as ven a.as son opacadas un poco por la elevadacomple.idad del proceso de %abricación del C2 ) una menor densidad de in egración! 3e es e modo# los CMOS odavía no pueden compe ir con MOS en aplicaciones 0ue re0uieren lo1l imo en LS2!

La lógica CMOS ha emprendido un crecimien o cons an een el $rea de la MS2# principalmen e a e+pensas de la TTL#con la 0ue compi e direc amen e! "l proceso de %abricación deCMOS es m$s simple 0ue el TTL ) iene una ma)or densidadde in egración# lo 0ue permi e 0ue se engan m$s circui os enun $rea de erminada de sus ra o ) reduce el cos o por %unción!La gran ven a.a de los CMOS es 0ue u ilizan solamen e una%racción de la po encia 0ue se necesi a para la serie TTL de ba.a po encia (45L66,# adap $ndose de una %orma ideal aaplicaciones 0ue u ilizan la po encia de una ba ería o consopor e en una ba ería! "l inconvenien e de la %amilia CMOSes 0ue es m$s len a 0ue la %amilia TTL# aun0ue la nueva serieCMOS de al a velocidad 78CMOS9 (S"R2"S 8C ) 8CT,#0ue vio la luz en ;<=# puede compe ir con las series bipolares avanzadas en cuan o a velocidad ) disponibilidad decorrien e# ) con un consumo menor# con las series 45 ) 45LS!

"l primer %abrican e 0ue produ.o lógica CMOS# denominóa es os circui os in egrados como la serie 5666 (5666# 566 #

e c!, ) es e sis ema de numeración %ue adop ado por o r%abrican es! >lgunos %abrican es han producido una amgama de componen es CMOS siguiendo las %uncioneasignación de pines de las %amilias TTL 45??! @s os recin1meros de serie como 45C??# 458C??# 458CT??#45>C?? o

45>CT??# en los cuales la 7C9 signi%ica CMOS# la indica 0ue son disposi ivos avanzados ) la 7T9 indica 0es os disposi ivos son compa ibles con los de las %amilias T( raba.an con los niveles lógicos ) de alimen ación TTL,!

II. C"O#"l semiconduc or complemen ario de ó+id

me $lico (CMOS, es una de las%amilias lógicas empleadas enla %abricación decircui os in egrados! Su principalcarac erís ica consis e en la u ilización con.unde ransis ores de ipo pMOS ) ipo nMOScon%igurados d%orma al 0ue# en es ado de reposo# el consumo de energ1nicamen e el debido a las corrien es par$si as# colocadola placa base!

"n la ac ualidad# la ma)oría de los circui os in egrados 0se %abrican u ilizan la ecnología CMOS! "inclu)emicroprocesadores#memorias# procesadores digi alesde seAales ) muchos o ros ipos de circui os in egradodigi ales cu)o consumo es considerablemen e ba.o!

3renador (3, conec ada a ierra (Bss,# con valor 6 evalor 6 no se propaga al sur idor (S, ) por lo an o a la salidde la puer a lógica! "l ransis or pMOS# por el con rario# een es ado de conducción ) es el 0ue propaga valor (Bdd, la salida!

O ra de las carac erís icas impor an es de los circui oCMOS es 0ue son 7regenera ivos9: una seAal degradada acome a una puer a lógica CMOS se ver$ res aurada a valor lógico inicial 6 ó # siempre ) cuando a1n es - den ro los m$rgenes de ruido 0ue el circui o pueda olerar!

$i%ure & C"O#'I#TORI(La ecnología CMOS %ue desarrolla

por Danlass ) Sah# de /airchild Semiconduc or # a principiosde losaAos ;E6! Sin embargo# su in roducción comercial debe a RC># con su %amosa %amilia lógica C35666!

'os eriormen e# la in roducción de un b1%er ) me.oras en proceso deo+idación local condu.eron a la in roducción de laserie 5666F# de gran -+i o debido a su ba.o consum

7/21/2019 cmos1

http://slidepdf.com/reader/full/cmos1-56def2df30a43 2/3

(pr$c icamen e cero# en condiciones es $ icas, ) gran margende alimen ación (de = a < B,!

RC> ambi-n %abricóLS2 en es a ecnología# como su%amiliaCOSM>C de amplia acep ación en de erminadossec ores# a pesar de ser un produc o caro# debido a la ma)or di%icul ad de %abricación %ren e a disposi ivos NMOS!

'ero su alón de >0uiles consis ía en su reducida velocidad!Cuando se aumen a la %recuencia de relo.# su consumo sube proporcionalmen e# haci-ndose ma)or 0ue el de o rasecnologías! "s o se debe a dos %ac ores:

La capacidad MOS# in rínseca a los ransis ores MOS!La u ilización de MOS de canal '# m$s len os 0ue los de

canal N# por ser lamovilidad de loshuecos menor 0ue la delos elec rones!

"l o ro %ac or nega ivo era la comple.idad 0ue conlleva el%abricar los dos ipos de ransis ores# 0ue obliga a u ilizar unma)or n1mero de m$scaras!

'or es os mo ivos# a comienzos de los <6# algunos au ores pronos icaban el %inal de la ecnología CMOS# 0ue seríasus i uida por la novedosa 2GL# en onces prome edora!

"s a %ue la si uación duran e una d-cada# para# en los

ochen a# cambia el escenario r$pidamen e:'or un lado# las me.oras en los ma eriales# -cnicas deli ogra%ía ) %abricación# permi ían reducir el amaAo de losransis ores# con lo 0ue la capacidad MOS resul aba cada vezmenor!

'or o ro# la in egración de disposi ivos cada vez m$scomple.os obligaba a la in roducción de un ma)or n1mero dem$scaras para asegurar el aislamien o en re ransis ores# demodo 0ue no era m$s di%ícil la %abricación de CMOS 0ue de NMOS!

"n es e momen o empezó una eclosión de memoriasCMOS# pasando de GHE+5 bi s de la H 6 a GI+< de la E E )<J+< en la EGE5# superando# an o en capacidad como

consumo reducido ) velocidad a sus con rapar idas NMOS!Tambi-n los microprocesadores# NMOS has a la %echa#comenzaron a aparecer en versiones CMOS (<6C<H# <6C<<#EHC6G# e c!,!

& aparecieron nuevas %amilias lógicas# 8C ) 8CT encompe encia direc a con laTTL*LS# dominadora del sec or digi al has a el momen o!

'ara en ender la velocidad de es os nuevos CMOS# ha) 0ueconsiderar la ar0ui ec ura de los circui os NMOS:

so de car%as activas. "s o es# un ransis or se polarizacon o ros ransis ores ) no con resis encias debido al menor amaAo de a0uellos! >dem$s# el ransis or MOS %unciona%$cilmen e como %uen e de corrien e cons an e! "n onces uninversor se hace conec ando el ransis or inversor a la cargaac iva! Cuando se sa ura el ransis or# drena oda la corrien ede la carga ) el nivel da salida ba.a! Cuando se cor a# la cargaac iva in)ec a corrien e has a 0ue el nivel de salida sube! &a0uí es $ el compromiso: es deseable una corrien e pe0ueAa por0ue reduce la necesidad de super%icie en el silicio( ransis ores m$s pe0ueAos, ) la disipación (menor consumo,!'ero las ransiciones de nivel ba.o a nivel al o se realizan por0ue la carga ac iva carga la capacidad MOS del siguien eransis or# adem$s de las capacidades par$si as 0ue e+is an#

por lo 0ue una corrien e elevada es me.or# pues se cargan lascapacidades r$pidamen e!

Estructuras de almacenamiento din)micas! La propiacapacidad MOS se puede u ilizar para re ener la in%ormacduran e cor os periodos de iempo! "s e medio ahorrransis ores %ren e al bies able es $ ico! Como la capacidadMOS es rela ivamen e pe0ueAa# en es a aplicación ha) 0usar ransis ores grandes ) corrien es reducidas# lo 0ue llevun disposi ivo len o!

La ecnología CMOS me.ora es os dos %ac ores:"limina la carga ac iva! La es ruc ura complemen aria hac0ue sólo se consuma corrien e en las ransiciones# de mo

0ue el ransis or de canal ' puede apor ar la corriennecesaria para cargar r$pidamen e las capacidades par$sicon un ransis or de canal N m$s pe0ueAo# de modo 0uc-lula resul a m$s pe0ueAa 0ue su con rapar ida en NMOS

"n CMOS se suelen sus i uir los regis ros din$micos pes $ icos# debido a 0ue así se puede ba.ar el relo. has a cerlas reducidas dimensiones ) ba.o consumo de la celda CMO)a no hacen an a rac ivos los regis ros din$micos!

'or 1l imo# se suelen emplear ransis ores pe0ueAo poniendo una celda ma)or para la in er%az con las pa illas0ue las necesidades de corrien e son mucho ma)ores en l

líneas de salida del chip!La disminución del amaAo de los ransis ores ) o rme.oras condu.o a nuevas %amilias CMOS: >C# >CT# >e c!

C"O# analó%icosLos ransis ores MOS ambi-n se emplean en circui o

analógicos# debido a dos carac erís icas impor an es# a sab(lta impedancia de entradaLa puer a de un ransis or MOS viene a ser un pe0ueA

condensador# por lo 0ue no e+is ecorrien e de polarización!Un ransis or# para 0ue pueda %uncionar# necesi a ensió polarización!

*a+a resistencia de canal

Un MOS sa urado se compor a como una resis encia cuvalor depende de la super%icie del ransis or! "s decir# 0use le piden corrien es reducidas# la caída de ensión enransis or llega a ser mu) reducida!

"s as carac erís icas posibili an la %abricación ampli%icadores operacionales Rail* o*Rail # en los 0umargen de la ensión de salida abarca desde la alimen acinega iva a la posi iva! Tambi-n es 1 il en el diseAde reguladores de ensión lineales ) %uen es conmu adas!

enta+as e inconvenientesenta+as

• La %amilia lógica iene una serie de ven a.as 0uehacen superior a o ras en la %abricación

circui os in egrados digi ales:• "l ba.o consumo de po encia es $ ica# gracias a al a impedancia de en rada de los ransis ores dipo MOS/"T ) a 0ue# en es ado de reposo# ucircui o CMOS sólo e+perimen ar$ corrien par$si as! "s o es debido a 0ue en ninguno de lodos es ados lógicos e+is e un camino direc o enla %uen e de alimen ación ) el erminal de ierralo 0ue es lo mismo# uno de los dos ransis ores 0%orman el inversor CMOS b$sico se encuen rala región de cor e en es ado es acionario!

7/21/2019 cmos1

http://slidepdf.com/reader/full/cmos1-56def2df30a43 3/3

• racias a su car$c er regenera ivo# los circui osCMOS son robus os %ren e a ruido o degradaciónde seAal debido a laimpedancia del me al dein ercone+ión!

• Los circui os CMOS son sencillos de diseAar!• La ecnología de %abricación es $ mu)

desarrollada# ) es posible conseguir densidades dein egración mu) al as a un precio mucho menor 0ue o ras ecnologías!

Inconvenientes• >lgunos de los inconvenien es son los siguien es:• 3ebido al car$c er capaci ivo de los ransis ores

MOS/"T# ) al hecho de 0ue es os son empleados por duplicado en pare.as nMOS*pMOS# lavelocidad de los circui os CMOS escompara ivamen e menor 0ue la de o ras %amiliaslógicas!

• Son vulnerables a la ch*up: Consis e en lae+is encia de un iris or par$si o en la es ruc uraCMOS 0ue en ra en conducción cuando la salida

supera la alimen ación! "s o se produce conrela iva %acilidad debido a la componen einduc iva de la red de alimen ación de loscircui os in egrados! "l la ch*up produce uncamino de ba.a resis encia a la corrien e dealimen ación 0ue acarrea la des rucción deldisposi ivo! Siguiendo las -cnicas de diseAoadecuadas es e riesgo es pr$c icamen e nulo!eneralmen e es su%icien e con espaciar con ac osde sus ra o ) pozos de di%usión con su%icien eregularidad# para asegurarse de 0ue es $sólidamen e conec ado a masa o alimen ación!

• Seg1n se va reduciendo el amaAo de los

ransis ores# las corrien es par$si as empiezan aser comparables a las corrien es din$micas(debidas a la conmu ación de los disposi ivos,!

III. CONC- #I!Nracias al uso de ransis ores se solucionan los problemas 0uese plan ean en la in egración de circui os# )a 0ue es os iposde ransis ores (bipolares ) los CMOS,# oleran dichain egración!>l combinar ransis ores 'MOS ) NMOS# en combinacionesserie ) paralelo# es os permi en generar compuer as lógicas

como la NOT# NOR ) N>N3 en re o ras!La ecnología CMOS consume sólo po encia din$mica lo cualhace 0ue su consumo dependa de su %recuencia de operación!Los disposi ivos CMOS se u ilizan principalmen e encircui os alimen ados con ba erías dado su ba.o consumo de po encia!

I . RE$ERENCI(#N:O/! M! Danlass C!T! Sah (%ebrero de ;E=,! NanoPaLogic Using /ield*"%%ec Me al! O+ide Semiconduc or Triodes # Solid*S a e Circui s Con%erence! 3iges o% Technical

'apers! ;E= 2""" 2n erna ional (en ingl-s, B2! pp! =G ) == G La ho.a de ru a Nacional de Tecnología dSemiconduc ores! 3isponible:"n línea! 3isponible DDD:h p:QQPPP!sema ech!orgQpublicQroadmapQinde+!h m

*IO R($I(