DISEÑO E IMPLEMENTACIÓN DE UN ECUALIZADOR ...bibliotecadigital.usb.edu.co/bitstream/10819/4266/1...Figura 4.1. Diagrama de bloques del ecualizador análogo de audio. ..... 72 Figura

DISEÑO E IMPLEMENTACIÓN DE UN ECUALIZADOR ANÁLOGO DE AUDIO

UTILIZANDO FPAA

JULIÁN ANDRÉS LÓPEZ ROJAS

JUAN FELIPE ARROYO MINOTTA

UNIVERSIDAD DE SAN BUENAVENTURA CALI

FACULTAD DE INGENIERÍA

PROGRAMA DE INGENIERÍA ELECTRÓNICA

CALI, 2016

DISEÑO E IMPLEMENTACIÓN DE UN ECUALIZADOR ANÁLOGO DE AUDIO

UTILIZANDO FPAA

JULIÁN ANDRÉS LÓPEZ ROJAS

JUAN FELIPE ARROYO MINOTTA

Trabajo de Grado presentado para optar al título de

INGENIERO ELECTRÓNICO

Director

Ing. Mg. Oscar Casas García

UNIVERSIDAD DE SAN BUENAVENTURA CALI

FACULTAD DE INGENIERÍA

PROGRAMA DE INGENIERÍA ELECTRÓNICA

CALI, 2016

5

Este trabajo de grado, en la modalidad de

investigación, es aceptado como uno de

los requisitos para obtener el título de

Ingeniero Electrónico en la Universidad de

San Buenaventura Cali.

__________________________________________________________

Director: Ing. Mg. Oscar Casas García.

__________________________________________________________

Jurado: Ing. Esp. Erika Sarria Navarro.

__________________________________________________________

Jurado: Ing. Mg. Carlos Mauricio Betancur Vargas.

Santiago de Cali, 25 de Mayo del 2016

7

Doy gracias a mis padres César López y Rocío Rojas por todo el apoyo moral,

espiritual y económico brindado en todos estos años, a mis hermanos Diana y

Rubén por su compañía, a familiares que siempre estuvieron pendientes de mis

estudios, a los profesores que hicieron parte de mi formación académica, a

nuestro Director, el Ingeniero Mg. Oscar Casas García por su tiempo y

conocimientos aportados al desarrollo del proyecto y a mis compañeros con los

que compartí varios años de estudio y aprendizaje mutuo, muchas gracias a todos.

Julián Andrés López Rojas

Primero, agradezco a Dios y a mis padres Jairo Arroyo y Darly Minotta por

inculcarme valores y principios en todos estos años para crecer como una mejor

persona, además por su apoyo económico durante el tiempo de mi formación

profesional. También, a mi tía y madrina Margarita Minotta que de una u otra

forma siempre ha estado acompañándome en este proceso, a los docentes por su

enseñanza y conocimiento competitivo que hicieron parte de mi formación

académica. Al Director e Ingeniero Oscar Casas por dedicar el tiempo necesario y

aportar con su conocimiento al desarrollo del trabajo de grado y a los colegas que

estuvieron conmigo compartiendo en este tiempo de aprendizaje, infinitas gracias.

Juan Felipe Arroyo Minotta

9

CONTENIDO

pág.

CONTENIDO ......................................................................................................... 9

LISTA DE FIGURAS ............................................................................................ 13

LISTA DE TABLAS .............................................................................................. 17

RESUMEN ........................................................................................................... 19

1. INTRODUCCIÓN ........................................................................................... 21

1.1. ANTECEDENTES ..................................................................................... 21

1.2. OBJETIVOS .............................................................................................. 24

1.2.1. Objetivo general. ..................................................................................... 24

1.2.2. Objetivos específicos. .............................................................................. 24

2. ECUALIZACIÓN ............................................................................................ 25

2.1. EL ESPECTRO DE FRECUENCIA ............................................................ 28

2.1.1. Contenido espectral. ................................................................................ 28

2.2. ECUALIZADORES .................................................................................... 30

2.2.1. Tipos de ecualizadores. ........................................................................... 31

2.2.1.1. Ecualizador gráfico. ............................................................................... 32

2.2.1.2. Ecualizador paramétrico. ....................................................................... 34

3. ARREGLO ANÁLOGO PROGRAMABLE DE CAMPO – FPAA ..................... 39

3.1. ARQUITECTURA DE UNA FPAA .............................................................. 39

3.2. CLASIFICACIÓN DE LAS FPAA ............................................................... 40

3.3. EVOLUCIÓN DE LAS FPAA ...................................................................... 40

10

3.4. TERMINOLOGÍA FPAA ............................................................................. 42

3.5. FPAA COMERCIALES .............................................................................. 43

3.6. TECNOLOGÍA DE CAPACITORES CONMUTADOS ................................ 43

3.7. FPAA DE ANADIGM .................................................................................. 48

3.8. PRIMERA GENERACIÓN ......................................................................... 49

3.9. SEGUNDA GENERACIÓN ........................................................................ 50

3.9.1. Celdas de entrada/salida configurables. .................................................. 51

3.9.2. Celda de entrada/salida multiplexada. ..................................................... 53

3.9.3. Celdas de salida. ..................................................................................... 54

3.9.4. Bloque analógico configurable (CAB). ..................................................... 55

3.9.5. Tabla de búsqueda (LUT). ....................................................................... 56

3.9.6. Registro de aproximación sucesiva (SAR). .............................................. 57

3.9.7. Voltaje de referencia. ............................................................................... 57

3.9.8. Reloj del sistema. .................................................................................... 58

3.9.9. Sistema de arranque desde un procesador principal. .............................. 59

3.9.9.1. Conexión de interfaz serial síncrona (SPI y SSI). .................................. 59

3.9.10. Conexión típica de bus del microprocesador. .......................................... 61

3.10. TERCERA GENERACIÓN......................................................................... 62

3.10.1. CAB. ........................................................................................................ 64

3.10.2. Utilizando un dpASP (Procesador de Señal Análoga Dinámicamente

Programable). .......................................................................................... 65

3.10.3. Conexiones típicas de interfaz de configuración. ..................................... 66

3.10.3.1. Operación dinámica. .............................................................................. 66

3.10.3.2. Operación estática................................................................................. 68

11

4. DISEÑO E IMPLEMENTACIÓN DEL ECUALIZADOR ANÁLOGO DE

AUDIO ........................................................................................................... 71

4.1. SECCIÓN DIGITAL ................................................................................... 73

4.1.1. Módulo oscilador. .................................................................................... 74

4.1.2. Microcontrolador. ..................................................................................... 76

4.1.3. Conversor USB – UART. ......................................................................... 81

4.2. SECCIÓN ANÁLOGA ................................................................................ 84

4.2.1. Interconexión de las FPAA. ..................................................................... 84

4.2.2. Filtros Rauch. .......................................................................................... 92

4.3. REGULADOR DE VOLTAJE ..................................................................... 93

4.4. INTERFAZ GRÁFICA DE USUARIO ......................................................... 95

5. PRUEBAS Y RESULTADOS ....................................................................... 103

5.1. MEDICIÓN DE POTENCIA ...................................................................... 103

5.2. RESPUESTA EN FRECUENCIA POR BANDA ....................................... 106

5.2.1. Banda bajos. ......................................................................................... 108

5.2.2. Banda medio bajos. ............................................................................... 113

5.2.3. Banda medio altos ................................................................................. 116

5.2.4. Banda altos. .......................................................................................... 120

5.3. RESPUESTA EN FRECUENCIA DEL ECUALIZADOR ........................... 124

5.4. PRUEBA TIEMPO DE RESPUESTA ....................................................... 127

RECOMENDACIONES ...................................................................................... 131

CONCLUSIONES .............................................................................................. 133

BIBLIOGRAFÍA .................................................................................................. 135

ANEXOS ............................................................................................................ 139

12

ANEXO A. Código de programa principal abk_v432.c. ....................................... 139

ANEXO B. Código de archivo de cabecera abk_v432.h. .................................... 149

ANEXO C. Manual de usuario del software ECUALIZADOR PARAMÉTRICO

V1.0…. ............................................................................................ 151

13

LISTA DE FIGURAS

pág.

Figura 2.1. Ecualizador de 10 bandas y su respuesta en frecuencia con todos

los controles en 0 dB. ........................................................................ 26

Figura 2.2. Control de banda de 1 kHz en +12 dB y respuesta en frecuencia

correspondiente. ................................................................................ 27

Figura 2.3. Control de banda de 1 kHz en -12 dB y respuesta en frecuencia

correspondiente. ................................................................................ 27

Figura 2.4. Contenido armónico de una onda diente de sierra de 100 Hz. ........... 29

Figura 2.5. Potenciómetro deslizable o fader. ...................................................... 33

Figura 2.6. Ecualizador gráfico estéreo de 1/3 de octava. .................................... 34

Figura 2.7. Ecualizador paramétrico. .................................................................... 35

Figura 2.8. Realce en un filtro paramétrico con frecuencia central en 400 Hz y

ancho de banda de 600 Hz. ............................................................... 35

Figura 2.9. Atenuación en un filtro paramétrico con frecuencia central en

400 Hz y ancho de banda de 600 Hz. ................................................ 36

Figura 2.10. Ecualizador paramétrico de cuatro bandas con tres bandas

activas y una inactiva. ...................................................................... 37

Figura 3.1. Diagrama genérico del FPAA. ............................................................ 39

Figura 3.2. dpASP de Anadigm. ........................................................................... 41

Figura 3.3. Capacitor conmutado como sustitución de resistencia. ...................... 44

Figura 3.4. Resistencia negativa. ......................................................................... 45

Figura 3.5. Sistema de muestreo analógico. ........................................................ 46

Figura 3.6. Gráfico de muestreo analógico. .......................................................... 46

Figura 3.7. Implementación de un filtro usando capacitores conmutados............. 47

Figura 3.8. Amplificador integrador. ..................................................................... 47

Figura 3.9. Arquitectura interna de una FPAA AN10E40 ...................................... 49

Figura 3.10. Arquitectura interior de un CAB. ....................................................... 50

14

Figura 3.11. Arquitectura interna de una FPAA AN221E04. ................................. 51

Figura 3.12. Esquema de celda entrada/salida configurables. ............................. 52

Figura 3.13. Esquema de entrada/salida multiplexada. ........................................ 53

Figura 3.14. Esquema de una celda de salida dedicada. ..................................... 54

Figura 3.15. Arquitectura de un CAB de segunda generación. ............................. 55

Figura 3.16. Esquema del circuito que genera la tensión de referencia. .............. 57

Figura 3.17. Diagrama del circuito generador de reloj. ......................................... 58

Figura 3.18. FPAA conectada con el microprocesador mediante SPI. ................. 60

Figura 3.19. FPAA conectada con el microprocesador mediante SSI. ................. 61

Figura 3.20. Conexión típica de bus externo del microprocesador. ...................... 62

Figura 3.21. Arquitectura interna de una FPAA AN231E04. ................................. 63

Figura 3.22. Configuración simple entre FPAA y microprocesador principal. ....... 67

Figura 3.23. Configuración múltiple FPAA con microprocesador principal............ 68

Figura 3.24. FPAA configurada desde un SPI PROM. ......................................... 69

Figura 4.1. Diagrama de bloques del ecualizador análogo de audio. ................... 72

Figura 4.2. Ecualizador paramétrico análogo de audio de cuatro bandas

implementado. ................................................................................... 73

Figura 4.3. Circuito esquemático del módulo oscilador de 16 MHz. ..................... 75

Figura 4.4. Módulo oscilador CB3LV-3I-16M0000. ............................................... 75

Figura 4.5. Microcontrolador PIC16F876A. .......................................................... 77

Figura 4.6. Diagrama de flujo principal del código de programa. .......................... 78

Figura 4.7. Circuito esquemático del microcontrolador PIC16F876A. ................... 81

Figura 4.8. Integrado CP2102. ............................................................................. 82

Figura 4.9. Circuito esquemático del módulo USB - UART................................... 83

Figura 4.10. Módulo USB-UART. ......................................................................... 83

Figura 4.11. Cable USB a mini USB. .................................................................... 84

Figura 4.12. Diagrama de bloques del ecualizador paramétrico de audio

de cuatro bandas. ............................................................................ 85

Figura 4.13. Diseño de los filtros pasa banda y sumador en las FPAA. ............... 87

Figura 4.14. Circuito esquemático de la interconexión de las FPAA..................... 88

15

Figura 4.15. Jack doble RCA para chasis. ........................................................... 89

Figura 4.16. Filtro Rauch. ..................................................................................... 92

Figura 4.17. Regulador de voltaje. ....................................................................... 95

Figura 4.18. Conector RAPC712X. ...................................................................... 95

Figura 4.19. Diseño del ecualizador paramétrico de cuatro bandas en AD2. ....... 96

Figura 4.20. Función para variar la frecuencia central y el factor de calidad

de cada banda del ecualizador paramétrico. .................................... 99

Figura 4.21. Función para variar la ganancia de cada banda del ecualizador

paramétrico. ................................................................................... 100

Figura 4.22. Función para variar la ganancia principal del ecualizador

paramétrico. ................................................................................... 100

Figura 4.23. Archivo de texto plano. ................................................................... 101

Figura 4.24. Interfaz gráfica de usuario. ............................................................. 102

Figura 5.1. Diagrama de bloques de conexión para medición de potencia. ........ 103

Figura 5.2. Fuente de voltaje de alimentación GW INSTEK GPS 3303. ............. 104

Figura 5.3. Multímetro PROTEK 506. ................................................................. 104

Figura 5.4. Diagrama de bloques de la conexión para respuesta en

frecuencia. ....................................................................................... 106

Figura 5.5. Osciloscopio GW INSTEK GDS 840S. ............................................. 107

Figura 5.6. Generador de señal GW INSTEK GFG 8216A. ................................ 107

Figura 5.7. Respuesta teórica del filtro banda bajos. .......................................... 109

Figura 5.8. Respuesta práctica del filtro banda bajos. ........................................ 111

Figura 5.9. Respuesta teórica del filtro banda medio bajos. ............................... 113

Figura 5.10. Respuesta practica del filtro banda medio bajos. ........................... 115

Figura 5.11. Respuesta teórica del filtro banda medio altos. .............................. 117

Figura 5.12. Respuesta práctica del filtro banda medio alto. .............................. 119

Figura 5.13. Respuesta teórica del filtro banda altos. ......................................... 121

Figura 5.14. Respuesta práctica del filtro banda altos. ....................................... 123

Figura 5.15. Respuesta teórica del ecualizador análogo. ................................... 125

Figura 5.16. Respuesta práctica del ecualizador análogo. ................................. 127

16

Figura 5.17. Tiempo de respuesta de la configuración inicial. ............................ 128

Figura 5.18. Tiempo de respuesta de la reconfiguración de ganancias. ............. 129

Figura 5.19. Tiempo de respuesta de la reconfiguración de frecuencia

central o factor de calidad. ............................................................. 129

17

LISTA DE TABLAS

pág.

Tabla 2.1. Frecuencias estándar utilizadas en los ecualizadores de bandas

de octava, 2/3 de octava, 1/2 octava y 1/3 de octava. ......................... 31

Tabla 3.1. Evolución de las FPAA. ....................................................................... 41

Tabla 3.2. FPAA comerciales. .............................................................................. 43

Tabla 4.1. Niveles de voltajes del pin ACLK de las FPAA. ................................... 74

Tabla 4.2. Características eléctricas del módulo oscilador CB3LV-16MHz. .......... 74

Tabla 4.3. Características principales del PIC16F876A. ....................................... 76

Tabla 4.4. Funciones de los jumpers JP1, JP2, JP3, JP4, JP6, JP7 y JP8. .......... 80

Tabla 4.5. Características eléctricas del microcontrolador PIC16F876A. ............. 81

Tabla 4.6. Características eléctricas del conversor USB - UART CP2102............ 82

Tabla 4.7. Referencias de FPAA proporcionadas por Anadigm. ........................... 86

Tabla 4.8. Parámetros y valores de los componentes. ......................................... 93

Tabla 4.9. Tabla de voltajes y consumos de componentes principales. ............... 94

Tabla 4.10. Límites absolutos de los CAM a modificar con la GUI. ...................... 97

Tabla 4.11. Límites de los CAM definitivos para la GUI. ....................................... 98

Tabla 4.12. Parámetros de configuración inicial de los CAM del ecualizador

paramétrico. ...................................................................................... 98

Tabla 5.1. Datos de medición de potencia. ........................................................ 105

Tabla 5.2. Datos prácticos del filtro banda bajos. ............................................... 109

Tabla 5.3. Datos prácticos del filtro banda medio bajos. .................................... 114

Tabla 5.4. Datos prácticos del filtro banda medio alto. ....................................... 118

Tabla 5.5. Datos prácticos del filtro banda altos. ................................................ 121

Tabla 5.6. Parámetros principales de cada banda para los datos teóricos. ........ 125

Tabla 5.7. Datos prácticos del ecualizador análogo. .......................................... 126

Tabla 5.8. Tiempos de respuestas de la configuración inicial y reconfiguración

del ecualizador paramétrico. ............................................................. 130

19

RESUMEN

El siguiente documento presenta el diseño e implementación de un ecualizador

análogo de audio utilizando FPAA, comenzando con un marco teórico donde se

realiza una introducción a los ecualizadores, dando a conocer los tipos con sus

características principales. Posteriormente se muestra la evolución y terminología

de las FPAA, seguido del diseño e implementación de un ecualizador paramétrico

análogo de audio de cuatro bandas utilizando FPAA con su respectiva interfaz

gráfica de usuario (GUI - Graphical User Interface) que permite la configuración y

almacenamiento de parámetros en un texto plano como la ganancia, frecuencia

central y factor de calidad de cada una de las bandas desde una computadora.

Después, se presentan distintas pruebas técnicas como la comparación de la

respuesta de frecuencia práctica y teórica de cada banda con diferentes parámetros

de configuración. Esto con el propósito de hacerle seguimiento al ecualizador

paramétrico y posteriormente se documentan los resultados obtenidos de dichas

pruebas, resaltando entre ellos el tiempo de respuesta y el correcto funcionamiento

de cada banda de frecuencia.

Por último, se plantean aspectos relevantes sobre mejoras y futuros trabajos del

proyecto y la bibliografía utilizada en el documento final.

Palabras claves: FPAA, dpASP, ecualizador, ecualización, audio, señal de audio

análoga, frecuencia central, ancho de banda, factor de calidad.

21

1. INTRODUCCIÓN

1.1. ANTECEDENTES

La digitalización de una señal de audio analógica se realiza por medio de

conversores análogo digital (CAD) que se encargan de medir la señal y asignar un

valor digital proporcional al valor de la señal medida en un instante de tiempo. Un

CAD realiza tres procesos fundamentales: muestreo, cuantificación y codificación.

En la conversión análogo-digital se introducen errores como el fenómeno de aliasing

descrito por Nyquist en su teorema en el proceso de muestreo. Además, en la

cuantificación, la amplitud real de las muestras es sustituida por una amplitud

aproximada, produciendo un error, denominado error de cuantificación. Este error

deforma la señal y da lugar a una distorsión o ruido de cuantificación (Pozo, 2007).

La suma de los errores mencionados generan pérdidas en los matices de la señal,

mientras que una señal de audio análoga por ser continua, contiene información

infinita, llevando a una calidad y fidelidad sonora mucho más apreciable (SOUND &

PIXEL, 2015).

Según (Moya, 2011), el Procesamiento Digital de Señales (DSP - Digital Signal

Processing) es un área de la ciencia y la ingeniería que se ha desarrollado

rápidamente. Los aportes teóricos y de aplicación han llevado hacia avances en el

procesamiento y comprensión de audio y video, así como las nuevas tecnologías

en comunicaciones digitales (telefonía celular, módems ADSL, etc.).

Sin embargo, las variables físicas del mundo que nos rodea por ser continuas hace

que el tratamiento de señales análogas sea fundamental. En audio, con

componentes analógicos se pueden implementar crossovers activos de altavoces,

etapas de ganancia (pre-amplificadores), procesamiento dinámico, ecualizadores,

control de servos para faders y procesamiento de efectos de sonidos, además una

serie de aplicaciones de audio.

22

Con el fin de mantener vivas las grandes ventajas del procesamiento análogo de

señales, se presenta el diseño e implementación de un ecualizador análogo de

audio utilizando FPAA (Field Programmable Analog Array o Arreglo analógico

programable de campo) con las siguientes características:

Sistema embebido con FPAA para la implementación de filtros dinámicos,

que permite la interconexión entre un dispositivo generador de audio y la

etapa de amplificación.

Interfaz gráfica de usuario (GUI) que permite modificación y almacenamiento

de parámetros de los filtros dinámicos del sistema embebido (ecualizador)

mediante una computadora.

La idea de operar un ecualizador análogo de audio con filtros dinámicos incluidos

en una FPAA a través de una computadora, conlleva a plantear la siguiente

problemática:

¿De qué manera se puede diseñar e implementar un ecualizador

análogo de audio utilizando FPAA capaz de ser controlado por software

dinámicamente mediante una computadora y a su vez permitir la

interconexión en un sistema de audio?

Los ecualizadores son esenciales para el ajuste de sonido, puesto que mejoran la

acústica del recinto, compensan la respuesta de frecuencia de los altavoces o

eliminan la realimentación o feedback de los micrófonos, también sirven para

mejorar la mezcla al momento de grabar un disco en un estudio e impedir que un

instrumento opaque a otro o para mejorar su presencia, convirtiendo así a los

ecualizadores en una de las principales herramientas para ingenieros y técnicos de

sonido.

Con el aumento de tecnologías para el diseño e implementación de circuitos

análogos, surgen los arreglos analógicos programables de campo o FPAA en el

23

año 1998. Existen compañías que fabrican FPAA, entre las más destacadas se

encuentran Anadigm, Lattice y Zetex. Anadigm es la empresa inventora, pionera y

proveedora líder mundial de procesadores de señales analógicas dinámicamente

programables (dpASP), creada en el año 2000 con el apoyo de Motorola. Estos

dispositivos tienen características importantes como un amplio ancho de banda y

reconfiguración dinámica. En el artículo (Caicedo Grueso & Velasco Medina, 2005)

se afirma que:

“El procesamiento de las señales análogas en el dominio del tiempo es

altamente factible y tiene algunas ventajas importantes con respecto al

procesamiento digital. Primero, no existe la necesidad de utilizar

conversores análogo a digital y viceversa. Segundo, los diseños

análogos generalmente consumen menos potencia que su contraparte

digital, por ejemplo en comunicaciones inalámbricas el bajo consumo de

potencia es una consideración de diseño crítica. Tercero, los diseños

análogos ocupan menos área en el chip que los digitales.” (Caicedo

Grueso & Velasco Medina, 2005)

Los dpASP permiten la reconfiguración dinámica de parámetros de los filtros sin

necesidad de modificar el hardware, únicamente modificando variables a través de

una computadora. Estas variables o parámetros pueden ser ganancia, ancho de

banda y/o frecuencia central de cada banda del ecualizador. En un ecualizador

gráfico convencional, el uso de controles mecánicos (potenciómetros o faders) son

propensos al desgaste, esto junto con el manejo del dispositivo en recintos con

altos niveles de suciedad pueden ocasionar ruido en la señal de audio.

Por tal motivo, una solución a la pregunta del problema es diseñar e implementar

un ecualizador análogo de audio mediante FPAA, este dispositivo brinda una

cantidad de funciones para procesamiento análogo de señales, entre ellas, los

filtros pasa-banda y módulos de ganancia, principales componentes de los

ecualizadores, llevando así a un ahorro considerable en el hardware. Se elige

24

trabajar con esta tecnología porque permite, a través de una interfaz gráfica de

usuario o GUI (Graphical User Interface) desde una computadora, controlar

parámetros dinámicamente de cada banda del ecualizador y almacenar en memoria

configuraciones para su posterior uso.

1.2. OBJETIVOS

1.2.1. Objetivo general.

Diseñar e implementar un ecualizador análogo de audio utilizando FPAA capaz de

ser controlado por una interfaz de usuario (GUI) mediante una computadora y a su

vez permitir la interconexión en un sistema de audio.

1.2.2. Objetivos específicos.

Realizar una revisión bibliográfica sobre el diseño de ecualizadores y las

tecnologías FPAA y dpASP.

Diseñar un sistema embebido del ecualizador análogo de audio utilizando

FPAA e interfaz gráfica de usuario para su manejo.

Implementar el ecualizador análogo de audio utilizando FPAA e interfaz

gráfica de usuario para su manejo.

Realizar las pruebas de desempeño pertinentes para determinar el correcto

funcionamiento de los equipos diseñados.

Divulgar los resultados obtenidos en el desarrollo del proyecto, a través de

los medios pertinentes.

25

2. ECUALIZACIÓN

“El término ecualización aparece desde los inicios de la ingeniería

telefónica, cuando las pérdidas en señales de alta frecuencia (𝐻𝐹) a

través de tramos largos de cableado, tenían que ser compensadas para

ecualizar el sonido en el receptor de manera que coincidiera con el

transmisor. Éste término ya se ha ligado a cualquier procedimiento de

alterar o ajustar la respuesta en frecuencia en un sistema de audio.”

(Eargle, 2006, pág. 213)

El elemento o dispositivo que permite ajustar la respuesta en frecuencia en un

sistema de audio es el ecualizador. Éste dispositivo consta de filtros, a los cuales

se les puede modificar típicamente su ganancia individualmente entre -12 dB y +12

dB, alterando así, la señal de audio recibida. Los primeros circuitos ecualizadores

fueron concebidos, además, para compensar la pobre respuesta tonal que

presentaban los micrófonos antiguos.

Una de las etapas más importantes en la instalación de un sistema de audio, es el

ajuste de su respuesta en frecuencia para acoplarse a la del recinto en la que va a

ser instalado. A éste proceso de ajuste en frecuencias se le denomina ecualización.

Puede obtenerse una ecualización simple con el control de graves, medios y agudos

del sistema de sonido.

“Los sonidos graves componen el espectro audible de bajas frecuencias,

los medios componen el espectro de frecuencia audible media y los

agudos componen el espectro audible de alta frecuencia” (Cárdenas,

2011).

26

Sin embargo, es mejor utilizar varios filtros pasa-banda que controlen diferentes

bandas de frecuencias y que en conjunto cubran todo el espectro audible (20 Hz –

20 kHz).

En la Figura 2.1 se muestra el aspecto de un ecualizador de 10 bandas con todos

sus controles en 0 dB (ganancia igual a 1) y su respuesta en frecuencia.

Figura 2.1. Ecualizador de 10 bandas y su respuesta en

frecuencia con todos los controles en 0 dB.

Fuente: (Miyara, 2004)

La Figura 2.2 expone que cuando el control de 1 kHz se incrementa a +12 dB, para

las frecuencias de 1 kHz habrá más ganancia que en el resto de frecuencias.

27

Figura 2.2. Control de banda de 1 kHz en +12 dB y respuesta

en frecuencia correspondiente.


Caso contrario ocurre en la Figura 2.3, cuando se configura una banda al valor de

−12 dB, la banda de 1 kHz resultará atenuada en 12 dB. El resto del espectro audible

se atenuará menos.

Figura 2.3. Control de banda de 1 kHz en -12 dB y respuesta

en frecuencia correspondiente.


28

2.1. EL ESPECTRO DE FRECUENCIA

Los seres humanos son capaces de oír frecuencias aproximadamente entre 20 Hz

y 20 kHz de forma no lineal (Izhaki, 2008), esto significa que el rango de 20-40 Hz

no se percibe igual que el rango de 40-80 Hz. El oído es capaz de reconocer un

cambio cada vez que una frecuencia se duplica o reduce a la mitad. Por ejemplo,

20 Hz es una octava por debajo de 40 Hz; 40 Hz es una octava por debajo de 80

Hz.

El rango de frecuencias audibles cubre casi 10 octavas, la primera octava se

encuentra entre 20 y 40 Hz y la última octava está entre 10 kHz y 20 kHz. La división

de octavas, comúnmente se hace reduciendo a la mitad continuamente desde 16

KHz (Izhaki, 2008).

2.1.1. Contenido espectral.

Una onda sinusoidal es una forma de onda simple que implica una sola frecuencia.

Las formas de onda como una onda cuadrada o una onda diente de sierra, generan

un conjunto de frecuencias, la frecuencia más baja se llama fundamental, todas las

demás frecuencias se llaman armónicos. Los armónicos y fundamentales tienen una

relación definida matemáticamente tanto en nivel como en frecuencia y utilizando la

FFT (Transformada Rápida de Fourier - Fast Fourier Transform), se puede obtener

el contenido espectral, como por ejemplo, el de una onda diente de sierra de 100

Hz mostrada en la Figura 2.4. (Izhaki, 2008).

29

Figura 2.4. Contenido armónico de una onda diente de sierra de 100 Hz.

Fuente: (Izhaki, 2008)

“Los sintetizadores están constituidos por formas de onda como los

senos, las ondas cuadradas y dientes de sierra. Sin embargo, los

sonidos naturales tienen un contenido espectral mucho más complejo

que implica mucho más que una frecuencia fundamental y sus

armónicos. El contenido espectral de todos los instrumentos se compone

de cuatro componentes, que combinados constituyen la mitad del timbre

de un instrumento (la otra mitad es la envolvente dinámica).” (Izhaki,

2008, pág. 211)

Estos son los cuatro componentes que forman el contenido espectral de todos los

instrumentos musicales:

Fundamental: frecuencia más baja que define el tono de un sonido.

Armónicos: frecuencias que son múltiplos enteros de la fundamental. Por

ejemplo, para una fundamental de 100 Hz, los armónicos serían 200 Hz, 300

Hz, 400 Hz, 500 Hz y así sucesivamente. La frecuencia fundamental da el

tono y los armónicos el color.

30

Matices: frecuencias que no son necesariamente un múltiplo entero de la

frecuencia fundamental. Por ejemplo, una frecuencia de 150 Hz sería un

matiz de una frecuencia fundamental de 100 Hz.

Formantes: frecuencias causadas por resonancia física que no se alteran en

relación con el tono que se está produciendo.

2.2. ECUALIZADORES

Los ecualizadores son dispositivos ampliamente usados en la industria musical

como conciertos (sonido en vivo), estudios de grabación, televisión o radio. La

función de un ecualizador es atenuar o amplificar una determinada banda de

frecuencia, con el fin de igualar o ecualizar la respuesta en frecuencia de la señal

de audio de salida con la señal de entrada para lograr un equilibrio o efecto deseado

en lo que el oído humano puede captar, como también la compensación de la

respuesta acústica del lugar.

El espectro audible por el ser humano, abarca aproximadamente 10 octavas y es

en éste rango de frecuencias (20 Hz y 20 kHz) donde trabajan los ecualizadores.

En la Tabla 2.1 se muestran las frecuencias normalizadas correspondientes a las

tres décadas del rango audible para ecualizadores de distintas resoluciones. Se

puede apreciar que las décadas son exactas, así como la mayoría de las octavas,

algunas son sólo aproximadas, por esta razón Miyara (2004) dice que "Es

costumbre diseñar los ecualizadores de bandas según la serie de frecuencias

teóricas para cada fracción, aunque se las rotula con las designaciones

normalizadas".

Aunque los ecualizadores no son las únicas herramientas para alterar frecuencias,

sí son los más comunes. En términos más simples, los ecualizadores cambian la

tonalidad de las señales de audio. Esta simple habilidad es el inicio de aplicaciones

trascendentales como tener un control total sobre la presentación de un instrumento,

31

dar efectos en la voz, permitir filtrar sonidos no deseados y mejoras en el sonido

estéreo para proporcionar efectos más realistas.

Tabla 2.1. Frecuencias estándar utilizadas en los ecualizadores de

bandas de octava, 2/3 de octava, 1/2 octava y 1/3 de octava.

f [Hz] 1 2/3 1/2 1/3 f [Hz] 1 2/3 1/2 1/3 f [Hz] 1 2/3 1/2 1/3

20 * 200 * 2.000 * * *

22,4 * 224 2.240

25 * * 250 * * * * 2.500 * *

28 280 2.800 *

31,5 * * * 315 * 3.150 *

35,5 355 * 3.550

40 * * 400 * * 4.000 * * * *

45 * 450 4.500

50 * 500 * * * 5.000 *

56 560 5.600 *

63 * * * * 630 * * 6.300 * *

71 710 * 7.100

80 * 800 * 8.000 * * *

90 * 900 9.000

100 * * 1.000 * * * * 10.000 * *

112 1.120 11.200 *

125 * * * 1.250 * 12.500 *

140 1.400 * 14.000

160 * * 1.600 * * 16.000 * * * *

180 * 1.800 18.000

20.000 *


2.2.1. Tipos de ecualizadores.

Los ecualizadores pueden ser gráficos o paramétricos, los cuales al ser

combinados, resultan en 5 tipos, que son:

Ecualizador gráfico.

Ecualizador paramétrico.

Ecualizador de banda ancha.

Ecualizador paragráfico.

Ecualizador semiparamétrico.

32

Un ecualizador gráfico tiene bandas de frecuencias centradas en una frecuencia

determinada y únicamente es posible variar la ganancia de cada banda.

Un ecualizador paramétrico permite dar ganancia (𝐺𝑉) o atenuar una parte del

espectro, teniendo además control sobre la frecuencia central (𝑓𝑐) y el factor de

calidad (𝑄). El factor de calidad es la relación que existe entre la frecuencia central

y el ancho de banda.

Un ecualizador de banda ancha se encuentra en casi todos los dispositivos de audio

de uso diario como en los radios de autos, teatros en casa, reproductores portátiles

etc. Solo se puede ajustar la ganancia de tres bandas; graves, medios y agudos.

Un ecualizador paragráfico es una mezcla de características de un ecualizador

paramétrico pero con una pantalla de edición. Al ajustar las ganancias y el factor

de calidad, se pueden ver las curvas sobre las frecuencias en la pantalla.

En un ecualizador semiparamétrico se puede ajustar la ganancia y frecuencia

central de cada banda, pero no el factor de calidad.

Debido a su importancia y gran aceptación, a continuación se profundiza en los

ecualizadores gráficos y paramétricos.

2.2.1.1. Ecualizador gráfico.

Éste tipo de ecualizador es el más común y permite aumentar o reducir la amplitud

de la señal de audio entre 6 dB y 15 dB sobre la misma frecuencia de cada banda

por medio de un fader, al mismo tiempo, la posición de los faders permite la rápida

visualización de la curva de trabajo. En la Figura 2.5 se muestra un fader, el cual se

trata de un potenciómetro deslizable de alta precisión calibrado en decibelios.

33

Figura 2.5. Potenciómetro deslizable o fader.

Fuente: (Sound On Sound, 2014)

Los potenciómetros deslizables están configurados sobre frecuencias

predeterminadas dependiendo de la cantidad de bandas del ecualizador. Se pueden

encontrar desde 3 hasta 45 bandas o más, según se dividan las octavas del

espectro audible. Un ecualizador gráfico contiene filtros pasa-banda que dividen el

espectro audible en tantas partes como faders disponga el dispositivo y puede haber

una distancia típica entre frecuencias, de una octava, dos tercios de octava, media

octava o un tercio de octava; dependiendo del modelo, se trabaja con distancias

más amplias o más cortas. La frecuencia central sobre la que opera cada filtro está

siempre especificada y fija al pie de cada control.

Los ecualizadores gráficos se encuentran en las mezclas finales para corrección en

grabaciones, en recintos para corregir la respuesta acústica o simplemente en un

sistema de audio básico. En la Figura 2.6 se muestra un ecualizador gráfico estéreo

de 30 bandas de 1/3 de octava en donde se puede observar gráficamente la

respuesta del ecualizador.

34

Figura 2.6. Ecualizador gráfico estéreo de 1/3 de octava.

Fuente: (Espectáculos Arranz, 2014)

2.2.1.2. Ecualizador paramétrico.

En 1972, el ingeniero George Massenburg, presentó en la AES (Sociedad de

Ingeniería de Audio - Audio Engineering Society) el ecualizador paramétrico, un

circuito revolucionario que él diseñó con la ayuda de otros ingenieros. Con tipos de

filtros primitivos como el pasa banda y rechaza banda, los ecualizadores

paramétricos se convirtieron en parte fundamental en el mundo del audio. (Izhaki,

2008).

Al igual que un ecualizador gráfico, un ecualizador paramétrico permite aumentar o

reducir la intensidad de la señal de audio entre 6 dB y 15 dB, pero sobre frecuencias

que se pueden seleccionar, además es posible modificar el factor de calidad (𝑄)

variando el ancho de banda (𝐵𝑊).

Con un ecualizador paramétrico como el de la Figura 2.7, se puede controlar la

frecuencia central, el ancho de banda y la ganancia independientemente,

convirtiéndolos en ecualizadores versátiles y muy útiles para cualquier aplicación

donde se requiera de ecualización.

35

Figura 2.7. Ecualizador paramétrico.

Fuente: (Hispasonic, 2013)

Los filtros paramétricos pueden realzar o atenuar en amplitud una señal en su banda

de paso y la curva de respuesta se parece a la forma de una campana, como se

puede ver en la Figura 2.8 y Figura 2.9. La frecuencia central (𝑓𝑐) puede aumentar

o disminuir en el eje horizontal.

Figura 2.8. Realce en un filtro paramétrico con frecuencia

central en 400 Hz y ancho de banda de 600 Hz.


36

Figura 2.9. Atenuación en un filtro paramétrico con frecuencia

central en 400 Hz y ancho de banda de 600 Hz.


La ganancia determina la cantidad máxima de realce o atenuación en la frecuencia

central. Los dos puntos de corte se hallan 3 dB por debajo y 3 dB por encima de la

ganancia en la frecuencia central y el ancho de banda se mide entre estos dos

puntos de corte.

Aunque el ancho de banda en algunos ecualizadores se expresa en octavas, es

mucho más común el uso del parámetro 𝑄 (factor de calidad). 𝑄 se puede calcular

mediante la expresión matemática Ec. 1: (Izhaki, 2008)

𝑄 =𝑓𝑐

𝑓ℎ − 𝑓𝑙 Ec. 1

Donde 𝑓𝑐 es la frecuencia central, 𝑓ℎ y 𝑓𝑙 representan las frecuencias alta y baja de

corte, respectivamente. Cuanto mayor es el 𝑄, más estrecha es la forma de la

campana. En términos generales los valores de 𝑄 van desde 0,1 (muy amplio) a 16

(muy estrecha). De la Ec. 1 se define la expresión para el ancho de banda (𝐵𝑊) en

la Ec. 2. Siendo 𝐵𝑊 = 𝑓ℎ − 𝑓𝑙, el ancho de banda en términos de 𝑄 y la frecuencia

central 𝑓𝑐.

37

𝐵𝑊 =𝑓𝑐𝑄

Ec. 2

En la Figura 2.10 se muestran diferentes ajustes de 𝑄 para tres bandas con

ganancia de +15 dB cada una. La banda más baja (a la izquierda) muestra una

respuesta con un 𝑄 estrecho (10), la banda central un 𝑄 moderado (2,5) y la banda

más alta (a la derecha) un 𝑄 más amplio (0,5). Los diferentes anchos de banda se

pueden visualizar observando la línea de cuadrícula de +12 dB entre los puntos de

corte.

Figura 2.10. Ecualizador paramétrico de cuatro bandas con tres bandas activas

y una inactiva.


39

3. ARREGLO ANÁLOGO PROGRAMABLE DE CAMPO – FPAA

3.1. ARQUITECTURA DE UNA FPAA

Se denominan FPAA (Field Programmable Analog Array) a los circuitos análogos

programables de campo, donde su configuración se establece para implementar

diversidad de funciones análogas; consta de un arreglo de bloques análogos

configurables o CAB (Configurable Analog Block), una red de interconexión

programable y un registro para acumular los bits de la configuración del FPAA como

se muestra en la Figura 3.1.

Las características asignadas dependen del fabricante del FPAA, la red de

interconexión suministra la ruta de enlace entre los bloques de entrada/salida (I/O)

o entre los bloques CAB, son los que cumplen distintas funciones de proceso en la

ejecución de la señal análoga como la integración, diferenciación, amplificación,

sustracción, multiplicación, entre otras. El registro con las cadenas de bits guarda la

información para configurar los CAB.

Figura 3.1. Diagrama genérico del FPAA.

Fuente: (Caicedo Grueso & Velasco Medina, 2005)

40

3.2. CLASIFICACIÓN DE LAS FPAA

Las FPAA se caracterizan por manejar dos grandes categorías, las FPAA de tiempo

discreto y las FPAA de tiempo continuo. Según (Aquino, 2015) las de tiempo

discreto utilizan procesos de capacidades conmutadas o corrientes conmutadas y

su objetivo es lograr una resistencia variable a diferentes frecuencias para la

conmutación del interruptor. Aunque sus restricciones están en el ancho de banda

y la susceptibilidad del ruido en la naturaleza conmutada de las señales. Mientras

las de tiempo continuo se constituyen en el uso de los amplificadores operacionales

y capacitores programables, enlazado mediante un arreglo basado en

transconductores. Se caracterizan por tener un buen ancho de banda, mucho mejor

a las de tiempo discreto pero en el momento de programar una aplicación de

grandes márgenes dinámicas es mucho más complicado.

3.3. EVOLUCIÓN DE LAS FPAA

Con la existencia y evolución de los PLD (Dispositivo lógico programable -

Programmable Logic Device), surge la necesidad de desarrollar circuitos integrados

que permitan programar e implementar circuitos de señal mixta en un solo chip

como el de la Figura 3.2, es por ello que desde la década del ochenta hasta el

presente, varias compañías y grupos de investigación (su mayoría pertenecientes a

universidades) han desarrollado y anunciado sus productos, tal como se muestra

en la Tabla 3.1.

41

Figura 3.2. dpASP de Anadigm.

Fuente: (AN221E04 FPAA Anadigm, 2000)

Tabla 3.1. Evolución de las FPAA.

Año Compañía y grupos de investigación

1988 Silvilotti (Caltech)

1990 Lee y Gulak (University of Toronto)

1990 Kawasaki Steel

1990 Pilkington Microelectronics

1991 Lee y Gulak (University of Toronto)

1994 IMP, Inc.

1994 Pierzchala & Perkowski (Portland State University)

1994 Chang et al (University of Nottingham)

1996 Embabi et al (Texas A&M University)

1996 Zetex Semiconductors Ltd.

1997 Guadet & Gulak (University of Toronto)

1997 Futura et al (Spain)

1997 Motorola

1998 Motorola e IMP, retiradas del mercado

1999 IspPAC de Lattice

1999 SIDSA FIPSOC (anuncio el nuevo chip)

2000 Anadigm


42

Del año 2000 hasta la fecha no se ha impuesto otra corporación o grupo fabricante

de FPAA y dpASP, dejando a Anadigm como compañía líder y pionera, lo más

reciente fue en el año 2015 donde fueron lanzados al mercado dos kit de desarrollo,

el primer kit llamado DUALAPEX 3.3 V compuesto por dos AN231E04 (número de

pieza AN231K04 - DUAL2) y el segundo kit llamado QUADAPEX 3.3 V conformado

por cuatro AN231E04 (número de pieza AN231K04 - QUAD2).

3.4. TERMINOLOGÍA FPAA

Por una gran cantidad de fabricantes de FPAA, se está usando una nueva

terminología, que es la siguiente:

Field Programmable Analog Array (FPAA): circuito integrado, el cual puede

ser programado para implementar circuitos análogos, usando bloques

análogos flexibles e interconexiones.

Field Programmable Mixed Analog-Digital (FPMA): circuito integrado, el cual

contiene un FPAA y un FPGA, es tan flexible como los bloques configurables

y se puede programar para implementar circuitos de señal mixta.

Electrically Programmable Analog Circuit (EPAC): circuito FPAA versión de

IMP Inc; EPAC es una marca registrada del fabricante IMP Inc.

Field Programmable Analog Device (FPAD): nombre que utiliza el fabricante

Zetex para un FPAA.

Totally Reconfigurable Analog Circuit (TRAC): nombre para los circuitos

FPAD fabricados por Zetex.

Reseau Analogique Programmable (RAP): nombre en francés para un FPAA.

Configurable Analog Block (CAB): celda analógica básica y programable en

un FPAA.

Field Programmable System-On-a-Chip (FIPSOC): integra un FPMA y un

microcontrolador, este chip es comercializado por la compañía SIDSA.

43

3.5. FPAA COMERCIALES

Existen tres compañías fabricantes que producen circuitos de FPAA y se muestran

en la Tabla 3.2.

Tabla 3.2. FPAA comerciales.

Fabricante Modelo Tecnología Ancho de banda

Lattice

IspPAC10

UltraMOS tiempo continuo

550 kHz (G=1) 330 kHz (G=100)

IspPAC20

IspPAC30 1.5 MHz

IspPAC80 500 kHz

IspPAC81 75 kHz

IspPAC POWR1208

-

Zetex

TRAC20 Bipolar tiempo continuo

4 MHz

TRAC20LH 12 MHz

Anadigm

AN10E40

Switched capacitor

5 MHz

AN120E04

2 MHz AN221E04

AN231E04


3.6. TECNOLOGÍA DE CAPACITORES CONMUTADOS

Esta técnica de capacidad conmutada surge como respuesta a la alta demanda de

aplicaciones modernas de circuitos electrónicos que constantemente buscan

nuevas metodologías de elaboración y diseño que permitan reducir costos y el

44

tamaño de los circuitos para perfeccionar el desempeño de dichas aplicaciones, lo

que abre una gran puerta a modernos métodos de diseño de circuitos con mayor

calidad que los circuitos tradicionales.

En la década de los años 80 se dio origen a los circuitos SC (Capacitor conmutado

- Switched Capacitor), que responde a la necesidad de reemplazar las inmensas

resistencias de ese tiempo, lo que generaba dificultad para acomodarlas dentro de

los integrados que cada día minimizaban su tamaño y peso. Es así, como se fueron

estableciendo filtros con unas configuraciones que muestran la elección de ser

programables y sintonizables.

Los capacitores conmutados es una técnica que consiste en obtener la resistencia

equivalente a partir de la conmutación de las entradas de un capacitor. Estas

resistencias pueden ser de polaridad positiva como polaridad negativa. En la Figura

3.3 se muestra cómo se configura un capacitor conmutado para obtener una

resistencia equivalente.

Figura 3.3. Capacitor conmutado como sustitución de

resistencia.

Fuente:(Anadigm, 2011)

45

La corriente del circuito anterior se expresa de la siguiente manera:

𝐼𝐴𝑉𝐺 =∆𝑄

∆𝑡=

𝐶 ∗ 𝑉

𝑇 Ec. 3

Donde 𝐶 es la capacitancia y 𝑇 es el tiempo de conmutación.

Por ley de Ohm se calcula la resistencia equivalente, reemplazando la corriente de

la Ec. 3, en la siguiente ecuación:

𝑅 =𝑉

𝐼=

𝑉 ∗ 𝑇

𝐶 ∗ 𝑉=

𝑇

𝐶=

1

𝑓𝑐 ∗ 𝐶 Ec. 4

Demostrando en la Ec. 4, que la resistencia del circuito es dependiente solo de la

capacitancia y de la frecuencia de conmutación (𝑓𝑐). Luego, al trabajar con

relaciones de resistencias, solo dependerá de los valores de los capacitores.

𝑅1𝑅2

=𝐶2 ∗ 𝑇

𝑇 ∗ 𝐶1=

𝐶2𝐶1

Ec. 5

Esta técnica tiene una ventaja importante que es el cambio de fase y de tener la

posibilidad de emplear una resistencia negativa.

Figura 3.4. Resistencia negativa.


46

En el gráfico derecho de la Figura 3.5 la corriente instantánea 𝜙2 fluye en dirección

contraria de la polarización recibida por el capacitor en el momento 𝜙1, es decir, la

resistencia equivalente asume un signo negativo.

Para las señales de entrada y salida expresadas en la se almacenan solo durante

la conmutación 𝜙1 a 𝜙2. Esto se da en un sistema de muestreo analógico para la

técnica de capacitores conmutados.

Figura 3.5. Sistema de muestreo analógico.

Fuente: (Anadigm, 2011)

En la Figura 3.6 se observa cómo se crea la conversión de una señal continua en

una señal discreta, que igualmente se trata de una señal analógica, ya que se puede

tener cualquier cantidad de tensión.

Figura 3.6. Gráfico de muestreo analógico.


47

Esta técnica se usa en la fabricación de filtros pasivos y configuraciones con

resistencias y capacitores como se observa en la Figura 3.7, donde 𝑓0 es la

frecuencia central del filtro y 𝑓𝑐 es la frecuencia de conmutación.

Figura 3.7. Implementación de un filtro usando capacitores

conmutados.


En la Figura 3.8 muestra una forma distinta de uso de los capacitores conmutados

junto con un amplificador operacional.

Figura 3.8. Amplificador integrador.


Para el manejo de filtros construidos con amplificadores operacionales, variando la

frecuencia de reloj se obtiene un cambio en la frecuencia de corte, se consigue un

48

mayor rendimiento en relación con el voltaje offset, el ancho de banda y respuesta

rápida.

3.7. FPAA DE ANADIGM

La compañía de Anadigm tiene dos grandes grupos de FPAA, que se fraccionan en

cuanto a su tipo de reconfiguración. El primer grupo asume una reconfiguración

estática, porque necesita un reinicio antes de asignar el flujo de bits (bitstream) de

configuración. El otro grupo de FPAA posee una reconfiguración dinámica, la cual

tiene como característica de producir cambios en tiempo real, lo que admite al

módulo ser reestructurado por el diseñador sin necesidad de reiniciar el sistema

para volver a grabar los cambios hechos.

Actualmente, Anadigm ha desarrollado tres generaciones de módulos, pero la

generación inicial ya no la comercializa la compañía. Su principal diferencia es el

tipo de arquitectura.

Usando la tecnología CMOS, todas las generaciones fabricadas por Anadigm

funcionan con el método de capacitor conmutado (SC) para el análisis de

resistencias en el sistema de muestreo. Esta técnica hace que el circuito sea menos

sensible a los cambios en las técnicas, y a las corrientes parásitas, incrementando

la utilidad de la programación del módulo. El inconveniente de esta práctica se debe

a las restricciones en el nivel de frecuencia de trabajo del equipo, ya que cuando se

usa el proceso de muestreo, la señal analógica de entrada tiene que cumplir con el

teorema de muestreo de Nyquist, donde expresa que la frecuencia máxima de la

señal a muestrear debe ser menor a la mitad de la frecuencia de conmutación del

módulo.

49

3.8. PRIMERA GENERACIÓN

Como se menciona anteriormente, esta generación de FPAA de referencia

AN10E40 es la que actualmente la compañía de Anadigm no comercializa, aunque

se encuentra información sobre este dispositivo en la web. Su arquitectura se

muestra en la Figura 3.9.

Figura 3.9. Arquitectura interna de una FPAA AN10E40


Este módulo se constituye por una matriz de 4x5 bloques CAB, que a la vez se

rodea por una red de interconexiones programables globales y locales, cada CAB

se puede enlazar con cualquier otro y en cualquier celda de la matriz I/O. En la

configuración del circuito integrado cuando se halla en transcurso, la lógica de

configuración y el registro de cambios trabajan juntas. En los tres lados de la matriz

de los CAB se encuentran las celdas programables I/O, alcanzando un total de 13

interfaces. Mientras que una memoria SRAM va almacenando los ajustes que se

van ejecutando (Anadigm, 2001).

50

Figura 3.10. Arquitectura interior de un CAB.


En la Figura 3.10 se observa la estructura de cada CAB. Como dice (Anadigm,

2001) el bloque SRAM que controla las conexiones de enrutamiento y el

comportamiento del CAB, es cargado durante el tiempo de configuración. La

configuración típica se genera durante el encendido como un proceso automático

pero también se puede reiniciar en cualquier momento. La configuración de los

bancos de capacitores programables, la realimentación del amplificador

operacional y la conmutación local, proporcionan todos los recursos requeridos

para realizar una cantidad de circuitos de procesamiento analógicos.

3.9. SEGUNDA GENERACIÓN

Llamada también AnadigmVortex conformada por cuatro dispositivos: AN120E04,

AN121E04, AN220E04 y AN221E04. Este último integrado, mostrado en la Figura

3.11, está formado por 4 CAB en una matriz 2x2, 4 interfaces de I/O

(Entrada/Salida) configurables y una con multiplexación de 4:1, 2 interfaces de

salida dedicada, 1 LUT (Look Up Table), 1 convertidor AD (Análogo-Digital) tipo

SAR (Registro de Aproximación Sucesiva) en cada CAB, 1 bloque generador de

51

tensión de referencia, 1 bloque de reloj del sistema y 1 bloque de interfaz de

configuración (Anadigm, 2003b).

Figura 3.11. Arquitectura interna de una FPAA AN221E04.

Fuente: (Anadigm, 2003a)

3.9.1. Celdas de entrada/salida configurables.

Este módulo maneja cuatro celdas de I/O programables, en la que cada una abarca

un conjunto de particularidades que admiten una superior fidelidad en concordancia

con el ambiente exterior, sin que necesite mecanismos extras. Para una mayor

fidelidad, el completo funcionamiento y enrutamiento de la señal en el del módulo

está totalmente constituido en una señal diferencial (Anadigm, 2003b), como se

muestra en la Figura 3.12.

52

Si el módulo divisa una señal de entrada diferencial, un interruptor hará conexión al

extremo negativo a la tensión de referencia VMR (Voltaje de referencia principal -

Voltage Main Reference).

Figura 3.12. Esquema de celda entrada/salida configurables.

Fuente: (Anadigm, 2003b)

La celda proporciona algunas características adicionales cuando se programa como

entrada:

Filtro anti-aliasing de segundo orden: para garantizar que no se presente el

efecto aliasing es necesario instalar un filtro pasa baja como lo hacen los

sistemas de muestreo. El filtro se pone en modo de derivación o configurado

mediante su frecuencia de corte. Anadigm sugiere que la relación entre la

frecuencia de corte y la frecuencia máxima de la señal sea al menos de 30.

Otra sugerencia es usarlos solo para señales con una frecuencia que llegue

hasta a los 15 kHz.

Amplificador con ganancia configurable y estabilizador de modelo chopper

opcional: esta cualidad comprime la tensión offset que entra, que

regularmente se relacionan con amplificadores operacionales y logra ser de

eficacia importancia para aplicaciones donde la señal de entrada tiene una

amplitud reducida y se necesita de una ganancia alta. La ganancia del

53

amplificador logra ser configurada como 2𝑛, donde n es un entero que varía

entre 4 a 7.

Según (Anadigm, 2003b), al no utilizar ninguna de estas cualidades o al estar la

celda programada como salida, en conexión directa debe haber precaución para no

sobrecargar el módulo, los amplificadores operacionales de los CAB no están

compuestos para operar cargas exteriores que tengan baja impedancia o muy alta

capacitancia, lo que logran desequilibrar el proceso. Por lo que se sugiere usar una

resistencia mínima de 100 kΩ de carga externa y una capacitancia máxima de 100

pF. Anadigm no propone el uso de celda de entrada en manera directa, al menos

que use un mecanismo de búfer de ganancia.

3.9.2. Celda de entrada/salida multiplexada.

Ofrece un multiplexor bidireccional en una de las cuatro celdas de I/O, que admite

la relación física de cuatro señales diferenciales de entrada o salida, pero esta se

procesará en secuencia, es decir, una a la vez por la FPAA como se observa en la

Figura 3.13. Equivalentemente si en una celda de I/O, no se manifiesta un arranque

de entrada diferencial, el interruptor acopla la entrada negativa del par diferencial a

la tensión de referencia VMR (Anadigm, 2003b).

Figura 3.13. Esquema de entrada/salida multiplexada.


54

3.9.3. Celdas de salida.

Están llenas de características para asegurar que el diseño de su sistema saque el

mayor provecho de fidelidad y versatilidad que ofrece el dispositivo. Consiguen

suministrar datos digitales o señales diferenciales analógicas de tensión (Anadigm,

2003b), como se ilustra en la Figura 3.14. Además presenta ciertas características

añadidas como las celdas I/O:

Filtro anti-aliasing: es similar al de celdas I/O y trabaja como un filtro de

restauración de segundo orden.

Filtro programable continuado por un convertidor de señal diferencial simple

(DIFF2SINGLE): el diseñador del sistema puede optar por utilizar las

tensiones VOUT + y VOUT – como un par de señal diferencial o escoger solo

uno de ellos para lograr una única señal de salida, en este proceso la señal

se hace referencia a la VMR y adquieren la mitad de la amplitud de la señal

diferencial.

Figura 3.14. Esquema de una celda de salida dedicada.

Fuente:(Anadigm, 2003b)

55

3.9.4. Bloque analógico configurable (CAB).

Dentro de la FPAA hay 4 bloques analógicos configurables, cada CAB se conforma

por tres componentes activos, dos amplificadores diferenciales de 50 MHz y un

comparador, como se observa en la Figura 3.15. Además, ocho bancos de

capacitores configurables, un registro de aproximación sucesiva (SAR), que cuando

esté habilitado, emplea el comparador contenido dentro del CAB para efectuar un

convertidor AD de 8 bits, una memoria de programación tipo SRAM y una unidad

generadora de señales de reloj no sobrepuestos, que se necesita para que el

circuito actúe moderadamente.

Figura 3.15. Arquitectura de un CAB de segunda

generación.


El CAB posee ocho bancos de capacitores configurables, donde cada uno es

realmente un gran banco de reducida dimensión y mismo tamaño que toman valores

entre 0 y 255 unidades de capacitancia.

56

Cada CAB tiene llaves analógicas, las estáticas establecen los vínculos generales

de la misma, los valores de los capacitores y cual entrada se habilita, mientras que

las dinámicas logran conmutar de acuerdo al control de una señal de entrada

analógica, la etapa del reloj elegido y la lógica SAR. Cualquiera de estos dos tipos

de llaves está intervenida por la configuración SRAM. Al reiniciar el sistema, la

memoria SRAM se estaciona en un estado seguro y distinguido. La lógica de

configuración transporta los datos externos a la memoria SRAM común (Shadow

SRAM), y posteriormente lo traslada a la memoria de configuración SRAM

(Configuration SRAM) (Anadigm, 2003b).

3.9.5. Tabla de búsqueda (LUT).

Según (Anadigm, 2003b), el módulo solo contiene una tabla de búsqueda de 256

bytes, su dirección de entrada de 8 bits consigue originarse de cualquier salida del

SAR- ADC de 8 bits o de un contador LUT especial de 8 bits. El contador del LUT

hace la cuenta incrementalmente y retorna a cero cada vez que se cumpla un valor

programado. Cada valor distinto para la LUT es una dirección, los datos leídos en

esta dirección se escriben en uno o dos destinos dentro de la shadow SRAM. El

reloj del contador LUT es alimentado por uno de los cuatro relojes internos

análogos.

El posterior traspaso de la memoria compartida (Shadow SRAM) a la memoria de

configuración (Configuration SRAM) se logra mediante cuatro formas: cuando el

último byte de datos de configuración es cargado, si se detecta un cruce por cero,

si se encontró un punto de disparo del comparador o por un nivel alto de detección

en el pin externo EXECUTE. Con un reloj habitual del contador LUT, una

composición LUT/CAB se obtiene un generador de onda arbitraria o

transitoriamente armonizar una señal.

57

3.9.6. Registro de aproximación sucesiva (SAR).

Para (Anadigm, 2003b), el SAR logra construir un conversor análogo-digital

mediante aproximaciones sucesivas, requiere dos relojes con una proporción de 16

a 1. El reloj A que es el más lento establece la velocidad a la que se originan las

conversiones sucesivas y su valor no puede sobrepasar los 250 kHz, mientras que

el reloj B que es el más veloz se usa para hacer la conversión. La señal resultante

del SAR se constituye como un bit de signo y siete bits de magnitud. Existen dos

opciones para administrar el SAR-ADC: la primera, es una puerta de dirección de la

LUT y la segunda es restituida a su propio CAB. El de uso más general es el primero,

luego de la conversión, el resultante de 8 bits es examinado por la LUT como una

dirección nueva. Un circuito de configuración guarda la dirección registrada por la

LUT en uno o dos cargos de la memoria compartida (Shadow SRAM).

3.9.7. Voltaje de referencia.

El proceso de señales analógicas ejecutado dentro del módulo posee como

referencia de tensión VMR (Voltage Main Reference), cuyo valor nominal es de 2.0

V. El VMR procede de un origen de referencia de alta precisión. También, dentro de

esta igualmente se deriva las tensiones de referencia VREF+ y VREF- (Anadigm,

2003b), como se muestra en la Figura 3.16.

Figura 3.16. Esquema del circuito que genera la tensión de referencia.


58

Para un mayor y óptimo beneficio es necesario y se recomienda que los capacitores

de filtrado externo que están conectados a los pines VREFPC, VMRC y VREFMC

sean de un valor que oscile entre los 75 nF y 100 nF, además estos mismos deben

ser de una baja inductancia como los de tantalio.

3.9.8. Reloj del sistema.

Se encarga de la lógica de configuración, constantemente está alimentado por el

pin DCLK, posee un reloj externo hasta de 40 MHz u otra opción es conectar un

cristal resonante, que no necesita de programación. La siguiente Figura 3.17 aporta

un enfoque general de las particularidades y dominios del reloj del sistema.

Figura 3.17. Diagrama del circuito generador de reloj.


Los dominios se registran por un reloj maestro único, el cual puede ser ACLK o

DCLK. Configurar este módulo establece que entrada del reloj será el maestro, que

a la vez el reloj primordial se fracciona en cinco dominios. El primero es el único que

se alimenta de los amplificadores chopper que están en las celdas de

entrada/salida. En cambio, los otros cuatro relojes son estimulados por un prescaler

proyectado por el usuario que se alimenta de cuatro divisores programables

(Anadigm, 2003b).

59

Estos dominios pueden ser usados para impulsar tanto la lógica SAR como la lógica

de circuitos de conmutación de capacitores de los CAB. Se garantiza que los relojes

originados de la señal del reloj principal se sincronicen en los finales del flanco de

subida.

3.9.9. Sistema de arranque desde un procesador principal.

Para las aplicaciones que únicamente usan un microprocesador se dispone para

que realice cálculos de valores nuevos del circuito, ensamblar los nuevos valores

en el bloque de configuración de datos y transferir ese bloque de datos a la FPAA.

La interfaz de configuración del dispositivo es flexible y está diseñada para que

acepte cualquier memoria serial o cualquiera de las tres interfaces principales del

microprocesador: interfaz serial síncrona (SSI), interfaz serial periférica (SPI) o una

interfaz de bus de periféricos externos convencional. (Anadigm, 2003b)

3.9.9.1. Conexión de interfaz serial síncrona (SPI y SSI).

“Estas dos interfaces SPI y SSI son las mismas. Hay una señal que

indica los datos que vienen, una línea de datos serial y un reloj de datos

serial. Solamente existe una diferencia entre la interfaz SSI y SPI son los

nombres y la frecuencia en que el host puede transportarlos. Aunque,

funcionalmente estas dos interfaz son las mismas.”(Anadigm, 2003b).

En la siguiente Figura 3.18 se observa el chip conectado con el microprocesador

mediante SPI.

60

Figura 3.18. FPAA conectada con el microprocesador

mediante SPI.


Los microprocesadores con conexión SPI son más comunes que los de conexión

SSI. La única desventaja que tiene el puerto SPI es que se considera más lento que

el SSI y rara vez son compatibles con la capacidad de transferencia de DMA

(Acceso Directo a Memoria - Direct Memory Access). Por otra parte, la velocidad de

los puertos SSI a menudo es similar a la velocidad del bus del microprocesador y

algunas veces se apoya de los canales de DMA. (Anadigm, 2003b). A continuación

en la Figura 3.19 se observa la FPAA conectada con el microprocesador mediante

SSI.

61

Figura 3.19. FPAA conectada con el

microprocesador mediante SSI.


Según (Anadigm, 2003b), en los escenarios de conexión vistos anteriormente, la

línea ACTIVE del dispositivo es una realimentación para el host mediante el pin de

propósito general entrada/salida (GPIO), para indicar que se realizó correctamente

la configuración.

3.9.10. Conexión típica de bus del microprocesador.

La configuración de interfaz es síncrona, pero no hay requerimiento alguno para

que el reloj de configuración sea interrumpido. Por lo que es posible definir un reloj

de interfaz de configuración usando la señal típica de escritura estroboscópica de

buses de datos externos, generalmente hace parte de los microprocesadores

(Anadigm, 2003b). A continuación se ilustra en la Figura 3.20 la conexión típica de

bus del microprocesador.

62

Figura 3.20. Conexión típica de bus externo del

microprocesador.


Hay varias opciones utilizables para seleccionar el CS2b. En el ejemplo de la Figura

3.20, cierto nivel de decodificación de direcciones se ejecuta con un tercer

dispositivo, usualmente una PAL (Matriz Lógica Programable). Otra opción es usar

una sola línea de dirección de alto orden. Aunque no es un uso eficaz del espacio

de direcciones de la memoria externa del procesador, puede ser apto para su

diseño exclusivo. Del mismo modo que las conexiones SPI y SSI, ACTIVATE o

ERRb pueden ser controladas para corroborar la trasmisión de datos de

configuración. (Anadigm, 2003b).

3.10. TERCERA GENERACIÓN

Esta familia es conocida como AnadigmApex de dpASP (Procesador de Señal

Análoga Dinámicamente Programable - Dynamically programable Analog Signal

Processor) e incluye las referencias AN131E04 y AN231E04 con voltaje de

alimentación 3,3 V, pero solo se hará énfasis sobre la FPAA AN231E04 como se

muestra en la Figura 3.21. Este chip procesa señales analógicas en sus células I/O

(Input/Output), y los bloques analógicos configurables (CAB). Este dispositivo se

construye de una combinación convencional y de circuitos de capacitores

63

conmutados que se programan fuera del chip desde una memoria no volátil o desde

un procesador principal (Anadigm, 2006).

El funcionamiento dpASP logra ser modificado parcial o totalmente durante la

operación. La reconfiguración dinámica le permite al procesador principal enviar

nuevos datos de configuración al dpASP mientras que la configuración pasada ya

está en marcha. Una vez que la nueva carga de datos está completa, la transmisión

a la nueva configuración de proceso de señal analógica ocurre en un solo ciclo de

reloj.

Figura 3.21. Arquitectura interna de una FPAA AN231E04.


64

Según (Anadigm, 2006) la AN231E04 dpASP cuenta con 4 bloques analógicos

configurables (CAB) en su núcleo. La LUT (Look Up Table) que tiene acceso en los

CAB, ofrece un método para ajustar cualquier elemento programable dentro del

dispositivo en respuesta a una señal o a una base de tiempo. La LUT se usa

igualmente para funciones de transferencia arbitrarias de entrada a salida, generar

señales arbitrarias y construir filtros dependientes de voltaje. Un generador de

referencia de voltaje suministra voltajes de referencia a cada uno de los CAB y tiene

pines externos para la conexión de capacitores de filtrado.

Las señales analógicas están enrutadas dentro y fuera del núcleo dpASP a través

de las celdas disponibles I/O: dos de Tipo 1, dos de Tipo 1a, dos de Tipo 2 y una

de Tipo 2a. Las celdas Tipo 1 y Tipo 1a contienen circuitería pasiva como activa

que permite la entrada y salida directa de la señal, la construcción de los filtros

activos, circuitos de muestreo y retención o también conocidos como sample and

hold, entradas y salidas digitales. Mientras las celdas Tipo 2 y Tipo 2a son más

simples y pueden realizar la entrada y salida directa de la señal, salida de voltaje

de referencia, y entrada y salida digital. Cualquiera de las celdas I/O Tipo 1a y Tipo

2a puede tener acceso a un recurso de amplificador chopper especializado que

ofrece la amplificación precisa de muy bajas señales de entrada de energía

(Anadigm, 2006).

3.10.1. CAB.

Según (Anadigm, 2006) la mayor parte de procesamiento de señal analógica se

produce en el Bloque Analógico Configurable (CAB). Cada uno de estos abarca dos

amplificadores operacionales, un comparador, bancos de condensadores

programables, una colección de recursos de enrutamiento y relojes configurables.

Con el procesamiento de señal análoga de condensador conmutado, el valor

absoluto de los elementos integrados en el chip no es significativo, pero la relación

de los condensadores programables empleados y las frecuencias de reloj es lo que

65

establece la respuesta del circuito; ambos están bien controlados. Con el fin de

mejorar aún más la fidelidad de la señal, todo el procesamiento de señal en el

interior de los CAB es completamente diferencial.

3.10.2. Utilizando un dpASP (Procesador de Señal Análoga Dinámicamente

Programable).

El diseño de circuitos para dpASP se obtiene empleando el software

AnadigmDesigner2 (AD2). Este ofrece un diseño de circuito gráfico en la que los

bloques de construcción elementales de proceso de señal analógica se dejan ubicar

dentro del mismo para conectarlos entre sí. Los bloques de construcción contienen:

ganancias, filtros, sumador, rectificación y otros comportamientos especializados.

Para los parámetros específicos de los bloques usados (por ejemplo en el filtro está

la ganancia, frecuencia de corte, etc.) son determinados por el usuario.

AnadigmDesigner2 genera un archivo de datos de configuración. Este archivo se

puede utilizar para programar una SPI PROM para la operación estática o

compilando el programa de origen en un microprocesador principal para la

operación dinámica (Anadigm, 2006).

AnadigmDesigner2 también genera una fuente de código C para el microprocesador

principal que permite la generación de nuevos datos de configuración dpASP y la

posterior reconfiguración dinámica (Anadigm, 2006).

El comportamiento de proceso de señales dpASP pueden ser ajustados mientras el

sistema se mantiene continuamente ejecutándose. El funcionamiento de la

circuitería analógica está controlada por el contenido de la memoria de

configuración de la dpASP. Esta memoria debe ser programada después del

encendido. La interfaz de configuración dpASP provee un puerto de datos para este

propósito. La interfaz de configuración permanece como un esclavo de puerto de

datos en serie a un microprocesador que es compatible con la señal SPI. De lo

66

contrario se puede configurar para leer datos desde una SPI PROM después del

encendido o del reinicio.

3.10.3. Conexiones típicas de interfaz de configuración.

El comportamiento de los circuitos de procesamiento de señales analógicas dentro

del dispositivo AN231E04 esta ordenada por el contenido de la memoria volátil de

configuración. En el encendido y reinicio, el dpASP borra su memoria, colocando al

dispositivo en una condición favorable. Una vez que la secuencia de encendido y

reinicio se complete, el dispositivo está listo para recibir datos de configuración. La

primera trama de datos de configuración cargado en el dispositivo posterior a un

reinicio se llama configuración primaria. Este tipo de FPAA puede ser reconfigurado

usando el formato de actualización.

La interfaz de configuración se presenta tanto maestro de datos en serie o como

esclavo de datos en serie. Como maestro de datos en serie, el dpASP recupera

automáticamente sus datos de configuración establecidos por cualquier sector SPI

PROM. Mientras que como esclavo de datos en serie, el dpASP es compatible con

la señal SPI desde un procesador principal y puede recibir datos de configuración

de ese procesador (Anadigm, 2006).

3.10.3.1. Operación dinámica.

La representación de aplicación más poderosa es cuando el dpASP está

configurado como esclavo de datos en serie. En esta operación el microprocesador

principal envía datos de configuración para el dpASP utilizando la señal SPI. Esto

admite la instauración de circuitos de procesamiento de señales analógicas que se

pueden cambiar mientras se está ejecutando. El cambio puede ser tan sencillo como

un mínimo ajuste de una frecuencia de corte o una ganancia, o quizás implique la

mayor transformación de comportamiento, como desde un trasmisor a un receptor

de configuración (Anadigm, 2006). En la Figura 3.22 se observa la conexión entre

la FPAA y el microprocesador principal.

67

Figura 3.22. Configuración simple entre FPAA y microprocesador

principal.


Después del encendido, el dpASP se mantiene en un estado favorable, a la espera

de una secuencia de configuración. Para configurar el dpASP, el microprocesador

principal envía a estado bajo el CS2B y posteriormente, transfiere los datos de

configuración determinados de su puerto de datos en serie. Normalmente, el dpASP

permite el procesamiento de señal analógica de forma automática al terminar la

configuración. El dispositivo es muy flexible, lo que admite la reconfiguración de

ejecución cualquier cantidad de veces después del reinicio. La configuración de

varias FPAA mediante un microprocesador principal es una cuestión simple de

transporte de señales de reloj y de datos en serie a cada una de ellas. La Figura

3.23 muestra la conexión en paralelo de señales MOSI, SCLK y las señales

selectivas para un número arbitrario de FPAA (Anadigm, 2006).

68

Figura 3.23. Configuración múltiple FPAA con microprocesador principal.


El pin LCCb del dispositivo mantiene en estado alto mientras que el pin CS1b

mantiene en estado bajo, permitiendo las configuraciones en estado bajo hasta que

el dispositivo complete su configuración vuelve a estado alto. Esta conexión junto

con el comportamiento del pin CFGFLGb y el lógico direccionamiento permite que

el microprocesador principal seleccione las salidas.

Los nodos ACTIVATE y ERRb están juntos para facilitar la habilitación simultánea

de los circuitos analógicos y de disposición en tal caso de errores de configuración.

En la conexión de dos o más FPAA, es importante crear un bus para los pines

CFGFLGb.

3.10.3.2. Operación estática.

La FPAA leerá automáticamente sus datos de configuración desde una SPI PROM

posteriormente a un reinicio manual o del encendido. Al concluir el reinicio,

CFGFLGb pasará a estado bajo, seleccionando los datos provenientes de la SPI

PROM. El comando de lectura se emitirá desde SO (sincronizado por MEMCLK).

Mientras que el MEMCLK continua, el SPI PROM responde con un flujo de datos en

serie que es leída por el pin SI (Anadigm, 2006). A continuación la Figura 3.24 se

ilustra la configuración sencilla entre FPAA y SPI PROM.

69

Figura 3.24. FPAA configurada desde un SPI PROM.


En este modo más simple, la FPAA automáticamente detecta el encendido y se

reinicia, lee los datos de configuración de SPI PROM y comienza el procesamiento

de señales analógicas. Un reinicio posterior hará que la anterior secuencia se repita.

71

4. DISEÑO E IMPLEMENTACIÓN DEL ECUALIZADOR ANÁLOGO

DE AUDIO

De acuerdo a la investigación realizada previamente, se estableció diseñar e

implementar un ecualizador paramétrico de cuatro bandas, éste tipo de

ecualizadores permiten modificar la ganancia, frecuencia central y factor de calidad

de cada una de sus bandas.

El diseño hardware del ecualizador se divide en dos secciones, una sección digital

comprendida de un módulo oscilador, un microcontrolador y un conversor USB-

UART y una sección análoga constituida de tres FPAA y dos filtros Rauch para evitar

el fenómeno aliasing. Por último, conociendo los voltajes de operación y consumo

de corriente de cada dispositivo utilizado, se diseñó la fuente de voltaje regulada.

En el diagrama de bloques del sistema mostrado en la Figura 4.1, se puede apreciar

la interconexión de todos los elementos que conforman el ecualizador análogo de

audio.

Para controlar el sistema hardware desde una computadora (PC) por medio de la

conexión USB, se diseñó una interfaz gráfi

Documents

DISEÑO E IMPLEMENTACIÓN DE UN ECUALIZADOR ...bibliotecadigital.usb.edu.co/bitstream/10819/4266/1...Figura 4.1. Diagrama de bloques del ecualizador análogo de audio. ..... 72 Figura