30
LOGIX: Herramienta de diseño y compilación de circuitos lógicos para controladores programables Klajdi Hoxha Universidad de Sevilla 1 Proyecto Fin de Carrera Ingeniería Informática

FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Embed Size (px)

Citation preview

Page 1: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

LOGIX: Herramienta de diseño y compilación de circuitos lógicos para controladores

programables

Klajdi Hoxha

Universidad de Sevilla 1

Proyecto Fin de Carrera

Ingeniería Informática

Page 2: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Indice

• Introducción

• Objetivos

• Metodología

• Desarrollo

• Conclusiones

Universidad de Sevilla 2

Page 3: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Introducción

Centros de Control Siglo XX

- Armarios empotrados

(Hardware)

- Instalados en el campo

- Poca flexibilidad

- Alto consumo

- Imposible Telegestionar

Universidad de Sevilla 3

Page 4: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Introducción

Remotas Centros de Control Siglo XXI

Universidad de Sevilla 4

Page 5: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Introducción (Remotas de Telvent)

- RTOS (VxWorks + Controladores)

- MicroPowerPC 32-bits

- 100 MHz

- Ram 64 Mb

- SRAM 4Mb

- Flash 16 Mb

- Cache 4 Kb Codigo,+ 4 Kb Datos

- Puertos: N serie + 4 Ethernet

- Consumo 12 voltios

Universidad de Sevilla 5

Page 6: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Objetivos

Universidad de Sevilla 6

Page 7: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Objetivo 1 (Diseño Binario )

Universidad de Sevilla 7

Page 8: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Objetivo 2 ( Diseño LEL )

8Universidad de Sevilla

Page 9: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Objetivo 3 ( LEL Binario )

9Universidad de Sevilla

Page 10: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Metodología (Secuencial-Iterativo)

10Universidad de Sevilla

Page 11: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

11

Especificación

de requisitos

con

REM

Universidad de Sevilla

Page 12: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

12

Descomposición

del proyecto en

subtareas

Page 13: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Universidad de Sevilla 13

Planificación temporal

del proyecto

Page 14: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Desarrollo (Módulos)

14Universidad de Sevilla

Page 15: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Proyecto Logix

15Universidad de Sevilla

Page 16: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Diagrama de Clases

16

Modulo

Circuitos

Universidad de Sevilla

Page 17: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Universidad de Sevilla 17

Paquete

Circuitos

Page 18: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Diagrama de clases

Universidad de Sevilla 18

Modulo

Compilador

Page 19: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Universidad de Sevilla 19

Paquete

Compilador

Page 20: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Universidad de Sevilla 20

Paquete

Grafico

Page 21: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Diagrama de flujo

21Universidad de Sevilla

Page 22: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Vista de Logix

22Universidad de Sevilla

Page 23: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Crear circuito

23Universidad de Sevilla

Page 24: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Visualizar circuito

24Universidad de Sevilla

Page 25: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Diseñar circuito

25Universidad de Sevilla

Page 26: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Editar circuito

26Universidad de Sevilla

Page 27: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Generar binario

27Universidad de Sevilla

Page 28: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Fichero binario

28Universidad de Sevilla

Page 29: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Conclusiones

29

Cumplimiento de los requisitos iniciales

Dilatación del tiempo estimado

Falta de experiencia

Proyecto muy específico

Módulos reutilizables y extensibles

Universidad de Sevilla

Page 30: FinalYearProjectPresentation_KlajdiHoxhaSina_Logix

Herramientas

30

Lenguaje JAVA (JDK 1.5)

Plataforma Netbeans 6.8

Librería Netbeans.Visual 2.0 (Diseño gráfico de circuitos)

Librería UML 2.0 ( Creación de diagramas UML)

Librería ANTLR v3 ( Procesador de lenguajes )

REM ( Especificación de requisitos )

OpenProj (Gestión de proyectos)

DIA ( Editor de diagramas)

Universidad de Sevilla