infPreviolab4

Informe Previo Laboratorio 4 2011

1

Informe

Previo

Laboratorio

4

E.A.P. Ing. De Sistemas e Informatica


2

UNIVERSIDAD NACIONAL

MAYOR DE SAN MARCOS

“Año del Centenario de Machu Picchu para el Mundo”

E.A.P : Ingeniería de Sistemas e Informática CICLO :

2011-Il

CURSO : Circuitos Digitales TEMA : Informe Previo Laboratorio 4 APELLIDOS Y NOMBRES:

CACHUÁN ALIPÁZAGA, Antonio M. COD: 10200190 .

PROFESOR : Ing. Oscar Casimiro Pariasca FECHA DE ENTREGA:

Jueves 22 de Setiembre 2011


3

Fig. 1.1

LABORATORIO DE CIRCUITOS DIGITALES Laboratorio 4: Circuitos Codificadores, Decodificadores, Sumador,

Multiplexores y Demultiplexores

Informe Previo

I. OBJETIVO

Analizar, diseñar y construir circuitos lógicos combinacionales tales como

codificadores, decodificadores, sumadores, multiplexores, demultiplexores y

sus aplicaciones.

ll. CUESTIONARIO PREVIO

1.- ¿Qué es un circuito codificador y un decodificador?

Decodificador

Un decodificador (Ver Fig. 1.1) es un circuito combinatorio que convierte

información binaria de n líneas de entrada a un máximo de 2n líneas únicas de

salida o menos. Estos decodificadores son denominados decodificadores n-a-

m líneas, donde m 2n.

Estos dispositivos normalmente cuentan con una entrada habilitadora. Cuando

esta entrada vale 0, todas las salidas del codificador son 0. Cuando la entrada

habilitadora vale 1, la salida correspondiente al minitérmino formado por la

combinación presente en las n entradas tomará el valor 1 y las demás tomarán

el valor 0.


4

Tabla 1.1 Codificador

Codificador

Un codificador es un circuito digital que ejecuta la operación inversa de un

decodificador. Un codificador tiene 2n (o menos) líneas de entrada y n líneas de

salida. Las líneas de salida generan un código binario correspondiente al valor de

entrada binario. Ejemplo codificador de octal a binario (ver tabla 1.1).

Entradas Salidas

D7 D6 D5 D4 D3 D2 D1 D0 A2 A1 A0

0 0 0 0 0 0 0 1 0 0 0

0 0 0 0 0 0 1 0 0 0 1

0 0 0 0 0 1 0 0 0 1 0

0 0 0 0 1 0 0 0 0 1 1

0 0 0 1 0 0 0 0 1 0 0

0 0 1 0 0 0 0 0 1 0 1

0 1 0 0 0 0 0 0 1 1 0

1 0 0 0 0 0 0 0 1 1 1


5

Fig. 2.1

Tabla. 2.1 Fig. 2.2

2.- Diseñar un circuito codificador de teclado decimal al código BCD.

Diseñando el circuito tenemos el diagrama de bloques del codificador (Fig. 2.1) y

su respectiva tabla (Tabla 2.1) e implementándolo con las compuertas básicas

(Fig. 2.2).

Dígito Decimal

BCD

A3 A2 A1 A0

0 0 0 0 0

1 0 0 0 1

2 0 0 1 0

3 0 0 1 1

4 0 1 0 0

5 0 1 0 1

6 0 1 1 0

7 0 1 1 1

8 1 0 0 0

9 1 0 0 1


6

Fig. 3.1

Fig. 3.3

3. Analizar la operación del decodificador 74LS47 y su uso con un

display de siete segmentos de ánodo común. ¿Cómo hallaría

experimentalmente cada uno de los terminales de un display de siete

segmentos de ánodo común?

El circuito 74LS47 es un integrado decodificador (Fig. 3.1) de BCD a 7 segmentos,

esas salidas pueden ser conectadas a un display ya que este tiene 7 entradas que

deben de acuerdo a la información se debe de prender o apagar una parte del

display.

Para hallarlo experimentalmente debemos tener en cuenta la tabla de función para

salidas activas bajas (Tabla 3.1) y obtendríamos el circuito representado mediante

compuertas lógicas (Fig 3.2), después de conocer el interior del CI se puede hallar

cada uno de los terminales del display (Fig. 3.3 y 3.4).


7

Fig. 3.2

Tabla 3.1

w x y z a b c d e f g

0 0 0 0 1 1 1 1 1 1 0

0 0 0 1 0 1 1 0 0 0 0

0 0 1 0 1 1 1 1 0 0 1

0 0 1 1 1 1 1 1 0 0 1

0 1 0 0 0 1 1 0 0 1 1

0 1 0 1 1 0 1 1 0 1 1

0 1 1 0 1 0 1 1 1 1 1

0 1 1 1 1 1 1 0 0 0 1

1 0 0 0 1 1 1 1 1 1 1

1 0 0 1 1 1 1 1 0 1 1

1 0 1 0 x x x x x x x

1 0 1 1 x x x x x x x

1 1 0 0 x x x x x x x

1 1 0 1 x x x x x x x

1 1 1 0 x x x x x x x

1 1 1 1 x x x x x x x


8

Fig. 3.4


9

Tabla 4.1

Fig. 4.1

4. Dibuje el diagrama lógico de un decodificador completo de 2 bits.

Repita para un decodificador de 3 bits. Utilice compuertas lógicas

básicas y también un decodificador comercial (74155 y 74138).

Decodificador 2 a 4 líneas (2 bits)

Tenemos la siguiente tabla (Tabla 4.1) y se obtiene el circuito con las

representaciones lógicas (Fig. 4.1) y mediante el CI 74155 (Fig. 4.2)

G I1 I0 Y3 Y2 Y1 Y0

0 X X 0 0 0 0

1 0 0 0 0 0 1

1 0 1 0 0 1 0

1 1 0 0 1 0 0

1 1 1 1 0 0 0


10

Tabla 4.2

Tabla 4.2

Decodificador 3 a 8 líneas (3 bits)

Tenemos la siguiente tabla (Tabla 4.2) y se obtiene el circuito con las

representaciones lógicas (Fig. 4.3) y mediante el CI 74138 (Fig. 4.4)

Entradas Salidas

X Y Z Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

0 0 0 1 0 0 0 0 0 0 0

0 0 1 0 1 0 0 0 0 0 0

0 1 0 0 0 1 0 0 0 0 0

0 1 1 0 0 0 1 0 0 0 0

1 0 0 0 0 0 0 1 0 0 0

1 0 1 0 0 0 0 0 1 0 0

1 1 0 0 0 0 0 0 0 1 0

1 1 1 0 0 0 0 0 0 0 1


11

Fig. 4.3

Fig. 4.4


12

Fig. 5.1 Funcionamiento CI 74LS155

Tabla. 5.1

5. Analizar la operación del decodificador 74LS155 como un

decodificador dual 2 x 4 ó como un decodificador simple de 3 x 8.

Verifique el funcionamiento del CI. 74LS138, CI. 74LS139 y CI. 74LS154


13

Tabla. 5.2



14


Tabla. 5.3


15


Fig. 5.5 Representación mediante C.L básicos


16

Tabla 6.1

6. Un circuito combinacional tiene 3 entradas X, Y, Z y 3 salidas F1, F2,

F3 donde:

F1 = XZ +/X /Y /Z

F2 = /X Y + X /Y /Z

F3 = X Y + /X /Y Z

Nota : /X = X negado, etc.

Diseñar con un CI decodificador 74LS155 y compuertas NAND.

Tendríamos

F1= XYZ+ZY/Z+/X/Y/Z

F2=/XYZ+XY/Z+X/Y/Z

F3=XY/Z+XY/Z+/X/YZ

F= XYZ+XY/Z+/X/Y/Z+/XYZ+XY/Z+X/Y/Z +XY/Z+XY/Z+/X/YZ

F= /Y/Z+X/Z+YZ+/XZ

# A B C F

0 0 0 0 1

1 0 0 1 1

2 0 1 0 0

3 0 1 1 1

4 1 0 0 1

5 1 0 1 0

6 1 1 0 1

7 1 1 1 1

00 01 11 10

0 1 1 1

1 1 1 1

X

Y

Z

F


17


18

Tabla 7.a

7. Diseñar las siguientes funciones lógicas de una o más salidas,

usando decodificadores 74LS138 ó 74LS139 binarios y compuertas

NAND (74LS10, 74LS20, 74LS30, etc):

a) Fa = Σx,y,z (2,4,7)

b) Fb = Σa, b, c, d (2,4,6,14)

c) Fc = Σw, x, y (1,3,5,6) y Gc = Σw, x, y (2,3,4,7)

d) Fd = Σw, x, y, z (0,1,2,3,5,7,11,13)

a) Fa = Σx,y,z (2,4,7)

# A B C F

0 0 0 0 0

1 0 0 1 0

2 0 1 0 1

3 0 1 1 0

4 1 0 0 1

5 1 0 1 0

6 1 1 0 0

7 1 1 1 1

00 01 11 10

0

1

1 1 1


19

Tabla 7.b

b) Fb = Σa, b, c, d (2,4,6,14)

# A B D C F

0 0 0 0 0 0

1 0 0 0 1 0

2 0 0 1 0 1

3 0 0 1 1 0

4 0 1 0 0 1

5 0 1 0 1 0

6 0 1 1 0 1

7 0 1 1 1 0

8 1 0 0 0 0

9 1 0 0 1 0

10 1 0 1 0 0

11 1 0 1 1 0

12 1 1 0 0 0

13 1 1 0 1 0

14 1 1 1 0 1

15 1 1 1 1 0

00 01 11 10

00

01 1 1

11 1

10

A B

C D

D2

D4 D6

D14


20

Tabla 7.c

c) Fc = Σw, x, y (1,3,5,6)

# W X Y F

0 0 0 0 0

1 0 0 1 1

2 0 1 0 0

3 0 1 1 1

4 1 0 0 0

5 1 0 1 1

6 1 1 0 1

7 1 1 1 0

00 01 11 10

0 1 1

1 1


21

Tabla 7.d

d) Fd = Σw, x, y, z (0,1,2,3,5,7,11,13)

# A B D C F

0 0 0 0 0 0

1 0 0 0 1 0

2 0 0 1 0 1

3 0 0 1 1 0

4 0 1 0 0 1

5 0 1 0 1 0

6 0 1 1 0 1

7 0 1 1 1 0

8 1 0 0 0 0

9 1 0 0 1 0

10 1 0 1 0 0

11 1 0 1 1 0

12 1 1 0 0 0

13 1 1 0 1 0

14 1 1 1 0 1

15 1 1 1 1 0

00 01 11 10

00 1

01 1 1

11 1

10

A B

C D

D2

D4 D6

D14


22

Fig. 8.1

8. Implementar utilizando el CI 7483 el sumador binario de 4 bits tal

como se muestra en la figura (Fig. 8.1). Conecte las salidas S del

sumador al decodificador y display del paso (3) y realice 5 sumas para

verificar su funcionamiento.


23

Fig. 8.2 C.I

Tabla 9.1

Tenemos los CI 7483 y 7447 y la tabla del CI 7447 (tabla 8.1) para comprobar.

w x y z a b c d e f g

0 0 0 0 1 1 1 1 1 1 0

0 0 0 1 0 1 1 0 0 0 0

0 0 1 0 1 1 1 1 0 0 1

0 0 1 1 1 1 1 1 0 0 1

0 1 0 0 0 1 1 0 0 1 1

0 1 0 1 1 0 1 1 0 1 1

0 1 1 0 1 0 1 1 1 1 1

0 1 1 1 1 1 1 0 0 0 1

1 0 0 0 1 1 1 1 1 1 1

1 0 0 1 1 1 1 1 0 1 1

1 0 1 0 x x x x x x x

1 0 1 1 x x x x x x x

1 1 0 0 x x x x x x x

1 1 0 1 x x x x x x x

1 1 1 0 x x x x x x x

1 1 1 1 x x x x x x x


24

Comprobando el circuito implementado

C1+

A1 A2 A3 A4 0001+ 1+

B1 B2 B3 B4 0010 2

C1S1 S2 S3 S4 0011 3

Con este resultado (0011) según la tabla del CI 7447 el display mostraría 3.

C1+

A1 A2 A3 A4 0101+ 5+

B1 B2 B3 B4 0010 2

C1S1 S2 S3 S4 0111 7


C1+

A1 A2 A3 A4 0111+ 7+

B1 B2 B3 B4 0010 2

C1S1 S2 S3 S4 1001 9


C1+

A1 A2 A3 A4 0001+ 1+

B1 B2 B3 B4 0001 1

C1S1 S2 S3 S4 0010 2


C1+

A1 A2 A3 A4 0000+ 0+

B1 B2 B3 B4 1000 8

C1S1 S2 S3 S4 1000 8



25

Fig. 9.1 Ejemplo Multiplexor 4 a 1

9. ¿Qué es un circuito multiplexor y un demultiplexor? Explique

Multiplexor

Los Multiplexores son circuitos Combinacionales con varias entradas (Ver ejemplo

Fig. 9.1) y una única salida de datos, están dotados de entradas de control

capaces de seleccionar una, y sólo una, de las entradas de datos para permitir su

transmisión desde la entrada seleccionada hacia dicha salida.

En el campo de la electrónica el multiplexor se utiliza como dispositivo que puede

recibir varias entradas y transmitirlas por un medio de transmisión compartido.

Para ello lo que hace es dividir el medio de transmisión en múltiples canales, para

que varios nodos puedan comunicarse al mismo tiempo.

Una señal que está multiplexada debe demultiplexarse en el otro extremo.

Demultiplexor

En electrónica digital, un demultiplexor es un circuito combinacional que tiene una

entrada de información de datos d y n entradas de control que sirven para

seleccionar una de las 2n salidas, por la que ha de salir el dato que presente en la

entrada. Esto se consigue aplicando a las entradas de control la

combinaciónbinaria correspondiente a la salida que se desea seleccionar. Por

ejemplo, si queremos que la información que tenemos en la entrada d, salga por la

salida S4, en la entrada de control se ha de poner, de acuerdo con el peso de la

mísma, el valor 100, que es el 4 en binario


26

Fig. 10.1

Tabla 10.1

10. En el siguiente circuito (Fig. 10.1) multiplexor. Conectar el circuito

para obtener la función Y(A,B,C,D) = A B C + A /B C D + /A B /C D

Hallar la tabla de verdad, donde A= MSB (bit más significativo) D= LSB

(bit menos significativo)

¿Que MUX comercial utilizaría?

Y(A, B, C, D)= A B C/D+ABCD + A /B C D + /A B /C D

Utilizaria el mux 74150 que tiene 4 entradas

# A B D C F

0 0 0 0 0 0

1 0 0 0 1 0

2 0 0 1 0 0

3 0 0 1 1 0

4 0 1 0 0 0

5 0 1 0 1 1

6 0 1 1 0 0

7 0 1 1 1 0

8 1 0 0 0 0

9 1 0 0 1 0

10 1 0 1 0 0

11 1 0 1 1 1

12 1 1 0 0 0

13 1 1 0 1 0

14 1 1 1 0 1

15 1 1 1 1 1


27

lll. BIBLIOGRAFÍA

uhu.es URL:http://www.uhu.es/rafael.lopezahumada/Cursos_anteriore

s/fund97_98/combinacionales.pdf

Fecha de visita: 18 de Setiembre del 2011

cursodigita.wikispaces.com

URL:http://cursodigita.wikispaces.com/file/view/Circuitos+L%C

3%B3gicos.pdf


terra.es

URL:http://www.terra.es/pv_obj_cache/pv_obj_id_CF46BE1B6

8235945D674EF989F5F5BF06BCA0600/filename/Tema3.PD

F


hep.fi.infn.it

URL : http://hep.fi.infn.it/fisi3/74155.pdf


Documents

infPreviolab4