Mi Electronica Digital

Sistemas digitalesy electrnica digital, prcticas de laboratorio

Sistemas digitalesy electrnica digital, prcticas de laboratorio

Juan ngel Garza Garza

Facultad de Ingeniera Mecnica y Elctrica

Universidad Autnoma de Nuevo Len

REVISIN TCNICA:

Jos Ignacio Vega LunaUniversidad Autnoma MetropolitanaAzcapotzalco.

Ricardo A. Glvez OrozcoInstituto Tecnolgico de Pachuca

Agustn Ramrez AgundisInstituto Tecnolgico de Celaya

Datos de catalogacin bibliogrfica

GARZA GARZA, JUAN NGEL Sistemas digitales y electrnica digital, prcticas de laboratorio. Primera edicin

PEARSON EDUCACIN, Mxico, 2006

ISBN: 970-26-0719-1rea: Bachillerato

Formato: 18.5 23.5 cm Pginas: 352

Editor: Pablo Miguel Guerrero Rosase-mail: [email protected] Supervisor de desarrollo: Felipe Hernndez Carrasco Supervisor de produccin: Jos D. Hernndez Garduo

PRIMERA EDICIN, 2006

D.R. 2006 por Pearson Educacin de Mxico, S.A. de C.V.Atlacomulco 500-5to. pisoIndustrial Atoto53519, Naucalpan de Jurez, Edo. de MxicoE-mail: [email protected]

Cmara Nacional de la Industria Editorial Mexicana. Reg. Nm. 1031

Prentice Hall es una marca registrada de Pearson Educacin de Mxico, S.A. de C.V.

Reservados todos los derechos. Ni la totalidad ni parte de esta publicacin pueden reproducirse, regis- trarse o transmitirse, por un sistema de recuperacin de informacin, en ninguna forma ni por ningn medio, sea electrnico, mecnico, fotoqumico, magntico o electroptico, por fotocopia, grabacin o cualquier otro, sin permiso previo por escrito del editor.

El prstamo, alquiler o cualquier otra forma de cesin de uso de este ejemplar requerir tambin la autori- zacin del editor o de sus representantes.

ISBN 970-26-0719-1

Impreso en Mxico. Printed in Mexico.

1 2 3 4 5 6 7 8 9 0 - 09 08 07 06

Contenido

Agradecimientos xi Presentacin xiii Introduccin xvPrctica 1 Introduccin al laboratorio 1Objetivos particulares ............................................................................................1Material necesario para el desarrollo de esta prctica ............................................2Fundamento terico ................................................................................................3Trabajo solicitado ..................................................................................................5Procedimiento ........................................................................................................7Cuestionario ............................................................................................................9Recomendaciones ................................................................................................10Reporte ................................................................................................................10

Prctica 2 Operadores lgicos con circuitos TTL 13Objetivos particulares ..........................................................................................13Material necesario para el desarrollo de esta prctica ..........................................14Fundamento terico ............................................................................................14Trabajo solicitado ................................................................................................22Procedimiento ......................................................................................................22Cuestionario ........................................................................................................25Reporte ..................................................................................................................27

Prctica 3 Captura esquemtica 29Objetivos particulares ..........................................................................................29Material necesario para el desarrollo de esta prctica ..........................................30Fundamento terico ..............................................................................................30Trabajo solicitado ................................................................................................31

Procedimiento ......................................................................................................32Cuestionario ..........................................................................................................45Recomendaciones ................................................................................................45Reporte ..................................................................................................................46

Prctica 4 Simulacin 47Objetivos particulares ..........................................................................................47Material necesario para el desarrollo de esta prctica ..........................................47Fundamento terico ..............................................................................................48Trabajo solicitado ................................................................................................50Procedimiento ......................................................................................................51Notas ....................................................................................................................57Trabajo solicitado ................................................................................................57Cuestionario ..........................................................................................................59Reporte ..................................................................................................................59

Prctica 5 Ecuaciones booleanas y el uso del lenguaje de descripcin de hardware ABEL-HDL 61Objetivos particulares ..........................................................................................61Material necesario para el desarrollo de esta prctica ..........................................62Fundamento terico ..............................................................................................62Ejemplo 5.1 ..........................................................................................................72Trabajo solicitado ................................................................................................76Procedimiento ......................................................................................................76

Prctica 6 Diseo combinacional 81Objetivos particulares ..........................................................................................81Material necesario para el desarrollo de esta prctica ..........................................81Fundamento terico ..............................................................................................82Ejemplo 6.1 ..........................................................................................................83Trabajo solicitado ................................................................................................87

Prctica 7 Sistemas combinacionales que no estn totalmente especificados 95Objetivos particulares ..........................................................................................95Material necesario para el desarrollo de esta prctica ..........................................96Fundamento terico ..............................................................................................96Ejemplo 7.1 ..........................................................................................................97Procedimiento ......................................................................................................98Ejemplo 7.2 ........................................................................................................103Ejemplo 7.3 ........................................................................................................106Procedimiento ....................................................................................................106Reporte ..............................................................................................................110Fundamento terico ............................................................................................110

ContenidoviiObjetivo particular ..............................................................................................112

Ejemplo 7.4 ........................................................................................................112Procedimiento ....................................................................................................113

Prctica 8 Flip Flops 115Objetivos particulares ........................................................................................115Material necesario para el desarrollo de esta prctica ........................................116Fundamento terico ............................................................................................116Circuito, arranque y paro de Flip Flop RS (Reset-Set) ......................................116Trabajo solicitado ..............................................................................................121Procedimiento ....................................................................................................122

Prctica 9 Diseo secuencial 129Objetivos particulares ........................................................................................129Fundamento terico ............................................................................................129Procedimiento ....................................................................................................132Ejemplo 9.1 ........................................................................................................135Procedimiento ....................................................................................................135Ejemplo 9.2 ........................................................................................................148Ejemplo 9.3 ........................................................................................................162Trabajo solicitado ..............................................................................................164Procedimiento ....................................................................................................164Ejemplo 9.4 ........................................................................................................171Trabajo solicitado ..............................................................................................172Ejemplo 9.5 ........................................................................................................178Ejemplo 9.6 ........................................................................................................181Ejemplo 9.7 ........................................................................................................183Ejemplo 9.8 ........................................................................................................186Ejemplo 9.9 ........................................................................................................192Problemas propuestos ........................................................................................196Reporte ..............................................................................................................203

Prctica 10 Contadores 205Objetivo particular ..............................................................................................205Fundamento terico ............................................................................................205Ejemplo 10.1 ......................................................................................................206Ejemplo 10.2 ......................................................................................................208Ejemplo 10.3 ......................................................................................................209Ejemplo 10.4 ......................................................................................................210Ejemplo 10.5 ......................................................................................................211Ejemplo 10.6 ......................................................................................................213Ejemplo 10.7 ......................................................................................................213Ejemplo 10.8 ......................................................................................................214Ejemplo 10.9 ......................................................................................................216Problema propuesto ............................................................................................217

Prctica 11 Sistemas secuenciales asncronos 219Objetivo particular ..............................................................................................219Fundamento terico ............................................................................................219Procedimiento....................................................................................................222

Ejemplo 11.1......................................................................................................224

Procedimiento....................................................................................................225

Ejemplo 11.2......................................................................................................232

Procedimiento....................................................................................................233

Ejemplo 11.3......................................................................................................236

Procedimiento....................................................................................................237

Ejemplo 11.4......................................................................................................240

Procedimiento....................................................................................................241

Procedimiento....................................................................................................243

Ejemplo 11.5......................................................................................................247

Procedimiento....................................................................................................247

Ejemplo 11.6......................................................................................................264

Procedimiento....................................................................................................264

Ejemplo 11.7......................................................................................................268

Procedimiento....................................................................................................269

Ejemplo 11.8......................................................................................................273

Procedimiento....................................................................................................274

Ejemplo 11.9 ......................................................................................................278Trabajo solicitado ..............................................................................................279Procedimiento ....................................................................................................280Trabajo solicitado ..............................................................................................285Procedimiento ....................................................................................................286Trabajo solicitado ..............................................................................................291Procedimiento ....................................................................................................292Ejemplo 11.10 ....................................................................................................300Trabajo solicitado ..............................................................................................300Procedimiento ....................................................................................................301

Apndice A 305El diodo emisor de luz (LED) ..............................................................................305

Apndice B 308

Apndice C 310

Apndice D 311

Apndice E 312

Apndice F 313Circuitos integrados digitales ............................................................................313

ContenidoixParmetros de corriente y voltaje ......................................................................313

Apndice G 317Caractersticas del GAL16V8D ..........................................................................317

Apndice H 324

Glosario 326

Bibliografa 333

Agradecimientos

Un agradecimiento especial de parte del autor a las siguientes personas por sus valiosos comentarios para la publicacin de esta obra:

Guadalupe Ignacio Cant Garza.Facultad de Ingeniera Mecnica y ElctricaUniversidad Autnoma de Nuevo Len.

Julin Eduardo Hernndez Venegas.Facultad de Ingeniera Mecnica y ElctricaUniversidad Autnoma de Nuevo Len.

Sergio Martnez LunaFacultad de Ingeniera Mecnica y ElctricaUniversidad Autnoma de Nuevo Len..

Rogelio Guillermo Garza Rivera.Director de la Facultad de Ingeniera Mecnica y Elctrica. Universidad Autnoma de Nuevo Len.

Jos Antonio Gonzlez Trevio. Rector.

Universidad Autnoma de Nuevo Len.

Soy esclavo de mis propias ideas

Presentacin

El objetivo principal de este libro de prcticas es brindar un recurso para adquirir conocimientos y desarrollar habilidades en el diseo de sistemas digitales. Est dirigido tan- to a estudiantes como a profesionales de las carreras de ingeniera relacionadas con el rea de electrnica digital y sistemas digitales.

En este libro se aplica el uso de nuevas tecnologas, como son los lenguajes de descripcin de hardware (HDL), programas de captura esquemtica y la implementacin fsica mediante dispositivos lgicos programables (PLD).

Las prcticas estn diseadas de manera que permitan al estudiante reforzar el aprendi- zaje, extender los conocimientos conceptuales, desarrollar habilidades y obtener conocimientos, necesarios en su formacin para el ejercicio de su profesin.

Se ha puesto mucho cuidado en asegurar que las prcticas sean tiles, pertinentes, reali- zables y estimulen el inters por el estudio de la materia.

El material usado en estas prcticas fue seleccionado para que est al alcance de la eco- noma del estudiante universitario y no sea necesario hacer una inversin significativa. El software utilizado es posible obtenerlo en forma gratuita en Internet o en un disco compacto distribuido por el fabricante con una licencia de uso por seis meses.

La idea de estas prcticas es que el alumno en forma individual o colaborativa fabrique, con las herramientas actuales de diseo, un circuito integrado a la medida (ASIC), locual le permitir ahorrar tiempo, espacio y conexiones.

En el libro se propone una metodologa de diseo combinacional que puede partir desde la descripcin del problema, la tabla de verdad o las ecuaciones; asimismo, se propone la metodologa para el diseo secuencial sncrono basada en cinco pasos: ya sea el modelo de Mealy o el de Moore. Para la solucin de los sistemas secuenciales asncronos se ofrece un mtodo donde los resultados se implementan en un controlador l- gico programable (PLC).

En el CD se encuentran: el software de diseo ispLEVER starter de la compaa Lattice semiconductor, crucigramas, presentaciones, manuales y dispositivos, entre otros recursos.

Introduccin

En la actualidad el diseo de los sistemas digitales se simplifica gracias a los avances en las computadoras personales, las cuales son muy verstiles y poderosas. El software es muy amigable y est disponible en un ambiente de ventanas; adems se cuenta con ayudas visuales en caso de algn error. Por su parte, los dispositivos electrnicos digitales son econmicos y programables a la medida.

En la computadora personal para el diseo digital contamos con herramientas de captura esquemtica (schematic) y el lenguaje de descripcin de hardware (HDL) ABEL- HDL, la implementacin fsica del diseo en un dispositivo lgico programable (PLD), en particular los dispositivos GAL16V8 y GAL22V10 que, por su versatilidady capacidad, permiten implementar una gran variedad de diseos y aplicaciones de la lgica combinacional y secuencial, utilizando el mismo dispositivo en todas las prcticas (es reprogramable).

Para el desarrollo de las prcticas, es necesario contar con una computadora personal donde se instalar el programa compilador Isp-Starter de la compaa Lattice Semicon- ductor. Para este programa, se puede obtener una licencia gratuita en la pgina de Inter- net www.latticesemi.com.

Dentro del programa Isp-Starter se incluyen los programas:

Schematic (captura esquemtica), donde el diseo se representa usando smbolos.

Text Editor (editor de texto), para capturar el cdigo en el lenguaje ABEL-HDL.

Waveforms (generador de diagramas de tiempo), para comprobar el funcionamiento del diseo, antesde implementarse fsicamente.

Para la programacin de los circuitos integrados es necesario un programador compatible con archivos en forma- to JEDEC, que soporte dispositivos lgicos programables como el GAL (arreglo lgico genrico).

Las prcticas fueron seleccionadas para sincronizar el laboratorio con los temas que se estudian en clase y as comprobar los conceptos propuestos en clase.

Material necesario para el desarrollo de las prcticas

Cantidad Descripcin

30 Resistencias de 330 a 1/4 W14 LED de 5 mm econmicos de diferentes colores: mbar, rojos y verdes.2 Display de 7 segmentos (nodo o ctodo comn)2Circuitos integrados decodificador de BCD a 7 segmentos SN 7447 (nodo) o SN7448 (ctodo)1 Tablilla de conexiones protoboard, 1 bloque 2 tiras1 Metro de cable para alambrar calibre 24 o 261 DIP switch deslizable (8 interruptores deslizables)4 Switch Push Micro NO (interruptor de no retencin normalmente abierto)1 GAL16V8D o GAL22V10 (Lattice, Atmel o Cypress) o equivalente1 Regulador 78051 Pila de 9V1 Portapila para pila de 9V1 Disco de 3.5 pulgadas de alta densidad formateado a 1.44 MB1 Transistor 2N2222

Para las prcticas 9 y 10 es necesaria una seal de sincrona de onda cuadrada (de pre- ferencia de frecuencia variable) y un mximo de 5 volts de amplitud, que se puede obtener armando el circuito Timer, el cual se puede implementar con el material que se lista a continuacin:

Cantidad Descripcin

4 Resistencias de 1K a 1/4 W2 Capacitores de 0.1 uF cermico1 Capacitor de 22 uF a 63V electroltico1 Potencimetro de 100K tipo preset vertical

Introduccinxvii1 TIMER NE555V.

En la Prctica 1 se explica el uso de la tablilla de conexiones y de la fuente de voltaje, as como la implementacin de los circuitos de entrada y salida.

En la Prctica 2 se comprueban las tablas de verdad de los operadores And, Or, Nand, Nor, Exor de dos entradas, implementados con circuitos integrados de funcin fija TTL. Adems, se comprueban algunas identidades del lgebra booleana. Tambin se incluyen procedimientos y recomendaciones para el caso de falla. En esta prctica el alumno se familiariza con los circuitos integrados de funcin fija. En la Prctica 3 comprobarnlas ventajas del uso de los DLP (dispositivos lgicos programables).

La Prctica 3 consiste en la implementacin en un solo circuito integrado PLD con los operadores And, Or, Nand, Nor, Exor de tres entradas, usando el programa Schematic (captura esquemtica); adems de comprobar su tabla de verdad.

En la Prctica 4 se efecta la simulacin del circuito propuesto, obteniendo el diagrama de tiempos por medio de un archivo con formato ABEL Test_Vectors. Se propone un mtodo analtico para obtener la tabla de verdad partiendo del diagrama esquemtico (circuito).

La Prctica 5 consiste en la obtencin de funciones booleanas a partir de la tabla de verdad y sus diferentes representaciones en el lenguaje ABEL-HDL.

Se proponen una metodologa del diseo combinacional y 16 ejemplos a resolver siguiendo dicha metodologa, para implementarlos en un dispositivo lgico programable usando el lenguaje de descripcin de hardware ABEL-HDL, ya sea por ecuaciones, tabla de verdad o la descripcin del problema. Adems se incluye un resumen con un ejemplo completo del diseo e implementacin de un multiplexor de 8 a una lnea, resuelto de cuatro maneras diferentes.

En la Prctica 6 se propone la solucin de sistemas combinacionales que no estn totalmente especificados, y se incluye como ejemplo el diseo de un decodificador de BCD a siete segmentos, que parte de una metodologa para la identificacin de cada uno de los segmentos. Se expone la programacin del dispositivo usando ABEL-HDL por tabla de verdad e incluyendo la instruccin DC (Dont care); adems se incluyen ejemplos de convertidores de cdigo binarios y decimales.

En la Prctica 8, se estudian la teora bsica de un Flip Flop partiendo de una estacin de botones de paro y arranque, y la implementacin de un circuito eliminador de rebo- tes, as como las tablas caractersticas de los Flip Flops, JK, RS, T y D.

En la Prctica 9, se propone una metodologa del diseo secuencial sncrono en los mo- delos de Mealy y Moore, as como ejemplos a resolver por diferentes mtodos usando ABEL-HDL, ecuaciones, tabla de estados, descripcin del diagrama de transicin o captura esquemtica.

En la Prctica 10, se presentan problemas resueltos de diferentes tipos de contadores, como binarios, de dcadas (BCD), ascendentes y/o descendentes, etctera.

xviiiIntroduccinEn la Prctica 11, se exponen los sistemas secuenciales asncronos y se presenta un m- todo en n pasos, que es el mtodo que propone Charles H. Roth en el libro Fundamen- tals of Logic Design.

PRCTICA 1

Introduccin al laboratorio

Objetivos particulares

En esta prctica se explica el uso de la tablilla de conexiones (protoboard), y se describe una opcin de fuente de alimentacin usando una pila de 9 voltsy el regulador 7805, as como la aplicacin de los diodos emisores de luz (LED), que son esenciales para visualizar los valores de entrada y salida de los circuitos, incluyendo los interruptores y las resistencias necesarios para su adecuado funcionamiento.

El tiempo estimado para el estudio de esta prctica es de dos horas.

Material necesario para el desarrollo de esta prctica

Portapila

Pila de 9 VCD

Regulador de voltaje 7805

Tres diodos emisores de luz. (Ver Apndice A).

Tres resistencias de 330 1/4de W (naranja, naranja, caf).

Un dip switch.

Tres push buttons.

Fundamento terico3

Fundamento terico1

Distribucin de la tablilla de conexiones (protoboard)

La tablilla de conexiones est construida por un bloque central y dos tiras en los extremos. El bloque central est formado por grupos de cinco contactos conectados en comn, divididos por una canaleta central, de manera que cuando un componente o dispositivo se inserta en la tablilla, quedan cuatro contactos libres para interconexiones con las terminales del dispositivo.

En las tiras de los extremos hay ocho grupos de 25 contactos comunes, las cuales son convenientes para seales como VCD (voltaje de corriente directa o positivo), GND (tierra o negativo) o cualquier seal que requiera ms de cinco contactos comunes. Es recomendable usar terminales o alambre de calibre 24 o 26 para la interconexin, ya que usar alambre de calibre ms grueso muy probablemente daara los contactos de la tablillade terminales.

25 contactos comunes horizontales

Cinco contactos comunes verticales

Para la interconexin de los elementos del circuito dentro de la tablilla de conexiones, se recomienda preparar alambres descubriendo la parte metlica de los extremos con las siguientes medidas:

10 alambres de 3 cm.




En los cuales los extremos debern estar descubiertos por lo menos 0.7 cm con el propsito de establecer una buen contacto en la tablilla de conexiones, ya que el plstico que lo cubre es aislante.

Para descubrir los extremos se recomienda utilizar un par de pinzas: la primera pinza para sujetar firmemente el alambre; y la segunda, para cortar slo el plstico y estirar.

Fuente de alimentacin de 5 VCD

Para su funcionamiento la mayora de los circuitos utilizados en las prcticas de este libro requieren de una alimentacin de 5 volts de corriente directa; adems, se recomienda utilizar un regulador de voltaje 7805 para asegurar un voltaje mximo de 5 volts, con el propsito de no exceder el lmite definido por los fabricantes y evitar daar el dispositivo.

Un regulador de voltaje mantiene el voltaje de salida de una fuente de CD en un valorconstante (idealmente), aunque vara la carga. Si sta excede el lmite permitido como 1en el caso de un corto circuito, el regulador ofrece proteccin interrumpiendo el sumi-nistro de voltaje.

Trabajo solicitado

1. Armar en la tablilla de conexiones los siguientes circuitos:a) Fuente de alimentacin 5 volts de corriente directa.b) Circuito para visualizar los valores de entrada.c) Circuito para visualizar los valores de salida.

6Prctica 1. Introduccin al laboratorioDiagrama elctrico de la fuente de alimentacin.

Diagrama elctrico del circuito de entrada.

Fotografa del circuito de entrada usando interruptores deslizables de dos hilerasde terminales DIP switch (deslizable 6)

Fotografa del circuito de entrada usando interruptores de no retencin normalmente abiertos push micro NO

Circuito de salida:

Diagrama elctrico del circuito de salida.

1Fotografa del circuito de salida.

Procedimiento

Circuito de entrada usando el DIP switch

1. Identifique las terminales del diodo emisor de luz nodo y ctodo.Si observamos el contorno inferior del encapsulado del LED notaremos una parte plana, como lo indica la figura. La terminal del lado plano es el ctodo y la otra terminal es el nodo.2. Conecte el nodo del LED en una de las tiras de la tablilla de conexiones que co- rresponde al positivo de la fuente (+5VCD); y el ctodo del LED, en una de las hileras del bloque central.3. A continuacin conectamos la resistencia de 330 K (franjas naranja, naranja y ca- f) en la tablilla de conexio-nes, donde una de sus terminales se coloca en una tira del extremo que corres- ponder a la tierra (GND); y la otra terminal, en la misma fi- la central donde colocamos el LED (paso anterior). Cabemencionar que en las hileras centrales, los comunes estn representados en forma horizontal y la funcin de la resistencia es limitar la corriente que pasar a travs del LED, ya que si ste lo conectramos directamente a la fuente, posiblemente el LED se quemara por no tener un lmite de corriente.4. Probamos tres opciones para efectuar la conexin y cerrar el circuito entre el LED

8Prctica 1. Introduccin al laboratorioy la resistencia.

a) Cable de conexin:

La interconexin de un LED y una resistencia se realiza fcilmente usando un alambre, como lo representa la siguiente figura.

b) DIP switch:

Si ahora deseamos conectar una mayor cantidad de LEDS y resistencias, utilizamos un DIP switch, el cual consta de 8 switchs, que se pueden utilizar de uno en uno, o bien, todos a la vez. En la siguiente figura se representa en su conexin ms simple.

c) Push button

Otra manera de instaurar el circuito anterior es mediante el uso de un push button. Al oprimir el botn se cierra el circuito, permitiendo el paso de la corriente. Note que la conexin de este dispositivoes en forma diagonal.

Cuestionario11. Qu es un LED?

2. Dibuje el circuito para la conexin de un LED.

3. Cul es la ecuacin para determinar la corriente de un LED?

4. Qu pasara con un LED si se conecta directo a la fuente sin resistencia?

5. De qu depende la intensidad luminosa de un LED?

10Prctica 1. Introduccin al laboratorio6. Cul es el voltaje en terminales de la resistencia de 330 del circuito de entrada?

7. A qu rango de voltaje se le considera 1 lgico?

8. A qu rango de voltaje se le considera 0 lgico?

Recomendaciones

1. Considere que el plstico del cable no es conductor y que slo la parte metlica del extremo es la que se debe introducir para hacer contacto con la tablilla de conexiones.2. En caso de que algn LED no encienda, confirme que el LED est en la posicin correcta y la resistencia sea de 330 (naranja, naranja, caf).3. Si lo anterior est correcto y an no enciende el LED, usando un multmetro verifique la polaridad de la fuente y el voltaje alimentado. (Quiz la pila est descarga- da o haya un corto circuito).4. En algunos tipos de tablilla de conexiones los extremos estn divididos por sec- ciones sin tener necesariamente continuidad entre sus lneas.

Reporte

Elabore el reporte correspondiente a cada prctica con las siguientes especificaciones:

1.1 Portadaa) Nombre de la prcticab) Fecha de realizacinc) Nombre y nmero de matrculad) Nombre del instructor1.2 Introduccin (explicar el objetivo de la prctica)1.3 Procedimiento y metodologa1

1 Tanto el procedimiento como la metodologa deben explicarse.

1.4 Representacin de la funcin mediante diagrama de alambrado, diagrama esque-mtico, circuito, ecuacin o tabla de verdad2 11.5 Resultados, conclusiones y recomendaciones31.6 Cuestionario resuelto que aparece al final de la prctica, en su caso1.7 Referencias bibliogrficas

NOTAS:

2 Un reporte con diagramas y sin explicaciones ni comentarios carece de valor.

Reporte113 Los resultados deben de analizarse y comentarse.

PRCTICA 2

Operadores lgicos con circuitos TTL


Durante el desarrollo de esta prctica se conocer el funcionamiento de los distintos operadores lgicos And, Or, Not, Nand, Nor, Exor y Exnor, ana- lizando su smbolo, tabla de verdad y ecuacin.Para lograr el objetivo de esta prctica, el alumno deber: Conocer el smbolo, la expresin matemtica y la tabla de verdad de los operadores lgicos And, Or, Not, Nand, Nor, Exor y Exnor. Identificar las terminales de los circuitos utilizados. Aprender a interconectar y armar circuitos usando la tablilla de conexiones (protoboard). Obtener las tablas de verdad de cada uno de los operadores.

El tiempo de estudio estimado para el desarrollo de esta prctica es de tres horas (una hora para la explicacin y dos horas adicionales como mnimo en trabajo de laboratorio).


Una fuente de voltaje de 5VCD Una tablilla de conexiones (protoboard) Circuitos integrados SN7400, SN7402, SN7408, SN7432 y SN7486 Un DIP deslizable de 8 o 4 switch push micro NO Ocho LEDS (sin importar el color) Ocho resistencias de 330 Alambre para conexiones

Fundamento terico Operaciones booleanas Operador And (y) o condicin1

La operacin And esta relacionada con el trmino condicin y es exactamente igual a la multiplicacin ordinaria de unos y ceros. Una salida igual a 1 ocurre slo en el nico caso en que todas las entradas son 1. La salida es cero cuando una o ms de las entradas son iguales a 0.

El smbolo de la compuerta And se muestra en la figura. La expresin matemtica de esta operacin puede repre- sentarse por:X = A B o, tambin, X = A*B y X = A B.

En otras palabras, la compuerta And es un circuito que opera de forma tal que su salida es ALTA slo cuando todas sus entradas son ALTAS; o bien, su salida es BAJA cuando cualesquiera de sus entradas son BAJAS.La tabla de verdad para la compuerta And de dos entradas, A y B, y la salida X se muestra a continuacin:2

1 Condicin es la clusula obligatoria de la que depende la validez de un acto.

Fundamento terico152 La letra m se refiere al nmero de combinacin de la tabla de verdad.

2

Tabla de VerdadmABX = A B0000101021003111A continuacin vemos el circuito elctrico para un operador And donde el foco enciende slo cuando los interruptores A y B estn en posicin 1 (cerrados).

La operacin And en un diagrama de la teora de conjuntos se representa con la inter- seccin A B.

Un circuito integrado TTL3 con cuatro operadores y And de dos entradas.

3TTL significa tecnologa Transistor-Transistor Logic.

mA B CAnd00 0 0010 0 1020 1 0030 1 1041 0 0051 0 1061 1 0071 1 11Esta figura representa la operacin And de tres entradas implementada con dos And dedos entradas.

Aqu tenemos la tabla de verdad para una operacin And de tres entradas.

Operador Or (o) o alternativa4

La operacin Or est relacionada con el trmino alternativa y produce un resultado 1 cuando cualquiera de las variables de entrada es 1. La operacin Or genera un resultado de 0 slo cuando todas las variables de entrada son 0.

El smbolo de la compuerta Or se muestra en esta figura. La expresin matemtica de la operacin Or es: X = A + B o tambin X = A B.

Tabla de verdadmABX=A+B0000101121013111La tabla de verdad para la compuerta Or de dos entradas A y B, y la salida X se presenta a continuacin:

4Alternativa es una opcin entre dos cosas, ya sea una, la otra, o ambas.

Circuito elctrico para un operador Or donde el foco enciende cuando cualquiera de los interruptores A o B estn en posicin 1, o ambos (es decir, cerrados).

2

La operacin Or en un diagrama de la teora de conjuntos se representa conla unin A B.

Circuito integrado TTL con cuatro operadores Or de dos entradas.

MA B COr

00 0 00

10 0 11

20 1 01

30 1 11

41 0 01

51 0 11

61 1 01

71 1 11

Operacin Or de tres entradas implementada con dosOr de dos entradas.

Tabla de verdad para una operacinOr de tres entradas.

Operador Not (negacin)

La operacin Not est definida para una sola variable y es muy simple, ya que slo tiene dos posibilidades: si la entrada es 0 la salida es igual a 1, y viceversa.

SmboloTabla de verdadCircuito integrado TTL conseis operadores Not.

m A A0 0 11 1 0

Operador Exor (Or exclusiva)5

La operacin Exor produce un resultado de 1 cuando un nmero impar de variables de entrada vale 1.

El smbolo de la compuerta Exor se muestra en esta figura, en tanto que la expresin matemtica para una compuerta Exor de dos entradas es:X = A { B.

La tabla de verdad para la compuerta Exor de dos entradas, A y B, y la salida X se presentan a continuacin:

Tabla de verdad

mmAABBX X==AA+B

0000

1011

2101

3110

5Alternativa exclusiva es una opcin entre dos cosas, una u otra pero no ambas.

El interruptor usado en el circuito elctrico para la demostra- cion del Exor es diferente a los utilizados en los circuitos de la And y Or; este interruptor se conoce como un tiro y dos polos, como se observa en la figura.

2

Ahora vemos un circuito elctrico para un operador Exor, donde el foco enciende cuando cualquiera de los interruptores A o B estn en posicin 1 (cerrados), pero no ambos.En un diagrama de la teora de conjuntos, la operacin Exor se representa con el rea iluminada.

Circuito integrado TTL con cuatro operadores Exor de dos entradas.

mA B CExor00 0 0010 0 1120 1 0130 1 1041 0 0151 0 1061 1 0071 1 11Operacin Exor de tres entradas implementada con dosExor de dos entradas.

Tabla de verdad para una operacinExor de tres entradas.

Operador Nand (And negado)

La operacin Nand es la negacin de la salida de la operacin And. El smbolo de la compuerta Nand se muestra en lasiguiente figura. La expresin matemtica de la compuerta Nand se describe como:X = A B, (A B) o, tambin, X = A c B.

En otras palabras, la compuerta Nand es un circuito que opera de tal forma que su salida es BAJA slo cuando todas sus entradas son ALTAS. O, tambin, su salida es ALTA cuando cualquiera de sus entradas es BAJA.La tabla de verdad para la compuerta Nand de dos entradas A y B, y la salida X se muestran a continuacin.

mABX= AB

0001

1011

2101

3110

Tabla de verdad

Circuito integrado TTL con cuatro operadoresNand de dos entradas.

2

Operador Nor (Or negado)

La operacin Nor es la negacin de la salida de la operacin Or. El smbolo de la compuerta Nor se muestra en la siguiente figura.La expresin matemtica de la compuerta Nor es:

X = A+B, (A+B) o, tambin, X = A T B.

m A B X= A+B0 0 0 11 0 1 02 1 0 03 1 1 0Tabla de verdadEn otras palabras, la compuerta Nor es un circuito que opera para que su salida sea BA- JA cuando cualquiera de sus entradas es ALTA. O, tambin, su salida es ALTA slo cuando todas sus entradas son BAJAS.

La tabla de verdad para la compuerta Nor de dos entradas A y B, y la salida X se muestran a continuacin.

Circuito integrado TTL con cuatro operadores Norde dos entradas.

Operador Exnor (Exor negado)

Su smbolo y tabla de verdad para dos entradas son los siguientes.

Tabla de verdadmABX= AB0001101021003111

Circuito integrado TTL con cuatro operadores Exnor de dos entradas.

Trabajo solicitado

En la tablilla de conexiones (protoboard) armar el circuito que se muestra abajo para comprobar las tablas de verdad de cada uno de los operadores And, Or, Exor, Nand y Nor, de dos entradas llamadas A, B, alimentadas elctricamente mediante un DIP SW. Obtener la salida en un LED que indique encendido cuando la salida sea 1; y apagado, cuando la salida tenga el valor de 0.

Procedimiento

1. Efecte las conexiones para obtener el circuito mostrado en la figura. Obtenga los valores de salida para las combinaciones de entrada 00, 01, 10 y 11 (tabla de verdad) de la operacin Nand con su circuito integrado 7400.

2

NOTA: Asegrese de que la terminal positiva de 5 VCD se conecte a la terminal 14 del circuito, y la negativa GND a la terminal 7, pues un error al conectar podra daar el circuito integrado.

2. Haga las conexiones del circuito integrado SN7408, sealado en la figura, para obtener los valores de salida para las combinaciones de entrada 00, 01,10 y 11 (tabla de verdad) de la operacin And con su circuito.

3. Realice las conexiones del circuito integrado SN7432, indicado en la figura, para obtener los valores de salida para las combinaciones de entrada 00, 01,10 y 11 (tabla de verdad) de la operacin Or.

24Prctica 2. Operadores lgicos con circuitos TTLSi se dejara una terminal de entrada (1 o 2) sin conectar, qu valor toma- ra?

4. Efecte las conexiones del circuito integrado SN7402 que se muestra en la figura, para obtener los valores de salida para las combinaciones de entrada 00, 01, 10 y11 (tabla de verdad) de la operacin Nor.Observe que la distribucin de terminales es diferente de los circuitos anteriores.

5. Haga las conexiones del circuito integrado SN7486 indicado en la figura, para obtener los valores de salida para las combinaciones de entrada 00, 01, 10 y 11 (tabla de verdad) de la operacin Exor.

6. Coloque los valores obtenidos en la tabla de verdad para cada operador, indicando con 1 encendido, y con 0 apagado.

2

mA BNandAndOrNorExor00 010 121 031 1

Cuestionario

1. Quin desarroll el lgebra booleana?

26Prctica 2. Operadores lgicos con circuitos TTL2. Cmo formara una operacin And de tres entradas usando compuertas And de slo dos entradas? Dibuje el circuito.

3. Qu valor lgico se considera cuando una entrada no est conectada? (Pruebe con el circuito Or 7432.)

4. Cul es el significado de TTL?

5. Cul es el significado de VCC?

6. Cul es el mximo valor de voltaje de alimentacin para un circuito tpico TTL?

7. Cul es el significado de GND?

Reporte


2.1 Portadaa) Nombre de la prcticab) Fecha de realizacin 2c) Nombre y nmero de matrculad) Nombre del instructor2.2 Introduccin (explicar el objetivo de la prctica)2.3 Procedimiento y metodologa62.4 Representacin de la funcin mediante diagrama de alambrado, diagrama esquemtico, circuito, ecuacin o tabla de verdad72.5 Resultados, conclusiones y recomendaciones82.6 Cuestionario resuelto que aparece al final de la prctica, en su caso2.7 Referencias bibliogrficas

6 Tanto el procedimiento como la metodologa deben explicarse.7 Un reporte con diagramas y sin explicaciones ni comentarios carece de valor.

Reporte278 Los resultados deben de analizarse y comentarse.

PRCTICA 3

Captura esquemtica


Durante el desarrollo de esta prctica se implementarn los operadores lgicos And, Or, Nand, Nor y Exor de tres entradas en un dispositivo lgico programable (PLD), utilizando un programa de aplicacin de captura esquemtica; asimismo se comprobarn sus tablas de verdad.

Para lograr el objetivo de esta prctica, el alumno deber:

Conocer el smbolo, la expresin matemtica y la tabla de verdad de los operadores lgicos And, Or, Nand, Nor y Exor. Familiarizarse con el programa de captura esquemtica (Schematic). Conocer las caractersticas bsicas del GAL16V8. Aplicar el proceso de compilacin (ISP Starter). Programar el GAL16V8.

Saber identificar las terminales de un circuito integrado a partir del archivo reporte (pin out).

Polarizar el circuito integrado GAL16V8 a una fuente de 5V (5V la terminal 20, y GND la terminal 10). Conectar las terminales de entrada a interruptores. Conectar las terminales de salida a LEDS. Comprobar de forma prctica las tablas de verdad de cada operador lgico, ali- mentando las combinaciones del 0 al 7 binario (000 al 111), y obtener los valores de salida para cada combinacin.El tiempo estimado para el estudio de esta prctica es de dos horas.


Una fuente de voltaje de 5VCD. Una tablilla de conexiones (protoboard). Un circuito integrado GAL16V8 (lattice semiconductor) o equivalente. Un DIP deslizable de 8 switch o 3 switch push micro NO. Ocho LEDS sin importar el color. Ocho resistencias de 330 ohms. Alambre para conexiones. Un disco de 3.5 pulgadas de alta densidad formateado a 1.44 MB.

Fundamento terico

Captura esquemtica

Trabajo solicitado31Usando la captura esquemtica es posible fabricar un circuito integrado a la medida, con diagramas que representen los diferentes componentes del circuito y efectuando solamente interconexiones entre ellos.

La gran ventaja de usar esta herramienta radica en la posibilidad de realizar los diseos por computadora, donde los errores se detectan y se corrigen fcilmente. Todo lo anterior agiliza el procedimiento, ya que se evita la fabricacin de varios circuitos integrados (chip) para verificar su funcionamiento, reduciendo as tanto el ciclo de diseo como el tiempo de obtencin de un producto.

La desventaja surge en los diseos grandes, los cuales son difciles de comprender a causa de que hay demasiados componentes e interconexiones.

Los cuatro componentes bsicos de la captura esquemtica son los smbolos, los conectores,las etiquetas y los puertos de entrada y/o salida.

Los smbolos son una representacin grfica de 3los componentes.

Los conectores (alambre) sirven para la interconexin entre las terminales de los smbolos o dispositivos de entrada/salida.

Las etiquetas (variables) son los nombres para la identificacin de las entradas o salidas.

Los puertos de entrada/salida definen un puer- to de entrada, salida o bidireccional.

Trabajo solicitado

Disear un circuito que incluya las compuertas bsicas And, Or, Exor, Nand, y Nor de tres entradas llamadas A, B y C, implementadas en un dispositivo programable GAL (Generic Logic Array), usando el programa de captura esquemtica y el compilador Isp Expert System Starter Software. Adems hay que obtener la tabla de verdad de cadauna de las compuertas.

Procedimiento

Los pasos para obtener el circuito integrado a la medida por medio de captura esquemtica se muestran a continuacin:

Captura Esquemtica

Tabla de Verdad Conectar Entradas y Salidas

A B C0 0 0 0 0 1 0 1 0 0 1 11 0 0 1 0 1 1 1 01 1 1

And Nand Or N o r Exo r Exno r

A. Inicio.

1A. Abrir el programa Isp System Starter.

2A. Crear un nuevo proyecto (File, New Project).

3A. Dar nombre del proyecto.

4A. Seleccionar el dispositivo GAL16V8ZD.

5A. Seleccionar el nuevo archivo fuente.

B. Captura esquemtica.

1B. Dar nombre del archivo.

2B. Seleccionar componentes en la caja de herramientas.3B. Seleccionar la biblioteca de smbolos GATES:LIB 3

4B. Conectores.

5B. Etiquetas.

6B. Puertos a cada entrada o salida.

7B. Guardar el archivo SCH.

C. Enlazar.

1C. Update All Schematic Files (actualizar los archivos de captura esquemtica).

2C. Link Design (enlazar el diseo).

3C. Fit Design (tamao del diseo).

4C. Create Fuse Map (obtener los archivos del mapa de fusibles y reporte).

D. Programar el dispositivo.

1D. Ejecutar el programa del programador.

2D. Seleccionar del dispositivo en el men Select.

3D. Cargar del archivo JEDEC (F3) .

4D. Colocar el dispositivo en el socket.

5D. Programar (F5).

6D. Borrar el dispositivo (Erase).

34Prctica 3. Captura esquemtica7D. Programar el dispositivo (Program).

Captura esquemtica: compilacin y programacin paso a paso

A. Inicio

Una vez encendida la computadora, hay que buscar en la parte inferior izquierda del es- critorio (pantalla) el botn Inicio.

1A. Abra el programa Isp System Starter (siga los pasos sealados en la figura).

3 4

2

1

O bien, d doble clic con el apuntador del mouse en el icono que se muestra en el escri- torio de la pantalla de Windows.

2A. Cree un nuevo proyecto (File, New Project).

3A. D nombre del proyecto (Project name).

3

El nombre que se le d al proyecto no debe exceder de ocho caracteres. Se sugiere usar nombres como P3A1, donde P3 se refiera al de prctica (en este caso la 3), y A1 el equipo de trabajo que lo realiza. La extensin que identifica al proyecto es .syn. Por ejemplo: P3A1.SYN.

4A. Seleccione el dispositivo GAL16V8ZD. (Los pasos se muestran en la figura.)

2

1

3Doble clic con el mouse.

5A. Seleccione el nuevo archivo fuente. (Los pasos se indican en la figura).

1

2

B. Captura esquemtica

1B. Nombre del archivo. El nombre que se asigne para identificar este archivo no debe exceder de ocho caracteres. Se recomienda emplear el mismo nombre del proyecto P3A1, ya que la extensin que identifica al archivo de captura esquemtica es sch. Por ejemplo: P3A1.SCH.2B. Seleccione los componentes en la Caja de herramientas dentro de la Biblioteca de smbolos GATES.LIB y colquelos en la hoja de trabajo. (Siga los pasos que se muestran en la figura).

1 2

3

3B. Los componentes solicitados estn en la Biblioteca de smbolos GATES:LIB y son:

G_3AND

G_3OR G_3NOR

G 3NAND G_XOR

3

Observe que para el operador Exor (G_XOR) no se encuentran disponibles smbolos de tres entradas, por lo cual se usarn dos smbolos de dos entradas.

4B. Conectores. Tanto las entradas y salidas debern de llevar un conector, de lo contrario el programa lo tomar como entrada o salida invalidada.

Para obtener un conector seleccione el icono sealado en la figura de la caja de herramientas Drawing.

Para trazar un conector en lnea recta desde un pun- 2to hacia la terminal de un componente, haga un clic del mouse para iniciar (1) y otro para terminar el co-nector (2). 1

Para trazar un conector en lnea recta desde la termi- 1nal hacia un punto d un clic del mouse para iniciar 2 (1) sobre el extremo de la terminal y doble clic para terminar el conector (2).

Para trazar un conector desde la terminal de salida de un componente hacia una entrada de otro componente, coloque el puntero del mouse en cualquiera de las dos terminalesa conectar, d un clic para iniciar el trazo, desplace el puntero del mouse sobre la otraterminal y d doble clic. Los componentes quedarn interconectados.

5B. Etiquetas (variables). Para obtener las etiquetas, en la caja de herramientas seleccione Drawing y el icono con abc. En la parte inferior de la pantalla aparecern Net Name - Enter Net Name =

Teclee el nombre de la variable y posteriormente oprima la tecla Enter. Con el cursor posicione la variable al final del conector deseado y de nuevo un Enter.

6B. Puertos de entrada o salida. Seleccione de la caja de herramientas Drawing el icono mostrado en la figura. Aparecer un men de opciones titulado I/O M. Aqu debe elegir el tipo de puerto a usarse (None, Input, Output y Bidirection).

El circuito terminado quedar de la siguiente forma:

3

7B. Una vez terminada la captura esquemtica, guarde el archivo utilizando el icono del disco que se muestra en la figura.

C. Enlazar (Link)

Regrese a la ventana de Isp System Starter y en el recuadro izquierdo (Sources in Project) asegure la presencia del dispositivo definido (GAL16V8/ZD); en el mismo recuadro asegure la presencia del archivo con extensin .sch (P3A1.SCH). Como lo indica la figura, es posible iniciar el proceso de compilacin eje- cutando las rutinas que aparecen en el recuadro derecho (Processes for Current Source).

1C. Update All Schematic Files (actualizar todos los archivos de captura esquemtica).

En esta parte del proceso actualice los archivos que se tomarn en cuenta para la compilacin.

2C. Link Design (enlazar el diseo).

Verifique si el o los archivos contienen un cdigo vlido. En caso de que no se acepte aparecer un mensaje que incluye una explicacin y un cdigo de error.

3C. Fit Design (tamao del diseo).

En algunas ocasiones, los requerimientos del diseo sobrepasan la capacidad del dispositivo seleccionado. Esta rutina verifica si el diseo cabe en el dispositivo. En caso de que sea demasiado grande, se sugiere elegir un dispositivo de mayor capacidad como GAL20V8 o GAL 22V10, etctera.

4C. Create Fuse Map (obtener el archivo del mapa de fusibles). En este proceso se obtienen dos archivos:El archivo reporte con extensin .rep contiene la informacin de las ecuaciones, la distribucin de terminales pin out, el porcentaje de utilizacin del dispositivo, etctera.

El archivo JEDEC con extensin .jed tiene el mapa de fusibles, el cual ser utilizado para programar el dispositivo.

Para efectuar todos los pasos de este proceso, d doble clic con el apuntador del mouse sobre los iconos que estn en la ventana de Processes for Current Source. Al realizar la operacin correctamente aparecer una seal de aprobacin en cada uno de ellos, como lo muestra la siguiente figura.

Archivo Reporte P3A1.rep

Este archivo se genera como resultado de la compilacin. Ecuaciones:AND = ( C & B & A ); NAND = !( C & B & A ); NOR = ( !C & !B & !A ); OR = !( !C & !B & !A );EXOR = !( !C & B & A # C & !B & A # C & B & !A # !C & !B & !A );

Chip Diagram:3

+ +C 1 20

Vcc

+ +B A

GND

2 19

3 18

4 17

5 16

6 15

7 14

8 13

9 12

10 11

!NOR

!NAND

! AND

!EXOR

! OR

C B A

GND

1 20

2 19

3 18

4 17

5 16

6 15

7 14

8 13

9 12

10 11

Vcc

!Nor

!Nand

! And

!Exor

!Or

NOTA: Si la distribucin de terminales (pin out) descrita en el archivo Chip Report aparece sin asignacin (en blanco), es probable que el archivo de captura esquemtica est grabado en un directorio diferente del esperado ( C:/ISPTOOLS/ISPSYS/BIN).

D. Programar el dispositivo

Es necesario tener un programador universal que soporte la programacin de dispositivos lgicos programables, como el Mega Max4G, que incluye tanto unos conectores adicionales que se seleccionan, dependiendo el dispositivo a programar, como un programa que se ejecuta en ambiente DOS llamado Mm.exe.

Procedimiento para el uso del programador MegaMax4G.

1D. Ejecute el programa Mm.exe. Este programa normalmente est en un directorio llamado MM. Antes de ejecutarlo es conveniente ase- gurarse de que el programador est encendido y conectado al puerto paralelo de la computadora.

2D. Seleccione el dispositivo en el men Select (Alt + S). Aqu aparecen varias opciones de dispositivos. Elija PLD y posteriormente LATTICE GAL16V8/A/B/ C/D. En la parte derechadel dispositivo se indica la tarjeta que se debe insertar en el programador: .

3D. Cargue el archivo JEDEC. En el men Buffer (F3), en la opcin Load, seleccione el archivo P3A1.jed que se gener al enlazar en el programa ISP Starter.

4D. Coloque el dispositivo en el socket y baje la palanca, asegurndose de que la colocacin del dispositivo es igual a la forma que se indica en el programador.

5D. Programar (F5 Function). Una vez definido el dispositivo y cargado el archivo JEDEC, oprima la tecla F5, y aparecer el men que se muestra en la figura.

3

6D. Ejecute el comando Erase, una vez terminado.

7D. Ejecute Program. Si aparece el comentario success, entonces el dispositivo est listo para probarse.

Ahora implemente el circuito en la tablilla de conexiones siguiendo el diagrama obtenido en el archivo. Reporte como lo indica la siguiente figura y realice la tabla de verdad.

La distribucin de terminales se asigna en forma aleatoria por el programa, de manera que quiz su resultado sea diferente de la distribucin que se presenta en esta imagen.

Obtenga para la tabla de verdad los valores para cada una de las salidas.

MA B CAndOrExorNandNor

00 0 0

10 0 1

20 1 0

30 1 1

41 0 0

51 0 1

61 1 0

71 1 1

Cuestionario

1. Cul es el significado de las siglas GAL?

2. Cuntas entradas como mximo puede tener el GAL16V8?

33. Cuntas salidas como mximo puede tener el GAL16V8?

4. Qu significa JEDEC?

5. Calcule el nmero de circuitos integrados TTL que se requieren para realizar esta prctica.

Recomendaciones

46Prctica 3. Captura esquemtica1. Tenga cuidado al insertar correctamente el circuito integrado en el programador, pues colocarlo en forma diferente de lo especificado podra daar su dispositivo.

2. Al programar se recomienda que primero seleccione el circuito, borre su contenido y, posteriormente, cargue el archivo JEDEC y, por ltimo, programe el dispositivo.

Reporte


3.1 Portadaa) Nombre de la prcticab) Fecha de realizacinc) Nombre y nmero de matrculad) Nombre del instructor3.2 Introduccin (explicar el objetivo de la prctica)3.3 Procedimiento y metodologa13.4 Representacin de la funcin mediante diagrama de alambrado, diagrama esquemtico, circuito, ecuacin o tabla de verdad23.5 Resultados, conclusiones y recomendaciones33.6 Cuestionario resuelto que aparece al final de la prctica, en su caso3.7 Referencias bibliogrficas

1 Tanto el procedimiento como la metodologa deben explicarse.2 Un reporte con diagramas y sin explicaciones ni comentarios carece de valor.3 Los resultados deben de analizarse y comentarse.

PRCTICA 4

Simulacin


Durante el desarrollo de esta prctica se obtendr el circuito a partir de la ecuacin; y la tabla de verdad, a partir de la implementacin del circuito. Tambin se conseguir el diagrama de tiempos usando el archivo TEST_VECTORS. Adems, se conocern las caractersticas bsicas del GAL16V8D.

El tiempo estimado de estudio para esta prctica es de dos horas.


Un fuente de voltaje de 5VCD. Una tablilla de conexiones (protoboard).

Un GAL16V8D (Lattice semiconductor) o equivalente.

Un DIP de ocho entradas o cuatro switch push micro NO. Seis LEDS (diodos emisores de luz) sin importar el color. Seis resistencias de 330 ohms. Alambre preparado para conexiones. Un disco de 3.5 pulgadas formateado a 1.44 MB.

El tiempo estimado para el estudio de esta prctica son dos horas.

Fundamento terico

Los elementos ms usuales para describir una funcin booleana son:

Circuito o diagrama esquemticoRepresentacin grfica de una expresin booleana mediante la interconexin de smbolos que corres- ponden a los operadores lgicos.

EcuacinRepresentacin matemtica de una funcin booleana.

Tabla de verdadRepresentacin tabular del valor de salida para cada una de las posibles combinaciones de entrada.

Diagrama de tiemposRepresentacin grfica de los valores de salida para las combinaciones de entrada en un tiempo dado.

Obtencin de la ecuacin a partir del circuito

A partir de una ecuacin booleana es posible obtener su circuito o diagrama esquemtico por el orden de sus operaciones. Por ejemplo:

En la ecuacin Fx (R, S, T) = R !S T + !R S T, donde se rea- lizan como primera operacin la multiplicacin And de los dos trminos R !S T al mis-

Fundamento terico49mo nivel !R S T, como lo indica la figura de la dere- cha. El resultado se suma por medio de una Or, como lo muestra la figura inferior.

Tabla de verdad

Para realizar la tabla de verdad de un circuito se pueden probar, una por una, todas las combinaciones de entrada posibles y obtener el valor de salida de cada una de ellas, lo cual, no obstante, sera un mtodo muy largo.

Otro mtodo consiste en suponer un valor de salida y verificar qu combinaciones de entrada cumplen con el valor propuesto.

Por ejemplo: Fx (R, S, T) = R S T + R S T (formaSOP suma de productos). En este circuito se suponeun valor de 1 a la salida de la Or, lo cual genera una alternativa, ya que cualquier entrada igual a 1 en la operacin Or produce una salida (una, otra, o ambas).

Una vez analizada la salida de la And de arriba, la salida es 1 solo; cuando todas sus entradas son 1, entonces: R = 1, S = 0 y T = 1, lo cual se presenta en la combinacin 5 de la tabla de verdad (m = 5).

En la And de abajo, la salida es 1 cuando todas sus entradas son 1. Entonces R = 0,S = 1 y T = 1 se presenta en la combinacin 3 de la tabla de verdad (m = 3). Todas las 4dems combinaciones sern iguales a 0.

Tabla de verdad de la funcin Fx

MR S TFx

00 0 00

10 0 10

20 1 00

30 1 11

41 0 00

51 0 11

61 1 00

71 1 10

Para el caso de la funcin FY (K, L, M) = (K + !L+ M) (!K + L + !M) (forma POS productos de suma), primero se efectan las operaciones Or, sumadas antes que la And producto.

Aqu la operacin OR (K + !L + M) se realiza al mismo nivel que la operacin Or (!K + L+ !M). Posteriormente, con la salida de estas dos se efecta la operacin And, como lo muestra la figura.

Para obtener la tabla de verdad de este circuito se su- pone un valor de 0 a la salida de And; esto genera una alternativa, ya que cualquier entrada 0 en la operacin And produce una salida 0 (una, otra o ambas).

Una vez analizada la salida de la Or de arriba, la salida es 0 slo cuando todas sus entradas son 0; entonces:K = 0, L = 1 y M = 0, lo cual se presenta en la combinacin 2 de la tabla de verdad(m = 2).

En la Or de abajo la salida es cero cuando K = 1, L = 0 y M = 1. Esto sucede en la combinacin 5 de la tabla de verdad (m = 5). Todas las salidas para las dems combinaciones sern iguales a 1.

Tabla de verdad para la funcin FY

mK L MFY

00 0 01

10 0 11

20 1 00

30 1 11

41 0 01

51 0 10

61 1 01

71 1 11

Trabajo solicitado

Para F1 y F2 obtenga:

a) La tabla de verdad en forma analtica.b) La tabla de verdad de la implementacin del circuito.c) El diagrama de tiempos usando el archivo TEST_VECTORS. Funciones: F1 (A, B, C, D) = A B C D + B C D + A D (SOP)F2 (A, B, C, D) = (A+ B+ C+ D)( A+ C +D)( B +D ) (POS)

Procedimiento

1. Dibuje el circuito de F1 y F2.

F1(A,B,C,D) = A B C D+ B C D+ A D F2(A,B,C,D) = (A+ B+ C+ D)( A+ C +D)( B +D)

2. Obtenga la tabla de verdad mediante el anlisis de F1 y F2.

MA B C DF100 0 0 0010 0 0 1020 0 1 0030 0 1 11B' C D40 1 0 0050 1 0 11A' B C' D60 1 1 0070 1 1 1081 0 0 01A D'91 0 0 10101 0 1 01A D'111 0 1 11B' C D121 1 0 01A D'131 0 0 10141 1 1 01A D'151 1 1 10F2110A + B + C'+ D110B' + D'10B' + D'0A' + C + D1110A' + C + D0B' + D'10B' + D'Tabla de verdad obtenida 4en forma analtica

MA B C DF1F2

00 0 0 001

10 0 0 101

20 0 1 000

30 0 1 111

40 1 0 001

50 1 0 110

60 1 1 001

70 1 1 100

81 0 0 010

91 0 0 101

101 0 1 011

111 0 1 111

121 1 0 010

131 1 0 100

141 1 1 011

151 1 1 100

52Prctica 4. Simulacin

3. Programe las funciones F1 y F2 en el circuito integrado GAL16V8D mediante captura esquemtica.

Figura de captura esquemtica

4. Efecte el proceso de compilacin.

Archivo reporte que indica la distribucin de terminales del circuito integrado(pin out).

Archivo JEDEC necesario para programar el GAL16V8.

45. Programe el GAL16V8, y asegrese de cargar el archivo JEDEC y de definir eldispositivo que se va a programar.

Presione la tecla de funcin F5 para programar.

Inserte el GAL, asegure su correcta colocacin en el socket y baje la palanca.

Utilice el comando Erase para borrar el dispositivo y, posteriormente, use Program.

6. Elabore un diagrama de alambrado con base en el Archivo reporte para obtener las tablas de verdad e implementarlo en la tablilla de conexiones. Para facilitar la prueba, coloque los interruptores en el orden A, B, C, D.

7. Implemente el circuito en la tablilla de conexiones y obtenga los valores de F1 y F2 para cada combinacin m (de m = 0 a m = 15) de la tabla de verdad y comp- rela con la tabla obtenida en forma analtica.

mA B C DF1F2

00 0 0 0

10 0 0 1

20 0 1 0

30 0 1 1

40 1 0 0

50 1 0 1

60 1 1 0

70 1 1 1

81 0 0 0

91 0 0 1

101 0 1 0

111 0 1 1

121 1 0 0

131 1 0 1

141 1 1 0

141 1 1 1

8. En la simulacin capture el programa ABEL Test Vectors.a) En el men de Source seleccione New y, despus, ABEL Test Vectors.b) Teclee el nombre del archivo. 4

c) En la ventana del Text Editor teclee el siguiente archivo:

Module F1" ENTRADAS A,B,C,D PIN; "SALIDASF1, F2 PIN ISTYPE'COM'; TEST_VECTORS ([A,B,C, D]-> [F1,F2]) [0,0,0,0]->[.x.,.x.]; [0,0,0,1]->[.x.,.x.]; [0,0,1,0]->[.x.,.x.]; [0,0,1,1]->[.x.,.x.]; [0,1,0,0]->[.x.,.x.]; [0,1,0,1]->[.x.,.x.]; [0,1,1,0]->[.x.,.x.]; [0,1,1,1]->[.x.,.x.]; [1,0,0,0]->[.x.,.x.]; [1,0,0,1]->[.x.,.x.]; [1,0,1,0]->[.x.,.x.]; [1,0,1,1]->[.x.,.x.]; [1,1,0,0]->[.x.,.x.]; [1,1,0,1]->[.x.,.x.]; [1,1,1,0]->[.x.,.x.]; [1,1,1,1]->[.x.,.x.];End

d) Compile el archivoTest_Vectors. Regrese al programa Project Navigator donde aparecer incluido el archivo F1F2.ABV. Efecte la compilacin Compile Test Vectors. Ejecute SimulationJEDEC File. Ejecute JEDEC Simulation Waveform. En el programa Waveform Viewer aparecer una nueva pantalla; seleccione Edit y posteriormente Show. Seleccione las variables A y oprima Show; posteriormente elija la variable B y de nuevo Show. Haga lo mismo con las dems variables C, D, F1 y F2. Cierre la ventana Show Waveform y compare la grfica con la tabla de verdad.

Diagrama de tiempos de las funcionesF1 y F2.

mA B C DF1F2

00 0 0 0

10 0 0 1

20 0 1 0

30 0 1 1

40 1 0 0

50 1 0 1

60 1 1 0

70 1 1 1

81 0 0 0

91 0 0 1

101 0 1 0

111 0 1 1

121 1 0 0

131 1 0 1

141 1 1 0

151 1 1 1

Diagrama de tiempos Tabla de verdad

Notas 4

1. En el proceso de enlace se obtiene la funcin mnima y en algunas funciones la reduccin puede incluir algunas variables. Cuando esto sucede, el programa lo indica con el smbolo de admiracin (warning).2. Es recomendable que, una vez insertado correctamente el dispositivo en el programador, primero seleccione el circuito, borre su contenido, cargue el archivo JEDEC y, por ltimo, programe el dispositivo.

Trabajo solicitado

Para cada uno de los ejercicios obtenga lo siguiente:

a) La tabla de verdad en forma analtica.b) La tabla de verdad de la implementacin del circuito.c) El diagrama de tiempos usando el archivo TEST_VECTORS. (Solicite a su instructor que le asigne un ejercicio).1. F1 (A,B,C,D) = A B C D+ A B D+ A B C D

58Prctica 4. SimulacinF2 (A,B,C,D) = (A + B + C + D) (A + B + D) ( A + B + C + D)

2. F1 (A,B,C,D) = A B C D + A B D + C DF2 (A,B,C,D) = (A + B + C + D) (A + B + D) (A + C+ D)3. F1 (A,B,C,D) = A B C D + A B D C + C DF2 (A,B,C,D) = (A + B + C + D) (A + B + D) (A + C + D)4. F1 (A,B,C,D) = A B C D + A C D + C DF2 (A,B,C,D) = (A + B + C + D)(A + C + D)(A + B + C + D)5. F1 (A,B,C,D) = A B C D + A C D + C DF2 (A,B,C,D) = (A + B + C + D)(A + C + D)(A + B + C + D)6. F1 (A,B,C,D) = A B C D + A C D + A DF2 (A,B,C,D) = (A + B + C + D)(A + C + D)(A + B + C + D)7. F1 (A,B,C,D) = A B C D + A C D+ A BF2 (A,B,C,D) = (A + B+ C+ D)(A + B + D)(A + B + C + D)8. F1 (A,B,C,D) = A B C D + A D + A B DF2 (A,B,C,D) = (A + B + C + D)(A + B + D)(A + B + C + D)9. F1(X, Y, Z, W) = X Z W + X Y W + X YF2(X, Y, Z, W) = (X + Y+ Z + W)(X + Y + W)(Y + Z + W)10. F1(X, Y, Z, W) = X Z Y W + X Y W+ X YF2(X, Y, Z, W) = (X + Z + W)(X + Y + W)(Y + Z + W)11. F1(X, Y, Z, W) = X Z Y W + X W + X YF2(X, Y, Z, W) = (X + Z + W)(X + Y + W)(Y + Z + W)12. F1(X, Y, Z, W) = X ZY W + X W + XY F2(X, Y, Z, W) = (X + Z + Y + W)(X + Y + W)(Y + W)13. F1 (X, Y, Z, W) = X Z + Z W + X Y WF2 (X, Y, Z, W) = (X + Z + W)(X + Z + W)(Y + W)14. F1 (X, Y, Z, W) = X Y W + X Y W + X Z W F2 (X, Y, Z, W) = X (Y + Z + W) (Y + W)15. F1 (X, Y, Z, W) = Y Z W + X Z W + X YF2 (X, Y, Z, W) = (X + W) (X + Z) (X + Y) (Y + W) (Y + Z)16. F1 (X, Y, Z, W) = Y W + X Z W + X YF2 (X, Y, Z, W) = (X + Y) (X + W) (Y + Z) (Y + W)

Cuestionario

1. Cul es el significado de OLMC?

2. Cul es el significado de E2CMOS?

3. Adems del GAL16V8, qu otros tipos de GAL existen?

44. Qu significado tiene la expresin .X. en el archivo Test_Vectors?

Reporte


4.1 Portadaa) Nombre de la prcticab) Fecha de realizacinc) Nombre y nmero de matrculad) Nombre del instructor

60Prctica 4. Simulacin4.2 Introduccin (explicar el objetivo de la prctica)

4.3 Procedimiento y metodologa14.4 Representacin de la funcin mediante diagrama de alambrado, diagrama esquemtico, circuito, ecuacin o tabla de verdad24.5 Archivo reporte que indique las terminales del circuito.4.6 La grfica obtenida en la simulacin Test_Vectors.4.7 Las ecuaciones mnimas en las formas SOP y POS de F1 y F2 del ejercicio que se le asign. Para obtener los resultados puede utilizar manipulacin algebraica o mapas de Karnaugh.4.8 Resultados, conclusiones y recomendaciones34.9 Cuestionario resuelto que aparece al final de la prctica, en su caso4.10 Referencias bibliogrficas

1 Tanto el procedimiento como la metodologa deben explicarse.2 Un reporte con diagramas y sin explicaciones ni comentarios carece de valor.3 Los resultados deben de analizarse y comentarse.

PRCTICA 5

Ecuaciones booleanasy el uso del lenguaje de descripcin de hardware ABEL-HDL


Para lograr el objetivo de esta prctica el alumno obtendr:

La ecuacin partiendo de una tabla de verdad y utilizando la seleccin de minitrminos y/o maxitrminos.

La tabla de verdad partiendo de la descripcin del problema y, posteriormente, las ecuaciones y el circuito.

El archivo en lenguaje de descripcin de hardware en formato ABEL-HDL y, con las ecuaciones obtenidas anteriormente, programar el GAL16V8D. El diagrama de tiempos usando el archivo TEST_VECTORS. La implementacin del circuito.

El tiempo estimado para el estudio de esta prctica es de dos horas.


Una fuente de voltaje de 5VCD. Una tablilla de conexiones (protoboard). Un GAL16V8D (Lattice semiconductor) o equivalente. Un DIP de ocho o cuatro entradas. Seis LED sin importar el color. Seis resistencias de 330 OHMS. Alambre para conexiones. Un disco de 3.5 pulgadas de alta densidad formateado a 1.44 MB.

Fundamento terico

MinitrminoTrmino producto AND que contiene todas las variables de la funcin, ya sea en su forma normal o complementada, cuyo valor de salida es 1 nicamente en una combinacin de variables.

MaxitrminoTrmino suma OR que contiene todas las variables de la funcin, ya sea en su forma normal o complementada y su valor de salida es 0 nicamente en una combinacin de variables.

Fundamento terico63Por medio de los minitrminos y/o maxitrminos se pueden obtener las ecuaciones, partiendo de una tabla de verdad. Por ejemplo:

mA B CF3F4

00 0 010

10 0 101

20 1 001

30 1 111

41 0 010

51 0 101

61 1 001

71 1 100

En F3, la salida es 1 solamente si se da la combinacin 000 (m0), la combinacin 011 (m3)o la combinacin 100 (m4).Para que la combinacin 000 (m0) sea 1 en la salida, se requiere de una AND, donde se nieguen sus tres entradas. Se puede escribir: A B C. Esta expresin es un minitrmi- no, ya que es un AND que contiene todas las variables de la funcin, y su valor de salida es 1 nicamente para la combinacin especificada.

Asimismo, para los otros dos casos, las expresiones seran las siguientes: para la combinacin 011 (m3), A B C; y para la combinacin 100 (m4), A B C. F3 se puede expresar como:

F3(A, B, C) = A B C + A B C + A B C forma SOP sumatoria de productos.

F3(A, B, C) = m (0, 3, 4) forma cannica o expansin de minitrminos, donde se indican slo las combinaciones de la tabla cuyo valor de salida es 1.5

Diagrama esquemtico de la funcin F3

mA B CF3F400 0 01010 0 10120 1 00130 1 11141 0 01051 0 10161 1 00171 1 100En F4, la salida es uno solamente si no se dan las combinaciones 000 (m0), 100 (m4) y 111 (m7).Para que la salida de la combinacin 000 (m0) no sea1, es decir, igual a cero, se requiere un operador OR,donde sus tres entradas sean afirmadas A + B + C. Esta expresin es un maxitrmino, ya que es un OR que contiene todas las variables y su valor de salida es 0 solamente en la combinacin especificada.

Asimismo, para los otros dos casos, las expresiones seran A+ B + C para la combinacin 100 (m4), y A+ B + C para la combinacin 111 (m7).Se puede expresar F4 como:F4(A, B, C) = (A + B + C)(A + B + C)(A + B + C) forma POS producto de sumas. F4(A, B, C) = m (0, 4, 7) forma cannica, donde se indican slo las combinacionesde la tabla cuya salida vale 0.

Diagrama esquemtico de la funcin F4

Lenguaje de descripcin de hardware ABEL-HDL

A continuacin se presenta una descripcin de algunas caractersticas y sintaxis del lenguaje ABEL-HDL.

ABEL(Advanced Boolean Expression Language, lenguaje avanzado de expresiones booleanas) fue desarrollado por Data I/O Corporation para la implementacin de funciones booleanas en dispositivos lgicos programables (PLD).

ABEL se utiliza para describir el comportamiento de un sistema digital partiendo de: Ecuaciones booleanas.

La descripcin del comportamiento usando instrucciones WHEN-THEN. Tablas de verdad. Tablas de estado. Diagramas de transicin.

ABEL es un archivo de texto que contiene los siguientes elementos:

1.Documentacin, incluyendo nombre del programa y comentarios.

2.Declaraciones que identifican las entradas y salidas de las funciones lgicas que sern efectuadas.

3.Instrucciones que especifican las funciones lgicas que se realizarn.

4.Declaracin del tipo de dispositivo en que las funciones lgicas especificadas se implementarn.

5.Vectores de prueba que especifican las salidas esperadas de las funciones lgicas para ciertas entradas.

ABEL necesita un procesador de lenguaje llamado compilador, cuyo trabajo consiste en traducir el archivo de texto de ABEL a un mapa de fusibles (JEDEC) del dispositivo fsico seleccionado, pasando por un proceso de validacin de las instrucciones, as como de mini- mizacin de las funciones para ajustar, si es posible, la capacidad del dispositivo elegido.

Sintaxis bsica de ABEL-HDL 5

Identificadores

Los identificadores se emplean para definir variables, cuyas reglas de uso son:

1.Los identificadores no pueden ser mayores de 31 caracteres. Por ejemplo: Este_es_un_identificador_largo Esteesunidentificadorlargo

2.Deben de iniciar con un carcter alfabtico o con un guin bajo. Por ejemplo: HELLO Hello _K5input P_h

3.Los identificadores s son sensibles a maysculas o minsculas. Por ejemplo: el identificador output es un identificador diferente de Output o de OUTPUT.

4.Los identificadores pueden separarse por comas: A, B, C.

5.En las expresiones, los identificadores o nmeros pueden separarse por operadores(o donde los parntesis ofrecen la separacin).

Identificadores no vlidos:

7_ $4 Pues deben de comenzar con letra o guin bajo. Hel.lo Pues no se deben usar puntos.B6 kj Pues no se debe utilizar espacio, y se interpreta como dos identificadoresB6 y kj.

Palabras clave (keywords)

Las palabras clave son identificadores reservados que se pueden escribir con minsculas o maysculas, o una combinacin de ambas. A continuacin se listan las palabras clave ms comunes:

DeclarationsdeviceelseEndequations

GotoIfistypeMacromodule

PinStatestate_diagramstate_registertest_vectors

ThenTitletruth_tableWhenWith

Las palabras clave deben ir separadas, al menos, por un espacio. En tanto que las lneas escritas en un archivo ABEL deben cumplir con los siguientes requisitos:

1.Una lnea no puede exceder de 150 caracteres.

2.Empezar los comentarios con comillas ().

3.Las lneas o instrucciones terminan con punto y coma (;).

Los caracteres ASCII soportados son:

a - z (alfabeto minsculo).

A - Z (alfabeto maysculo).

0 - 9 (dgitos).

! @ # $ ? + & * ( ) -_. = + [ ] { } ; : \ | , < > . / ^ %.

Operadores lgicosOperadorDescripcinEcuacinSmbolo!NOT!A&ANDA&B#ORA#B$EXORA$B!&NAND!( A&B )!#NOR!( A#B )!$EXNOR!( A$B )

5

Ejemplos de ecuaciones con ABEL-HDL

CircuitoEcuacin

A B C

A & !B & C

A B C

A # B # !C

!A $ B $ !C

!(A & B & !C)

!(A # !B # C)

(!A # B # C)& !(A # B # !C)

!C&D # !A&C&!D # A&B&!C

Fundamento terico69

Nmeros (numbers)

Los nmeros se utilizan en cuatro diferentes bases: binario, octal, decimal y hexadecimal. Si no se especifica una base ABEL-HDL, se tomar como base decimal. Para indicaruna base diferente del decimal es necesario utilizar el smbolo ^ y la inicial de la base.

NombreBaseSmbolo

Binario2^b

Octal8^o

Decimal10^d (default)

Hexadecimal16^h

BaseEspecificacin en ABELValor decimalDecimal3535Hexadecimal^h3553Binario^b1015Octal^o2218Ejemplos:

5

Declaraciones

Es una coleccin de seales o constantes usadas como referencia de un grupo de expresiones simplificadas en un solo nombre.

Ejemplos:

Y = [D0, D1, D2, D4, D5]: X= [A, B, C, D];aset = [a2,a1,a0]; bset = [b2,b1,b0];COUNT = [Q9, Q8, Q7, Q6, Q5, Q4, Q3, Q2, Q1, Q0];

En ABEL-HDL es posible cambiar las expresiones .X. simplemente por X o .C. por Cusando una igualdad como se indica a continuacin:

X = .X.; C = .C. o las dos a la vez C, X = .c.,.x.;

Set

Es una lista de constantes o variables que estn separadas por comas o por dos puntos seguidos (..) que indican el rango del operador. En esta opcin se requieren los parntesis rectangulares.

Ejemplos:

[D0..D6] Rango [D0,D1,D2,D4,D5,D6] [b6..b0] Decremento el rango [D7..D15] Rango parcial[b1,b2,a0..a3] Combinacin de variables y rango[!S7..!S0] Decremento el rango con nivel activo bajo

NOTA: Dentro del rango no se permite usar diferentes nombres de variables [ X0..D5}.

Partes de un programa en ABEL-HDL

1.Module. Inicio del programa.

2.TITLE. Lneas de ttulo y comentarios (opcional).

3.Declaration. Asignacin de las terminales de entrada y salida del dispositivo.

4.Descripcin lgica. Ecuaciones, tablas de verdad, etctera.

5.TEST_VECTORS. Vectores de prueba (opcional).

6.End. Final del programa.

Construccin del archivo en ABEL-HDL

1. Al inicio todo programa debe contener la instruccin Module y, al final, End que indican el principio y el final del programa.2. Los cometarios y las lneas de ttulo son opcionales, pero es conveniente utilizar- los para describir el funcionamiento y las partes del programa. stos debern empezar con comillas (). Por ejemplo: Entradas.3. Declarations. Usando este comando es posible declarar las entradas y salidas del sistema.

La declaracin de las variables de entrada y la asignacin de terminales dentro de un GAL, como se muestra en la figura, se describen en la siguiente lnea: A, B, C PIN 1,2,3;Observe que las variables de entrada estn separadas por comas (,) seguidas del comando PIN y la terminal correspondiente a cada variable; adems se cierra la instruccin con punto y coma (;).Es necesario que la terminal asignada como entrada cumpla con esa funcinen el GAL. En su caso GAL16V8 tiene ocho terminales definidas como entradas ex- clusivas 2,3,4,5,6,7,8,9; adems, la terminal 1 sirve como entrada o seal de reloj (Ck), y las otras ocho pueden ser entradas o salidas: 11,12,13,14,15,16,17,18 y 19.Al definir tanto las variables de salida como su asignacin de terminales, es necesario incluir el comando ISTYPE COM para indicar que son salidas y combinaciones. Por ejemplo:

FX,FY PIN 19,18 ISTYPE COM;

Las terminales designadas como salidas en un GAL16V8son 11,12,13,14,15,16,17,18 y 19.4. Descripciones Lgicas. En esta seccin se usan los comandos:EQUATIONS Permite expresar las ecuaciones.

5TRUTH_TABLE Permite declarar una tabla de verdad o tabla de estados. WHEN y THEN Permite referir el comportamiento en algunos casos. STATE_TABLE Permite describir el comportamiento del diagrama de transicin.5. Vectores de prueba (Test_Vectors). Esta parte es opcional y es posible efectuar la comprobacin o simulacin del diseo sin necesidad de implementarlo.

Ejemplo de simulacin de vectores de prueba (Test_Vectors).

Estructura del archivo en lenguaje ABEL-HDL

EncabezadoMODULE EQ Declarations EntradasDeclaracionesA,B,C PIN 1,2,3; SalidasFX,FY PIN 19,18 ISTYPE COM; EQUATIONSDescripciones FX= A & B & C # B & C;lgicas FY = (A # !B # C) & ( A # !C); Vectores de prueba TEST_VECTORS([A,B,C]->[FX,FY]) [0,0,0]->[.X.,.X.]; [0,0,1]->[.X.,.X.]; [0,1,0]->[.X. ,.X.]; [0,1,1]->[.X. ,.X.]; [1,0,0]->[.X. ,.X.]; [1,0,1]->[.X. ,.X.]; [1,1,0]->[.X. ,.X.]; [1,1,1]->[.X. ,.X.];Final END

Ejemplo 5.1

Construya la tabla de verdad con base en el anlisis del problema.

En un auditorio se tienen grupos de cuatro sillas llamadas A, B, C y D, distribuidas como se indica en la siguiente figura:

Ejemplo 5.173

Cada una de ellas contiene un sensor, de manera que detecta cuando est ocupada, indicando con un 1, y cuando est vaca con un 0.Obtenga la funcin booleana F(A, B, C, D), la cual ser 1 cuando dos sillas adyacentes se encuentren vacas.Para obtener la F(A, B, C, D) solicitada, se construye una tabla de verdad donde para las cuatro variables de entrada se tienen 16 posibles combinaciones, que se muestran a continuacin:

MABCDF

00000

10001

20010

30011

40100

50101

60110

70111

81000

91001

101010

111011

121100

131101

141110

151111

Usando un valor de 1 en la salida F se indica para cules combinaciones cumple, cuan-do dos sillas adyacentes se encuentren vacas, como se muestra en la tabla siguiente: 5Tabla de verdad de la funcin F

MABCDF

000001

100011

200101

300111

401001

501010

601100

701110

810001

910011

1010100

1110110

1211001

1311010

1411100

1511110

Como la cantidad de unos es igual a la cantidad de ceros en la funcin F(A, B, C, D), la funcin se expresa en minitrminos o maxitrminos.

F(A, B, C, D) = ( 0, 1, 2, 3, 4, 8, 9, 12)F(A, B, C, D) = A B C D + A B C D + A B C D + A B C D+A B C D + A B C D+

Documents

Mi Electronica Digital