Capítulo XIV. El PLL Página 1

14 EL P.L.L. 1 – OSCILOSCOPIO TEKTRONIX TDS410

1.1- Estructura de menús. 1.2- Proceso de aprendizaje. 1.3- Algunas precisiones. 1.4- El osciloscopio como Analizador de Espectros. 1.5- Algunos conceptos sobre la FFT. 1.6- Obtención de la FFT de una señal.

2– CONOCIMIENTO BASICO DEL P.L.L CD 4046

2.1.- Descripción técnica del P.L.L CD 4046 2.2.- Comparadores de fase 2.3.- Comparador de fase II 2.4.- Oscilador controlado por voltaje (VCO) 2.5.- Aplicaciones del P.L.L.

3.- REALIZACIÓN DE LA PRÁCTICA 3.1 - Normas generales. 3.2 - Estudio del P.L.L 4046 3.3 - Estudio del contador cd 4017 más el 4001 como divisor de frecuencias 3.4 - Combinando el P.L.L con el divisor.

Capítulo XIV. El PLL Página 2

1.- OSCILOSCOPIO TEKTRONIX TDS410 1.1 ESTRUCTURA DE LOS MENÚS Los osciloscopios Tektronix de la serie TDS, funcionan a base de Menús. Digamos que hay tres niveles de Menú. El 1º está representado por las teclas de la carátula que nos permiten seleccionar el tema principal: amplitudes, tiempos, trigger, displays, medidas, cursores, forma de adquisición, etc. El 2º nivel está formado por las teclas situadas en la parte inferior de la pantalla, se le suele llamar menú principal, nos da las distintas opciones de cada una de las teclas de la carátula. El 3er nivel lo forman las teclas de la parte derecha de la pantalla. Se le suele llamar submenú o menú lateral, nos da las distintas opciones de cada tecla del menú principal. Cuando se quiere realizar una función se ha de principiar por ver en qué tecla estará y luego en cada tecla del menú hemos de pulsar las teclas del menú principal y del submenú para ver las opciones. 1.2- PROCESO DE APRENDIZAJE. Para iniciarte en el manejo de este osciloscopio aplica a su entrada una señal cualquiera. Luego pulsa autoset. Una vez tienes la señal en la pantalla ve analizando los menús de cada una de las teclas del 1er nivel, viendo las posibilidades de cada uno de ellos, para luego pasar a ver los submenús de cada tecla del menú principal. En el caso de perderte, vuelve a pulsar el autoset. Nota: Se ha de llegar a poder prescindir del autoset, pues hay casos en que no funciona, por ser una señal muy pequeña o no ser repetitiva.

Capítulo XIV. El PLL Página 3 1.3-ALGUNAS PRECISIONES. El botón “select” se utiliza para hacer las variaciones dentro del último menú pulsado. Ten en cuenta que hay mandos comunes, por ejemplo, para los canales verticales. Al mover dichos mandos actúan sólo para el canal seleccionado, o último pulsado. En la parte superior de la pantalla aparece una línea de puntitos que indica el conjunto de muestras de la memoria. El paréntesis indica la parte de la memoria que estamos visualizando en la pantalla, que puede ser una parte muy pequeña cuando se utiliza el Zoom. Hay también dos rayitas verticales que indican la posición de los cursores. Cuando movemos los cursores en sus desplazamientos verticales u horizontales, podemos aumentar la velocidad, pulsando antes la tecla shift. La letra ∆ seguida de unos números indican la diferencia, de tensiones o tiempos entre los dos cursores. Los números que siguen a la letra @ son valores absolutos de tensión o tiempo. Para borrar las formas de onda pulsar el canal y luego waveform off. Para suprimir la FFT pulsar Math y Waveform off. Notas: 1ª Cuando en el texto encontramos una flecha después de un menú, significa pulsar el menú que sigue. 2ª Para una velocidad dada, si cambias el número de muestras, variará el tiempo que necesita para hacer un barrido. A más muestras más tiempo. 3ª Al aumentar la base de tiempos, disminuye la velocidad de muestreo (muestras/s). 1.4- EL OSCILOSCOPIO COMO ANALIZADOR DE ESPECTROS. Este osciloscopio, además de mostrarnos la señal en función de tiempo , nos puede mostrar la señal en “función de la frecuencia”.

Capítulo XIV. El PLL Página 4 Entre las funciones matemáticas que puede realizar con las formas de onda, la principal es la transformada rápida de Fourier (FFT). NOTA: Este curso no se estudias las modulaciones digitales, en que se necesitaba ver las señales en función de la frecuencia, pero se pedirá el saber obtener la FFT de una señal y medir frecuencias y niveles. 1.5 ALGUNOS CONCEPTOS SOBRE LA FFT. Un osciloscopio de memoria toma una serie de muestras de la señal en cada barrido de la base de tiempos. Si es en tiempo real, la señal obtenida está formada por los puntos adquiridos en un barrido. Es el llamado registro de datos. Lógicamente, para una velocidad dada de adquisición, a más tiempo más datos tendremos. El nº máximo de muestras almacenado depende de la capacidad de la memoria. Para obtener la FFT, este osciloscopio utiliza como máximo los 10.000 primeros puntos adquiridos,. Nota: En la gráfica de la FFT sólo aparece la ½ de los puntos utilizados, pues el espectro de frecuencias es simétrico y se elimina una mitad. Al hacer la FFT hay la posibilidad de elegir el nº de puntos que queremos almacenar al hacer la adquisición. (Esto se elige en la base de tiempos). Lo más normal es elegir entre unos 5.000 y 15.000 puntos. Elegido este número, automáticamente se ajusta la velocidad de muestreo, para darnos el número de puntos deseado. Luego veremos que, mediante el “Zoom” podemos mostrar en pantalla una parte de la FFT obtenida, para mejor ver los armónicos o los detalles. También es importante hacer la adquisición en Modo de alta resolución (Hi Res) que permite eliminar el ruido y obtener mayor resolución. (Pasa de 8 a 12 bits). En Hi Res hace el promedio de cada 10 muestras seguidas. O sea utiliza el promediado en cada adquisición, en tiempo real. 1.6- OBTENCIÓN DE LA “FFT” DE UNA SEÑAL. 1. Visualiza la señal en la pantalla de forma que aparezcan unos 20 periodos.

Capítulo XIV. El PLL Página 5 2. Pulsa el menú de adquisición: (shift→ RUN/STOP). Luego: Mode→ Hi Res. 3. Pulsa: Menú horizontal→ Record Length→ 5.000 4. Pulsa: “More” → FFT→ Set FFT source to Ch.1→ Set FFT vertical Scale to dBV → Rms→ Set FFT Window to Black Harris→ OK. 5. Pulsa: Zoom→ Mode→ ON. 6. Gira el botón principal de la Base de tiempos a la derecha para visualizar una parte del espectro. Aparece un paréntesis que va abarcando cada vez una menor parte del total. 7. Con el mando de posición de la base de tiempos sitúa el inicio de adquisición de datos al inicio del paréntesis. 8. Sitúa los cursores dentro de paréntesis y encima del 1º y 2º armónico. Para ello: Cursores→luego con el Botón select situarlos. 9. Pulsar: Cursores→Function→ Paired→ Horiz. Units→ Base. De esta forma podremos hacer lecturas de niveles y de diferencia de niveles en dB Si en vez horiz.. pulsamos vertical podremos medir frecuencias y diferencia de frecuencias.

2.- FUNCIONAMIENTO BÁSICO DEL PLL CD 4046 El diagrama de bloques de un PLL se muestra en la figura 1.

Capítulo XIV. El PLL Página 6

Fig. 1 Diagrama de bloques del PLL. Consta fundamentalmente de tres bloques:

- Comparador de fase. - Filtro paso bajo. - Oscilador controlado por voltaje (VCO).

Vamos a explicar el funcionamiento del CD 4046. Tanto la salida del comparador de fase como la del VCO, son digitales, o sea, sólo pueden tomar los valores "0" (0 voltios) ó "1" (tensión de alimentación). El comparador de fase examina la frecuencia de la señal de entrada ( fi ) y la compara con la frecuencia de la señal de salida del VCO ( fo ). Si fi > fo, en su salida aparece un "1". Si fi < fo, aparece un "0". Si no hay señal en la entrada, la salida está también a "0". El filtro paso bajos es del tipo RC: El VCO (Oscilador Controlado por Voltaje) es un dispositivo que entrega una señal cuadrada cuya frecuencia depende de la tensión que tiene en su entrada según una función del tipo representada en la Ilustr. 3

Ilustr.3 Función de transferencia del VCO

Capítulo XIV. El PLL Página 7

Cuando estos tres dispositivos se empalman para trabajar como un PLL, actúan de la siguiente forma:

Supongamos que inicialmente la señal de entrada es "0". En la salida del comparador habrá un "0" y en la salida del filtro tendremos 0 voltios, por lo que el VCO oscilará a una f mínima y el sistema estará en el punto A ( Fig. 5)

Si ahora introducimos una señal de frecuencia fi mayor que la fo mínima, la salida del comparador pasará a "1", y el condensador del filtro se irá cargando y la frecuencia del VCO (fo) irá aumentando, evolucionando el sistema hacia el punto B. Este proceso seguirá hasta que fo>f1. En este momento la salida del comparador pasa a "0", con lo que el condensador empieza a descargarse a través de R. Pero en cuanto baja la tensión Vd que se aplica al VCO, fo también baja, pasando de nuevo a que fo sea menor que f1 y por tanto a que la salida del comparador pase de nuevo a sacar un“1”aumentando de nuevo la frecuencia del VCO. Desde este momento, si no se cambia la frecuencia de entrada, el sistema permanecerá oscilando alrededor del punto B. Debido a la rapidez con que se repite este ciclo, la salida del comparador no tiene nivel definido y la salida del filtro permanece alrededor de la tensión V1, necesaria para que el VCO oscile a la misma frecuencia que la señal de entrada.

Figura 4 Diagrama en bloques del PLL.

Figura 5 Función de transferencia del

Capítulo XIV. El PLL Página 8 Cuando el PLL ha llegado a este estado se dice que está en "lock" (enganchado). A partir de este punto la frecuencia de salida del VCO seguirá a la de entrada, siempre que ésta no salga del margen (fmín - fmáx). "Rango de captura" (fc) es el rango de frecuencia de la señal de entrada sobre las que el PLL engancha, si inicialmente estaba fuera de los márgenes. "Rango de enganche" (fe).es el conjunto de frecuencias de la señal de entrada, en las cuales el PLL permanecerá en "locked", estando inicialmente enganchado. Para todo PLL en general, el rango de captura es < que el rango de enganche. En nuestro PLL, debido a las características internas del comparador de fase ,la frecuencia de captura y de enganche son las mismas Hay que hacer notar que siempre que el PLL esté enganchado, en la salida del filtro habrá la tensión correspondiente a la frecuencia de entrada, según la función inversa de la figura 6. ( Tensión en función de la frecuencia)

Figura 6 Función de transferencia inversa. Por lo tanto el PLL puede utilizarse como convertidor frecuencia a tensión. 2.1.- DESCRIPCIÓN TÉCNICA DEL PLL COS/MOS La figura 7 muestra el diagrama de bloques del Cos/Mos. CD 4046A el cual ha sido realizado en un solo c.i. monolítico. La estructura de bloques del PLL consta de:

- Un oscilador lineal de bajo consumo controlado por voltaje (VCO) - Dos comparadores de fase diferentes y teniendo un amplificador de

entrada común. El VCO se puede conectar , bien directamente o bien a través de unos divisores, a la entrada de los comparadores de fase.

Capítulo XIV. El PLL Página 9 El “filtro paso bajo”, teniendo en cuenta que ciertos componentes no son integrables y que la configuración cambia de una aplicación a otra, hay que realizarlo mediante componentes externos

Figura 7 Diagrama en bloques del PLL COS/MOS CD4046. 2.2.- COMPARADORES DE FASE Muchos sistemas PLL utilizan un mezclador balanceado compuesto de amplificadores analógicos bien controlados para la parte del comparador de fase. Pero los amplificadores analógicos con características de ganancia bien controlada no se pueden realizar fácilmente utilizando tecnología COS/MOS. Por este motivo en el diseño con COS/MOS se utilizan comparadores de fase de tipo digital. Ambos comparadores de fase están gobernados por una configuración amplificadora de entrada común a los dos comparadores, compuesta de una etapa de polarización y 4 etapas amplificadoras inversoras, (figura 8). La entrada de señal al comparador de fase (terminal 14) puede ser acoplada directamente con tal que los valores de la señal estén dentro de los niveles lógicos COS/MOS (cero lógico = 30% de (VDD - VSS); uno lógico = 70% de (VDD - VSS).

Capítulo XIV. El PLL Página 10

Para variaciones más pequeñas de la señal, se debe acoplar la señal capacitivamente al amplificador de autopolarización para asegurar una señal suficiente a los comparadores de fase. 2.3.- COMPARADOR DE FASE II Es un circuito de memoria digital R - S controlado por flancos; consistente en 4 flip-flops controlados por puertas y salida en tri-state compuesta por un FET "n" y otro "p" con un punto común, como puede verse en la figura 8.

Este tipo de comparador de fase actúa únicamente en los flancos positivos de las señales. El ciclo de trabajo, no tiene importancia, puesto que el sistema PLL se controla por transiciones positivas. Si la frecuencia de la señal de entrada es mayor que la proveniente del VCO, el transistor "p"(superior) conduce, y en caso contrario es el transistor "n" el que conduce. Si las frecuencias de la señal (14) y la proveniente del VCO (3) son las mismas, pero la señal de entrada retrasa respecto a la proveniente del VCO, el FET tipo n conduce por un tiempo igual a la diferencia de fase. Si la fase de la señal adelanta, es el tipo " p " el que se pone en conducción por un tiempo igual a la diferencia de fase.

Consecuentemente el voltaje del condensador de filtro paso bajo, conectado a este tipo de comparador de fase se reajusta hasta que la señal (14) y la entrada del comparador (3) son iguales en frecuencia y en fase.

Capítulo XIV. El PLL Página 11

Figura 8 Comparador de fase. En este punto estable ambos transistores están al corte, y la señal a la salida de la pata uno (" Phase pulses ") es "1", indicando una condición de " enganchado ". Así, para el comparador de fase II no existe diferencia de fase entre la señal de entrada y la salida de VCO en todo el rango de frecuencias del VCO. Hay que hacer notar que para este tipo de comparador el rango de frecuencias de " lock " abarca todo el rango de frecuencias del oscilador. 2.4.- OSCILADOR CONTROLADO POR VOLTAJE (VCO). La figura 9. Muestra el diagrama esquemático del VCO. Para asegurar el bajo consumo (70 µw) es deseable que el filtro paso bajo consuma poco. Por ejemplo, en un filtro RC, esta condición requiere utilizar un alto valor de R y un pequeño valor de C. (Por esta misma razón todas las resistencias exteriores son mayores de 10 K) La entrada del VCO tampoco debe cargar o modificar las características del filtro paso bajos. Por esto en el diseño se utiliza un MOSFET, canal n en la

Capítulo XIV. El PLL Página 12 configuración de entrada, presentando una impedancia de entrada casi infinita, y por tanto un elevado grado de libertad en la elección de los componentes del filtro.

El circuito del VCO, mostrado en la Figura 9 opera del modo

siguiente: Cuando la entrada de inhibición está en "low" (pata 5 a masa) P3 pasa a plena conducción, conectando efectivamente las fuentes de P1 y P2 a VDD .

Nota: Las “P” indican Mosfet canal P y las N indican que es canal N. Los transistores P1 y P2 también conducirán por tener la puerta a cero voltios, al estar unida a masa a través de R2. La corriente que pasa por P1 depende de la impedancia que presente R2//(R1+ la impedancia de N1) y de la tensión de alimentación Vdd.

La corriente que pasará por P2 es la corriente imagen o espejo de la que pasa por P1, por tanto, es igual a la que pasa por P1.

La corriente que pasa por P2 es la que cargará el condensador C1 alternativamente a través de ( P5 y N2) o de (P4 y N3).

Cuando el condensador se carga a la tensión de la fuente se produce la conmutación a través de la serie de puertas, que cambiarán las polarizaciones de los transistores P5, N3 y P4, N2.

Recordemos que cuando conectamos la entrada (pata 14) a masa se descarga el condensador de filtro y en la pata 9 tenemos un cero. Con la pata 9 a cero el transistor N1 no conduce, pues el tipo “n” conduce con tensión positiva en la puerta, por tanto la impedancia que presenta la Rama N1- R1 es infinita. La corriente que pasará por P1 será mínima y dependerá únicamente de R2.

La corriente espejo por P2, que carga el condensador también será mínima y por tanto el tiempo de carga será máximo y la frecuencia de oscilación mínima:

fo= 2K/C1.R2 Vemos pues que la frecuencia mínima sólo depende de C1 y R2 aunque también de la tensión de alimentación, porque K depende de dicha tensión. (Ver fig. 12) La frecuencia de oscilación máxima dependerá básicamente de R1. Si disminuimos R1 aumentará la corriente por P1 y por tanto P2 y el condensador C1 se cargará en menos tiempo (máxima frecuencia).

Capítulo XIV. El PLL Página 13 CONSECUENCIAS: Si aumentamos R1 bajará la frecuencia máxima. Si aumentamos R2 bajará la frecuencia mínima. Si aumentamos R1 y R2 tendremos un margen más pequeño de trabajo. Variando una y otra resistencia podemos variar el margen de enganche. La R1 es un potenciómetro. La R2 es sustituible. La R4 es un potenciómetro que sirve para que el filtro de una continua sin rippler. N1 junto con la resistencia exterior R1 forman una configuración de seguidor por fuente. Mientras R1 es al menos un orden de magnitud superior a la resistencia de conducción de N1, la corriente a través de R1 es linealmente dependiente del voltaje de entrada del VCO. Esta corriente fluye a través de P1, el cual junto con P2 forman un circuito de " corriente imagen ". La resistencia exterior R2 añade una corriente constante adicional a través de P1; esta corriente desplaza la frecuencia de operación del VCO para señales de entrada en el VCO de cero voltios. En el circuito de "corriente imagen" la corriente de P2 es efectivamente igual a la corriente de P1 independientemente del voltaje de drenador en P2 (Esta condición es verdadera sí P2 se mantiene en saturación. En el circuito mostrado, P2 está en saturación bajo todos los posibles modos de operación.

Capítulo XIV. El PLL Página 14

Figura 9 Esquema del VCO.

El flip-flop de set/reset compuesto por las puertas G1 y G2 pone en conducción P4 y N3 o bien P5 y N2. Un lado del condensador externo C1 es, por tanto, mantenido a masa, mientras el otro lado es cargado por la corriente constante suministrada por P2.

Tan pronto como C1 se carga hasta el punto en el cual se produce el

cambio en los inversores 1 y 5, el flip-flop cambia de estado. El lado cargado del condensador es ahora descargado en masa. El otro

lado en el instante del cambio se hace negativo respecto al lado que ha quedado conectado a masa, ya que el condensador no se descarga instantáneamente, y descarga rápidamente a través del diodo drenador-substrato del transistor canal n que está en "off". Inmediatamente se inicia un nuevo medio ciclo. Como los inversores 1 a 4 y 5 a 8 tienen el mismo punto de cambio, el VCO tiene un 50% de duración en cada semiciclo.

Capítulo XIV. El PLL Página 15 Los inversores 1 a 4 y 5 a 8 tienen varios fines: 1) Conformar la rampa de entrada procedente del condensador C1 a una más rápida en la etapa de entrada del flip-flop. 2) Mantener una baja disipación a través de dispositivos de alta impedancia. 3) Proporcionar un retardo entre el set/reset del pulso de disparo del flip-flop para asegurar una adecuada continuación. Con el fin de no cargar el filtro paso-bajo está prevista una salida por seguidor de emisor de la entrada del VCO (salida de demodulación fig.7). Si se usa esta salida, debe conectarse una resistencia, Rs, de 10 K o más, desde el terminal 10 a masa. Si no se usa este terminal permanecerá abierto. (Nosotros no lo utilizamos) Un cero en la entrada de inhibición permite actuar el VCO y el seguidor de fuente, mientras un uno lógico desconecta ambos y minimiza la potencia de consumo al mínimo estándar. 2.5 APLICACIONES DE LOS PLL - Como sintonizador de frecuencias (multiplicador). - Como modulador de FM. En la característica V-F del PLL. Si le aplicamos una tensión V1, nos dará una frecuencia f1. Pero si ahora le añadimos una moduladora, las distintas amplitudes de ésta nos darán unas variaciones de la frecuencia de la portadora. - Como sintonizador de receptores para no perder la frecuencia sintonizada. - En la modulación FSK (Práctica 1) a un nivel lógico cero nos dará una frecuencia. Ejemplo. Introduce en la pata 9, mediante un generador, un nivel de continua (offset) y superpuesta una señal cuadrada. - Decodificadores de tonos. A cada tono tendremos un nivel de tensión en el filtro. Utilizando un comparador podremos activar distintos números de un teléfono, por ejemplo

Capítulo XIV. El PLL Página 16 3.- REALIZACIÓN DE LA PRÁCTICA 3.1.- NORMAS GENERALES Por tratarse de circuitos MOS, no sacarlos de los zócalos, pues las tensiones estáticas pueden dañarlos. No deshagas el montaje. Los únicos cables que habrá que desmontar, conectar o cambiar son los que llevan unos conectores pequeñitos.. La tensión de alimentación será de 9 ó 12 V. La tensión del generador alrededor de 12 V. y onda cuadrada para mejor realizar el estudio. Si aplicas una tensión baja no engancha. Utiliza el generador HP que tiene eliminado el offset. Se tratará de estudiar el funcionamiento del PLL así como la combinación con un divisor para obtener un multiplicador de frecuencias. Los divisores de frecuencias permiten obtener frecuencias submúltiplos de una dada, pero aquí mediante el PLL y los divisores podemos obtener frecuencias "múltiplos" de la frecuencia de entrada. Podemos dividir el estudio en 3 partes: a) El funcionamiento del PLL, con el tipo CD 4046 de la RCA. b) La división de frecuencias con el 4017 en combinación con un biestable

realizado con un 4001, ambos de la RCA. c) La combinación de ambos.

Capítulo XIV. El PLL Página 17 3. 2- ESTUDIO DEL PLL 4046 Esquemas simplificados:

Figura 10 Esquema de bloques del circuito PLL 4046.

Figura 11 Esquema funcional 1.- Si a la entrada del comparador no aplicamos señal (para ello conectar la entrada a masa y no dejarla al aire), a la salida del comparador nos dará una tensión de error Ve(t) = 0 que hace que el VCO oscile a la frecuencia fmín que depende de la tensión de alimentación (VDD-VSS) ,de C1 y de R2 de acuerdo con la siguiente fórmula aproximada, (decimos aproximada porque K no es precisa)

021

2 K = f C R⋅⋅

Capítulo XIV. El PLL Página 18 En la que K se deduce del gráfico de la figura 12. 1

De todos modos hay que tener en cuenta que está gráfica la facilita el fabricante del C.I., y que por tanto puede haber diferencias notables para cada fabricante, aunque para una primera aproximación es útil. Halla el valor real real de K para una tensión de alimentación determinada VDD. Halla los valores de fo en los siguientes casos: a) Para distintos valores de R2 dejando VDD = 12 V. y C1 = 220 pF. b) Para distintos valores de C1 dejando VDD = 12 V. y R2 = 5,6 MΩ. c) Para distintos valores de VDD dejando C1 = 220 pF. R2 = 5,6 MΩ. Los valores de los componentes son aproximados, si no se encuentran en la mesa, utilizar otros. En todo caso es mejor que midas los componentes en un puente. Con los elementos con que dispones consigue una fo comprendida entre 1.000 y 1.100 Hz. 2.- Aplica una señal a la entrada (patilla 14) del comparador y haz los ajustes necesarios para que el PLL enganche. Observar la tensión continua de salida en el filtro (patilla 9) y cómo varía con la frecuencia. Mira también la forma de la tensión en la patilla 13, fig. 10. El nivel de continua lo podemos regular, dentro de ciertos límites, mediante R1; y el nivel de los pulsos mediante R4, pues ésta afecta al filtro.

Figura 12 K = f (V)

Capítulo XIV. El PLL Página 19 - En la otra salida del comparador (patilla 1) salen unos pulsos negativos proporcionales al desfase entre las dos entradas.(Ver Fig, 13) Estos pulsos tienen que ser lo más estrechos posibles y lo más iguales, lo que se consigue mediante el potenciómetro de ajuste R1 - Observar que las dos entradas del comparador, la procedente del generador y la procedente del VCO, son de la misma frecuencia y están en fase. De lo contrario habría que ajustar R1 y R4 ¿ Entre qué niveles puede estar la tensión del filtro? - Encuentra prácticamente la función de la figura 5. (Conversión frecuencia tensión). - Dibuja la forma de onda que aparece en los pines 13 y 9. - ¿Qué sucede si aplicas una señal de frecuencia inferior a la fo para el correspondiente valor de la R2? ¿ Qué pasa con la tensión de error en la patilla 9?

FFigura 13. Formas de onda en condición de enganchado

Nota: PCAin Entrada al comparador de la frecuencia que aplicamos PCBin Entrada al comparador de la frecuencia proviniente del VCO PC1out Salida de pulsos del comparador

VCOin Entrada al VCO proveniente del filtro PCPout Salida en la pata 1 = diferencia de fase PC2out Salida de pulsos del comparador

Capítulo XIV. El PLL Página 20 3. 3 - ESTUDIO DEL CONTADOR CD 4017 MAS EL 4001 COMO DIVISOR DE FRECUENCIAS

Figura 15 Divisor de frecuencias - El contador 4017 tiene 3 entradas: un clock, un Reset y un clock enable (CE). (Fig. 16) - Cuando el "CE" está en "Low" permite el contaje. En esta condición cuando el "Reset" salta a "high" vuelve el contador a cero y se inicia de nuevo el contaje. - Los números más grandes, de la figura 15, son las salidas del contador. Así, donde pone 3 indica que cada 3 ciclos del clock sale un pulso en la patilla correspondiente. Por lo que tendremos la frecuencia dividida por 3. Y así de los demás

- Realizado el montaje tal como se indica en la figura 15, observa que realmente divide por el número indicado. Para ello coloca una señal cuadrada del generador a la entrada del clock y aplica un canal del osciloscopio en la entrada del "clock" del 4017 y el otro en la salida. (pata 4 del flip-flop).

Fig.17 Diagrama de tiempos del CD4017

Figura16 Patillaje

“N”

Capítulo XIV. El PLL Página 21 Luego desplazando el terminal "N" a las distintas salidas para ver si son correctas las divisiones. Comprueba luego los pulsos que salen por el terminal "N". Observarlos con cuidado, pues al ser muy estrechos son difíciles de ver. - El integrado 4001 tiene como función "resetear" el contador. Mientras dura el contaje, en la pata 4, hay un "cero" y al terminarse aparece un pulso en "N" que cambia la salida a "1" durante un pulso de reloj. El primer estado corresponde al tiempo de contaje. - Observa con el osciloscopio el orden de aparición de los pulsos que llegan al 4001 (patillas 1,9,13 ), y el que sale (patilla 4). 3.4- COMBINANDO EL PLL CON EL DIVISOR: MULTIPLICADOR

Figura 18 Multiplicador de frecuencias. Tal como indica la figura 18, la señal la aplicamos a la entrada del PLL (patilla 14). La salida del PLL (patilla 4) va al clock del 4017 (patilla 14). La salida del biestable (patilla 4) a la entrada del comparador del PLL (patilla 3). La patilla 1 del biestable la vamos desplazando a las distintas patillas del contador para obtener divisiones diferentes. Estas conexiones son las únicas que hay que hacer. Las demás están hechas internamente. Observa que realmente a la salida del oscilador VCO (patilla 4) se obtienen frecuencias "múltiplo" de las de entrada, de acuerdo con las divisiones que luego

“N”

Capítulo XIV. El PLL Página 22 le volveremos a hacer para que las dos frecuencias de entrada al comparador sean iguales. Será necesario ajustar R1 y R4 para conseguirlo. Esto se hará para frecuencias algo superiores a la fo obtenida anteriormente con la resistencia R2 de 8,2 MΩ y C1 = 220 pF. Observa que en la patilla 3 del PLL tenemos una frecuencia igual a la de la señal de entrada.