ANÁLISIS Y DISEÑO DE MICROPROCESADORES. Universidad Distrital Francisco José de Caldas Facultad de Ingeniería Proyecto curricular de Ingeniería Electrónica

Horario: Miércoles 8:00 – 10:00 am, SAB 405. Jueves 4:00 - 6:00 pm, SAB 404.

Viernes 12:00 – 2:00 pm, SAB 500 ( Grupo 03, Lab)

Martes 2:00-4:00 pm , SAB 504 (Grupo 04, Lab)

Profesor: Miguel A. Melgarejo R.

Correo electrónico: mmelgarejo@udistrital.edu.co

Horario de atención a estudiantes: Viernes 10:00 am-12:00 pm, Sala LAMIC, 7º piso, SAB.

Viernes 3:00 pm – 5:00 pm, Sala LAMIC, 7º piso, SAB.

SYLLABUS.

Objetivos

1. Introducir al estudiante al uso de lenguaje de descripción de hardware para la especificación de

microprocesadores. 2. Presentar al estudiante un método formal para el diseño y síntesis de microprocesadores de

aplicación específica.

3. Introducir al estudiante en el análisis de microprocesadores de propósito general.

Programa sintético

1. Señales digitales y su representación. 2. Lenguajes de descripción de hardware y síntesis de circuitos digitales

3. Dispositivos lógicos programables

4. Microprocesadores de aplicación específica

5. Síntesis de microprocesadores de aplicación específica. 6. Arquitectura y programación del procesador CISC

7. Arquitectura y programación del procesador RISC

Competencias.

Este espacio académico contribuye al desarrollo de las siguientes competencias:

Generales:

• Diseñar y construir herramientas para la solución de problemas.

• Emplear métodos formales de diseño.

• Formular, desarrollar y documentar proyectos de ingeniería

Especificas:

• Entender el paradigma de especificación de sistemas digitales empleando lenguajes de

descripción de hardware.

• Aplicar un lenguaje de descripción de hardware de uso común.

• Emplear un método formal de diseño para procesadores digitales de propósito especifico.

• Analizar en detalle la arquitectura de un procesador de propósito general.

• Programar un procesador de propósito general para resolver un problema particular.

Metodología.

En una semana : 1. Lección magistral: presentación de conceptos (2 horas).

2. Sesión de laboratorio: aplicación en la realidad de los conceptos (2 horas).

3. Sesión de ejercicios: trabajo conjunto alumno –profesor para reforzar los conceptos ( 2 horas).

4. Trabajo autónomo: prácticas de laboratorio, tareas y lectura autónoma de textos ( 4 horas).

Evaluación.

Componente teórico:

1. Examen parcial 1 (HDLs) 10% 2. Examen parcial 2 (ASMs) 10%

3. Examen parcial 3 (Microprocesadores) 20%

Componente práctico: 4. Proyecto 1 (HDL) 15%

5. Proyecto 2 (ASM) 15%

6. Proyecto 3 (Microprocesadores) 30% (Examen final)

Observaciones:

• La ausencia en un examen o entrega de proyecto deberá estar justificada por una excusa que tenga

el visto bueno de oficina de bienestar institucional.

• Se desarrollarán tareas a lo largo del semestre. Se entregarán voluntariamente y no se calificarán, sin embargo podrán ayudar en la nota final del curso.

• Se espera la participación activa de los estudiantes en las sesiones de ejercicios. La participación

no se evaluará pero podrá ayudar en la nota final del curso.

• Se llevará listado de asistencia.

Referencias bibliográficas.

Textos Guía.

• Principios de diseño Digital, Daniel Gajski, Prentice Hall, 2000.

• Fundamentos de lógica digital con diseño VHDL, Stephen Brown, McGraw Gill, 2000.

• Computer Architecture : a quantitative approach, John Henessey , Morgan Kauffman, 2006

Textos complementarios

• Computer Architecture : a quantitative approach, John Henessey , Morgan Kauffman, 2006.

• The design warrior’s guide to FPGAs ( Devices, tools and flows), Clive Maxfield, Elsevier,2000.

• Synthesis and optimization of digital circuits, Giovanni de Micheli, Prentice-hall, 1992.

• Digital Arithmetic, Milos Ercegovac, Morgan Kaufmann, 2004.

Cronograma del curso.

Semana Tema Evaluación Libro guía

1 Señales digitales y aritmética digital Brown , Capítulo 5

Gajski, Capítulo 2

2 Lenguajes de descripción de hardware

e introducción al VHDL

Brown , Capítulo 6

Maxfield capítulo

3 Modelado y síntesis de circuitos

combinacionales en VHDL

Brown , Capítulo 6

4 Modelado y síntesis de circuitos

sincrónicos en VHDL

Brown, Capítulo 7

5 Introducción a la lógica programable Maxfield, Capitulos

3 y 4

6 Mar 10-14 Examen parcial 1

7 Maquinas de estado Proyecto 1 Gajski, Capítulo 6

8 Maquinas de estado algorítmicas

(ASM)

Gajski , Capítulo 8

9 Síntesis de maquinas de estado

algorítmicas

Gajski , Capítulo 8

10 Reducción de área Gajski , Capítulo 8

11 Abril 21-25 Examen parcial 2

Gajski, Capítulo 8

12 Arquitectura de procesadores.

Camino de datos general Proyecto 2 Gajski , Capítulo 9

Henessey

13 Arquitectura de procesadores:

Memoria

Gajski , Capítulo 9

Henessey

14 Arquitectura de procesadores:

Saltos

Gajski, Capítulo 9

Henessey

15 Arquitectura de procesadores:

RISC vs CISC

Gajski , Capítulo 9

Henessey

16 Mayo 26-30 Examen parcial 3

Proyecto 3