200
ESCUELA POLITÉCNICA NACIONAL TESIS DE GRADO DISEÑO DE INTERFACES PARA UN SISTEMA DE SEGURIDAD TESIS PREVIA A LA OBTENCIÓN DEL TITULO DE INGENIERO EN ELECTRÓNICA Y TELECOMUNICACIONES GALO E'GAS ARGUELLO 1988

TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

  • Upload
    others

  • View
    4

  • Download
    0

Embed Size (px)

Citation preview

Page 1: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

ESCUELA POLITÉCNICA NACIONAL

TESIS DE GRADO

DISEÑO DE INTERFACES PARA UN SISTEMA DE SEGURIDAD

TESIS PREVIA A LA OBTENCIÓN DEL TITULO DE

INGENIERO EN

ELECTRÓNICA Y TELECOMUNICACIONES

GALO E'GAS ARGUELLO

1988

Page 2: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

CERTIFICO QUE LA PRESENTE TESISHA SIDO DESARROLLADA EN SU TOTALIDADPOR EL SR. GALO EGAS ARGUELLO.

Ing. Herbert Jacobson.

Page 3: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

ÍNDICE

PAGINA

INTRODUCCIÓN 1

.CAPITULO I

1.1 REQUISITOS BÁSICOS DE SEGURIDAD. • 41.1.1 PROTECCIÓN CONTRA ROBO. 41.1.2 PROTECCIÓN CONTRA INCENDIO. 61.1.3 PROTECCIÓN CONTRA ASALTO. 61.2 DISPOSITIVOS DE ALARMA, 71.2.1 DISPOSITIVOS PARA ROBO. , 81.2.2 DISPOSITIVOS DE INCENDIO. 111.2.3 DISPOSITIVOS DE ASALTO. . 131.2.4 ESTACIÓN DE GUARDIAS. 141.2.5 DISPOSITIVOS DE SALIDA. 141.3 ESTUDIO DE ALTERNATIVAS DE TOPOGRAFÍA. 151.3.1 CONEXIÓN CON LAZO NORMALMENTE ABIERTO, 161.3.2 CONEXIÓN CON LAZO NORMA'LMENTE CERRADO. . 171.3.3 CONEXIÓN NO Y NC CON SUPERVISIÓN DE LINEA. 181.3.4 CONEXIÓN NO CON'SUPERVISIÓN DE LINEA, . 191.4 'ESQUEMA GENERAL DE CONEXIONES'. 20

CAPITULO II

2.1 FUNCIONES DE LA INTERFACES. - 232.1.1 'CON DISPOSITIVOS DE ENTRADA/SALIDA. . 232.1.2 CON EL COMPUTADOR CENTRAL» 242.2 CAPACIDAD DEL SISTEMA. 262.2.1 ZONIFICACIOH. 262.2.2 DISEÑO CUANTITATIVO. ' . 282.3 DIAGRAMA DEL SISTEMA. 29

CAPITULO III

3.1 ANÁLISIS DE REQUISITOS FUNCIONALES DELMICROPROCESADOR. ' 32

3.1.1 ESPECIFICACIONES DEL MICROPROCESADOR. 323.1.2 ESPECIFICACIONES DE LA TARJETA. 353.2 CIRCUITOS DE INTERCONEXIÓN CON DISPOSITI-

VOS INDIVIDUALES. 413.2.1 , CIRCUITOS DE ACOPLAMIENTO CON DISPOSITI

VOS DE LECTURA. 413.2.2 CIRCUITOS DE ACOPLAMIENTO CON DISPOSITI

VOS DE ESCRITURA, " ' 543.3 CIRCUITOS DE COMUNICACIÓN CON EL COMPUTA-

DOR CENTRAL. 553.3.1 CIRCUITOS DE TRANSMISIÓN DEL COMPUTADOR

CENTRAL, 563.3.2 CIRCUITOS DE RECEPCIÓN DEL COMPUTADOR CE.N

TRAL. 62

Page 4: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

ÍNDICE

PAGINA

CAPITULO IV .

4.1 PROTOCOLO DE COMUNICACIÓN CON EL COMPUTA-DOR CENTRAL. 73

4.1.1 CÓDIGOS DE RECEPCIÓN DESDE EL COMPUTADORCENTRAL. 74

4.1.2 CÓDIGOS DE TRANSMISIÓN HACIA EL COMPUTA-DOR CENTRAL. 80

4.2 CARACTERÍSTICAS DE LOS LENGUAJES. 834.2.1 CARACTERÍSTICAS GENERALES, , - 834.2.2 DISTRIBUCIÓN DE LA MEMORIA. 854.2.3 DESCRIPCIÓN PARA EL USO DEL LENGUAJE DE

MAQUINA. 87

CAPITULO V

5. PvESULTADOS EXPERIMENTALES. 111

CAPITULO VI

6. CONCLUSIONES Y RECOMENDACIONES. 1176.1 ' ANÁLISIS DE COSTOS. 1176.2 RECOMENDACIONES DE INSTALACIÓN Y MANTENI-

MIENTO. - - 1276.2.1 ASPECTOS GENERALES.- ' 1276.2.2 PRUEBAS DE FUNCIONAMIENTO. 1316.3 CONCLUSIONES. 133

A INFORMACIÓN ADICIONAL DE DISPOSITIVOS Y CIRCUITOS UTIZADOSB PROGRAMAS, LISTADOS, ARCHIVOS Y REPORTES

BIBLIOGRAFÍA

Page 5: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

DISEÑO DE INTERFACES PARA UN SISTEMA DE SEGURIDAD

INTRODUCCIÓN

El hombre por su naturaleza tiene necesidades tan básicas

como beber y respirar, pero existen otras que también son de

carácter apremiante como la necesidad de aprecio,

reconocimiento, tranquilidad y seguridad. El mismo instinto

de conservación de su vida y de su especie exige del hombre

reunir las condiciones necesarias para garantizar su

protección contra agentes que atenten su seguridad,,

A través de los siglos, el hombre ha tratado por todos los

medios de salvaguardar su vida y sus pertenencias; _ al

construir su vivienda, a más de protegerse de las -inclemen-

cias del tiempo, se ponia a buen resguardo.

Hasta hace menos de un siglo, los únicos medios de los que

se disponía para protegerse contra el robo, eran puertas y

ventanas . de construcción sólida y cerraduras de todo tipo f

algunas muy ingeniosas y, si el propietario era un hombre

rico y poderoso, guardias armados custodiaban su residencia.

Para la protección contra el fuego se disponía de muy pocos

medios, tan sólo las normas elementales básicas; al produ-

cirse un incendio en una población se hacian sonar campanas

de las iglesias con el fin de congregar a los moradores a

sofocar el siniestro, con el único medio disponible, el

Page 6: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

agua

Con el advenimiento del telégrafo y posteriormente del

teléfono, se dio el primer paso importante para

proporcionar a las poblaciones de medios que les permitieran

dar aviso inmediato a los centros especializados: policía y

bomberos.

Cuando las residencias en las ciudades fueron dotadas dé

energía eléctrica, los moradores ya dispusieron de un medio

que lea permitiera prodticir una alarma local, accionando un

timbre eléctrico que alertará a los vecinos en demanda de

ayuda.

Hasta entonces no se disponía de dispositivos efectivos que

previnieran o alertaran a los residentes de una casa, cuando

un intruso ingresó o cuando el humo incipiente invadía una

habitación. Por lo general, el aviso llegaba cuando, ya todo

se habla consumido o adquiría proporciones incontrolables,

La electrónica permitió diseñar y fabricar dispositivos de

prevención que posibilitaban la detección inmediata de los

accidentes en el mo ai e rito de su ocurrencia»

Acorde con este pr-oceso que ha seguido la humanidad, parale-

la a la tecnología, la época actual nos exige que nos situe-

mos en la era de los sistemas coraputarizados, y una unidad

de control de seguridad debe ajustarse a estos requerimien-

Page 7: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

tos. Una señal sonora de alerta general ya no es suficiente;

se deben ampliar las posibilidades exhibiendo en una panta-

lla las características completas de una alerta, asi como

ciertos procedimientos normalizados que deban seguirse para

la prevención o evacuación en casos extremos; la facilidad

de habilitar o deshabilitar zonas protegidas de acue.rdo a

horarios afines, etc., debe ser suceptible de realizarse en

base de una unidad computarizada.

Naturalmente, la interconexión entre los dispositivos

sensores o emisores de señal de alarma y el computador debe

ser realizada mediante interfa-ces de conexión y comunicación

que reciban las señales, las codifique y transmita _ al

computador'.

Estas interfaces de conexión y comunicación deben abarcar

la utilización de técnicas múltiples de transmisión que

reduzcan el enorme numero de conductores comunmente usados

para la interconexión normal en otros sistemas» Además de

ampliar la capacidad de zonificación, las discriminación de

señales que se reciba de los dispositivos individu-ales » el

procesamiento de datos concurrentes y otros problemas serán

funciones de estas interface,s inteligentes.

Su estudio, diseño y construcción- será el teaa de la

presente tesis*

Page 8: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

CAPITULO PRIMERO

'1.1 REQUISITOS BÁSICOS DE SEGURIDAD,

Una área, local, edificio, entidad o institución puede re-

querir protección en un momento determinado para preservar

sus valores, información y lo que es más importante la vida

de sus moradores, previniendo riezgos a los que están

expuestos *

Entonces t se presentan dos opciones: primero contratar per-

sonal de vigilancia que se encargue de resguardar las insta-

laciones con las consabidas contrapartes de insuficiencia,

ineficiencia e inestabilidad, aparte de que, en ciertos

casos, y para proveer un control total, esta contratación

puede resultar muy costosa. Y luego la instalación de un

Sistema de Protección Electrónico que permita mayor 'cober-

tura, exactitud en el r.eporte diario de eventos, indepen-

diente en gran porcentaje del factor humano,

i

Tomando en cuenta las características del local que se desea

proteger, se deben establecer los riezgos específicos que

puedan afectarle y con ello configurar un sistema de seguri-

dad'.

Los riesgos más conocidos tenemos: Robo, Incendio y Asalto.

1.1.1 Protección Contra Robo.

Page 9: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

La forma de protección contra robo, es colocar uno barrera

adicional a las ya existentes, sean ¿atas humanas o de

obras civiles, contra personas que poseean atractivo hacia

el contenido de áreas o locales dentro de una institución,

El estudio de este tipo de protección debe considerar puntos

vulnerables de relativo fácil acceso, que deben ser contro-

lados .

Esta protección se hace necesaria cuando las áreas o locales

quedan fuera del control del personal que normalmente labora

en ellas,, Por tal razón esta protección no debe 'permanecer

habilitada durante todo el tiempo, sino más bien, en horas o

días en los cuales no exista este personal. Los sistemas de

protección contra robo son sistemas que pueden ser habilita-

dos o desabilitados a voluntad o con un horario preestable-

cido, considerando adiciónalmente que muchas áreas deben

estar activadas o desactivas a un mismo tiempo, para lo cual

se hace necesaria su agrupación facilitando asi su opera-

ción .

Aunque normalmente los sistemas contra robo, se activan

cuando el personal se ausenta, persiste la posibilidad ade-

más de que se puedan efectuar robos, en presencia de los

ocupantes* Para ello existen sistemas de apoyo como el caso

de Circuito Cerrado de Televisión, el Control de Accesos y

la Ronda de Guardias, sistemas auxiliares que complementan

al principal.

Page 10: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

Los dispositivos que deben usarse en estos casos son auto-

máticos y se ubican en sitios estratégicos como puertas,

ventanas o áreas para detectar presencia de intrusión»

1.1.2 Protección Contra Incendio,

Para la protección contra incendio deben considerarse dos

factores:

a. ~ Físico¡ Existe la propención de que el incendio se

presente en áreas que contengan material combustible como

papel, madera, .telas, instalaciones eléctricas, etc. La

protección en estas áreas involucra mayor cantidad de detec-

tores automáticos,, En áreas de menor riezgo se debe colocar

menor cantidad de dispositivos, que.sirven de apoyo al

resto.

b * - Humano: Considerando que el hombre posee el sentido

del olfato que es uno de los mejores sensores de presencia

de humo» o la vista con la cual puede detectar incendio,

existen dispositivos que ayudan a entregar una 'señal de

alarma en forma manual para alertar al resto de ocupantes de

la presencia de un siniestro. Estos dispositivos por lo

regular se ubican en pasillos o a la salida, para facilitar

su utilización.

1.1.3 Protección Contra Asalto»

Page 11: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

Existe otro tipo de riezgo que se presenta generalmente en

locales que operan con dinero en efectivo o valores a la

vista; este aparece cuando personas inescrupulosas desean

apoderarse de estos bienes, y lo hacen en presencia de sus

dueños o empleados bajo amenaza; a este tipo de riezgo se le

conoce como Asalto; para el efecto, se debe proveer al

personal de dispositivos manuales que den un aviso hacia un

lugar remoto, reportando una condición de anormalidad, y se

los ubica generalmente en baños, gavetas de escritorios,

bóvedas, ventanillas y otros lugares estratégicos.

Dependiendo del local por pr'oteger, se debe determinar la

necesidad de uno o de todos los tipos de protección , ade.más

de los dispositivos por usarse, constituyendo esto el esta-

blecimiento de un Sistema de Seguridad óptimo y requerido»

1.2 DISPOSITIVOS DE ALARMA.

En este punto se dará una breve descripción generalizada de

los dispositivos más comunmente usados, sin profundizar en

sus características ni abarcarlos en su totalidad, ya que no

es ése el objetivo de este estudio, sino más bien el conoci-

miento básico de su existencia y utilización para conformar

con ellos un sistema de seguridad.

Los dispositivos deberán" ser clasificados de acuerdo a la

función que van a desempeñar o de acuerdo al tipo de riesgo

que van a proteger.

Page 12: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

1.2.1 Dispositivos" para Robo.

Emitirán una señal de alarma al existir intrusión no permi-

tida al interior del área protegida. Estos dispositivos

pueden ser de varios tipos:

a»- De contacto: Estos sensores consisten en svit-ches que

se colocan estratégicamente, los mismos que operan en un

rango muy bajo de corriente (5OraA). En este grupo se in-

cluyen cintas adhesivas conductoras, alfombras (felpudos de

presión), microswitches y contactos magnéticos, Los mas

usados son los contactos magne.ticos formados de 2 unidades,

una el imán que al acercarse a la segunda unidad llamada

contacto > ' la energiza y actúa sobre sus contactos abriéndo-

los o cerrándolos. Estos se los instala en puer'ta-s'; y venta—,

ñas móviles; el imán va en la parte móvil y el contacto en

la fija, ya que éste se conecta por medio de cables.

Estos sensores protegen el perímetro pero no ofrecen ninguna

seguridad en los interiores, su costo en muchas ocasiones

puede ser muy elevado, especialmente cuando se loa requiere

en cantidad. En consecuencia, se los instala más bien como

complemento de un sistema de seguridad.

b . - Vibradores: Son detectores que. hacen uso de frecuen-

cias intermoleculares, generadas por golpes o rompimiento de

puertas» paredes, ventanas, vidrios, etc. Estos reaccionan a

la vibración continua producida por martillos, barras, etc.

Page 13: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

Su aplicación está en vidrios y paredes interiores de una

bóveda de resguardo de valores.

c.- Detectores de movimiento: Son dispositivos de penetra-

ción en términos volumétricos; generan un campo de energía

(sónica.infrarroja o microonda). Cuando este campo es per-

turbado por el movimiento de algún objeto o ser humano,

entrega una señal de alarma, variando la condición de sus

contactos de salida. Algunos de este tipo usan para su

operación el efecto DOPPLER.

Dependiendo del campo generado* se los puede clasificar en:

el. Detectores ultrasónicos: Requieren de un transmisor

ultrasónico que para su generación de frecuencia usan cris-

tales de.TITANATO DE BARIO; su rayo estará en el orden de

26 y 40¿Hze

El transmisor genera energía que cubre el área protegida.

Las ondas se reflejan en objetos estacionarios como paredes,

pisos, techos, etc. regresando a un receptor sintonizado a

la misma frecuencia de transmisión. Si se produce movimiento

extraño se genera una frecuencia diferente y es considerado

este evento como condición de alarma»

Como el sonido es aire en movimiento, turbulencias de aire

pueden producir falsas alarmas.

c.2 Detectores de microonda: Este equipo propaga ondas de

Page 14: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

radio y el movimiento de un intruso ocasiona un cambio de

frecuencia con lo cual se hace la detección. La frecuencia

de trabajo es de 8 a "12 GHz,

El oscilador de micróonda suele ser un diodo GUNN o IMPAT

insertado en una cavidad resonante cuyas dimenciones deter-

mina la frecuencia exacta de operación. Una cantidad de

energia micróonda sale de la cavidad y es recogida por un

diodo receptor estableciendo una comparación entre las fre-

cuencias; si hay alguna diferencia emite una condición de

alarma,

Gomo estos dispositivos transmiten energia similar a las

ondas de 'radio, estas pueden penetrar algunos materiales y

detectar falsas alarmas más allá del área que deben prote-

ger; asi mismo las ondas pueden ser reflejadas por superfi-

cies metálicas. Es importante, entonces, para su instala-

ción tener en cuenta estas características,

c.3 Detectores infrarrojos: Son dispositivos basados en

efectos o principios fotoeléctricos; el más sencillo es el

de luz visible, que se basa en un rayo luminoso dirigido a

una célula de silicio que genera voltaje al incidir la luz,

o una de sulfato de cadmio que cambia su resi-stencia al

percibir el rayo, dándonos de esta manera una señal de

alarma si el rayo se interrumpe. La desventaja de estos

detectores es la- visibilidad del rayo que puede ser conse-

cuentemente eludido.

10

Page 15: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

Por ello se usan los detectores de luz infrarroja que además

pueden ser pulsados en forma láser, permitiendo la genera-

ción de un • rayo muy delgado que es efectivo hasta en una

distancia de 1500 metros. Generalmente se modula o recorta

la señal con el fin de que no puedan ser alterados valie'n —

dose de alguna fuente de energía infrarroja externa, como

cigarrillos encendidos colocados frente al transmisor.

d.- Detectores para exteriores: Son aparatos .utilizados'

para detección de movimiento o presencia de personas no

autorizadas al exterior de un local*

di. Campo radiante: Constan de cables coaxiales enterrados

de 100 a 150 mm» y separados por una distancia de un metro

aproximadamente, Un equipo transmisor es conectado a uno de

estos cables, el cual genera una señal que el receptor

recoge, creando de esta manera un campo entre los cables;

cualquier perturbación es detectada y produce una señal de

alarma.

d2. Movimiento: Estos detectores pueden ser infrarrojos o

microondas, los cuales emiten una señal modulada hacia un

receptor, que entrega señal de alarma si pierde la señal de

transmisión, el tono de modulación o detecta movimiento,

1.2.2 Dispositivos de Incendio.

Si el fuego debe ser controlado, la función de los disposi-

11

Page 16: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

tivos contra incendio es detectar tempranamente su inicio o

alertar a los ocupantes del área de la presencia del sinies-

tro. Los hay. de tipo manual y automáticos.

a.- Dispositivos automáticos: * Son dispositivos destinados

a entregar señal de alarma al detectar cambios de tempera-

tura o la presencia de partículas extrañas en el ambiente.

Dependiendo del fenómeno que detectan se los puede clasifi-

caren:

al. Detectores de calor: Estos envían su señal al producirse

un cambio brusco de temperatura o al alcanzar una tempera-

tura critica prefijada. Según la tecnología usada para la

detección, se clasifica (entre los más conocidos): De Lámina

Bimetálica, De Membrana Bimetálica, De Cable Termosensible,

De Cámara Neumática y Termoeléctricos.

Estos dispositivos se los usa generalmente en lugares ex-

puestos al humo o mucho polvo como parqueaderos, cuartos de

generadores, etc.

a2* Detectores de humo: Estos se basan- en el principio de

captación de partículas en el ambiente y los hay de dos

tipos:

1. Fotoeléctricos 2 Son aquellos que contienen un receptor y

un emisor de luz y pueden darnos condición de alarma ai las

partículas interfieren el rayo y hacen variar las condi-

12

Page 17: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

clones del fotoreceptor.

2 . Iónicos: Operan bajo el principio de ionización del aire,

en su interior hay una pequeña cantidad de elemento radioac-

tivo (10 microcurie de Americio 241). Este material emite

partículas alfa que se distribuyen por toda la cámara, hacen

que el aire se ionice y cree una pequeña corriente. Cuando

aparecen productos visibles o invisibles de una combustión»

agregan iones que aumentan la conductividad y , entonces, el

voltaje de la cámara disminuye y se produce alarma«

a.3 Detectores de llama: Están basados en el principio de

energía radiante que es emitida por el fuego* Estos perciben

la energia desprendida por brasas incandescentes o llamas de

suficiente intensidad y calidad espectral para iniciar res-

puesta. Existen los de tipo Infrarrojo,. Ultravioleta y Fo-

toelec trico e

b . - Estaciones manuales: Son dispositivos usados para

entregar una señal de aviso de peligro en forma manualp

mediante un switch que al ser activado actúa cambiando la

condición de su contacto. Se los instala en las salidas

con el objeto de que puedan ser activados por las personas

al momento de la evacuación.

lo.2.3 Dispositivos de Asalto*

Son aparatos de construcción mecánica que actúan sobre .un

13

Page 18: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

microswitch. Se los monta en partes fijas como escritorios,

cajas de recolección de efectivo, etc., con el objeto de que

el usuario pueda activar una alarma en forma discreta en

caso de anormalidad observada.

1.2.4 Estación de Guardias,

Estos dispositivos poseen una llave que activa contactos.

Se los usa para controlar una ronda de guardias alrededor de

algún local. Estos dispositivos, estratégicamente ubicados,

obligan al personal de guardias a reportarse en cada esta-

ción, y asi se puede saber si la ronda completa se realizó

sin novedades.

1.2.5 Dispositivos de Salida

Son los que realmenten emitirán una señal de alarma ya sea \e forma audible, visible o una combinación de las dos.

Según su aplicación se puede usar campanas, sirenas, luces

estrobosc'ópicas o una combinación de luces estroboscópicas

y sirenas; se activan en presencia de voltaje en sus lineas,,

Pese a las características diferentes y a las diversas

tecnologías y formas de detección que presenta cada uno de

los dispositivos antes mencionados, para efectos de trato

posterior, nos referiremos simplemente como dispositivos

individuales en general y los consideraremos como constitui-

dos por una parte que capta la condición de anormalidad, y

14

Page 19: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

por otra que amplifica esas señales para poder actuar sobre

un relé que nos entregue un contacto normalmente abierto o

normalmente cerrado," La figura 1.1 muestra en forma esque-

mática la configuración de un dispositivo de alarma.

RELAY DE SALÍ DA

FIGURA 1.1 ESQUEMA DE UN DISPOSITIVO DE ALARMA.

1.3 ESTUDIO DE ALTERNATIVAS DE TOPOGRAFÍA.

Las conexiones que deban hacerse con tal o cual dispositivo

o equipo de detección de alarma, dependerá del tipo de

contacto que éste posea para darnos la condición de anorma-

lidad. Estos contactos pueden ser: NO (normalmente abierto)

o NC (normalmente cerrado)*

Existe un criterio en la instalación de estos sistemas que

permite agrupar despositivos de condiciones Iguales para

obtener una única señal por todos ellos, y es lo que se

conoce como zonificación.

Si cualquiera de los dispositivos conectados a una zona N,

15

Page 20: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

detecta condición de anormalidad, toda la zona entra en

condición de alarma..

1.3,1 Conexión con Lazo Normalmente Abierto•

La figura 1-2 muestra una conexión de dispositivos en. lazo

abierto de una zona, la cual agrupa varios dispositivos de

detección de alarma.

SALIDA.a .

DISPOSITIVO DISPOSITIVO 2 DISPOSITIVO N

FIGURA 1.2 CONEXIÓN DE N DISPOSITIVOS CON LAZO ABIERTOEN PARALELO,

Cada zona de alarma debe presentar a su salida 2 lineas

las .cuales nos darán la información de condición normal

(circuito abierto) o alarma (corto circuito). Si uno o

varios dispositivo del lazo entran en condición de alarma,

esta información será detectada en la linea.

Esta alternativa de conexión tiene la desventaja de que al

cortar una linea de la interconexión paralela, automática-

mente los dispositivos, conectados con anterioridad al punto

16

Page 21: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

de corte, se desconecta-y las áreas que ellos cubrían,

quedan des protegidas. Entonces se dice que falta supervisión

en las lineas.

1,3.2 Conexión con Lazo Normalmente Cerrado»

En la configuración de lazo cerrado (como lo indica la

figura 1-3), la zona de alarma debe presentarnos a su salida

dos lineas en corto circuito para condiciones normales y

circuito abierto para condición de alarma. De estos disposi-

tivos asi agrupados y conectados se dice que están en serie.

SALIDA

DISPOSITIVO 1 DISPOSITIVO 2 DISPOSITIVO M

FIGURA 1.3 CONEXIÓN DE N DISPOSITIVOS CON LAZO CERRADOEN SERIE.

Este tipo de conexión, permite detectar situaciones de

corte del cable o linea, pero no podríamos diferenciar entre

un corte accidental o provocado y una condición de verdadera

alarma; en caso de corte simplemente se tendrá señal de

detección de alarma. Entonces, esta también es una conexión

17

Page 22: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

no supervisada.

1.3.3 Conexión NO y NC con supervisión de Linea,

Para evitar el problema de la falta de supervisión en la

linea, se presenta la siguiente alternativa (de la figura 1-

4), que permite vigilar las líneas añadiendo dos conductores

que recorren el trayecto completo juntamente con los cables

de señal.

SALIDA

DISPOSITIVO 1 DISPOSITIVO 2 DISPOSITIVO N

FIGURA 1.4 CONEXIÓN DE N DISPOSITIVOS CON LAZO ABIERTOCON SUPERVISIÓN DE 2 HILOS.

Este tipo de conexión, protege el corte de cables en forma

total, pero no ofrece protección sobre los cables de señal

propiamente, además de que aumenta dos conductores adicio-

nales por cada zona.

La conexión de los dispositivos se los hace en serie o

paralelo según el tipo de contacto usado y se añaden dos

hilos de supervisión.

18

Page 23: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

1*3.A Conexión NO con Supervisión de Linea,

La conexión se la hace con los contactos de salida NO

(normalmente abiertos) de los dispositivos de alarmama e

instalando en el detector más alejado (ultimo) una resisten-

cia en paralelo a las lineas de señal„

SALIDA

DISPOSITIVO 1 DISPOSITIVO 2 DISPOSITIVO N

FIGURA 1.5 CONEXIÓN DE N DISPOSITIVOS EN LAZO ASIERTOCON SUPERVISIÓN DE LINEA POR RESISTENCIA,

Al final de la linea existen tres posibilidades por medir:

- En condición normal el valor aproximado de la resistencia.

- En condición de alarma, un corto circuito y,

- En caso de corte en la linea, un circuito abierto»

Las conexiones entre dispositivos se las realiza en parale-

lo, pues son lazos NO. Este tipo de conexión permite super-

visar las lineas de alimentación de dispositivos que deben

ser alimentados para su operación, añadiendo un relé en

paralelo a las'lineas de alimentación y la salida de contac-

to NC (alimentado) en serie con las lineas de señal.

19

Page 24: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

RELAY CONCONTACTONC ALIMENTADO

INGRESO DEALIMENTACIÓN

. AL DISPOSITIVO

2 LINEAS ALIMENTACIÓN

SALIDALAZO

DISPOSITIVO. 1 DISPOSITIVO 2 DISPOSITIVO N

FIGURA 1.6 CONEXIÓN DE M DISPOSITIVOS EN LAZO ABIERTOY SUPERVISIÓN EN LINEAS DE LAZO Y ALIMEN-TACIÓN.

1.4 ESQUEMA GENERAL BE CONEXIONES.

Las señales de conexión de las diferentes zonas de protec-

ción se la hace físicamente, llevando conductores de señal

por cada una de las zonas. En sistemas con gran cantidad de

zonas el cableado y reconocimiento de cada una de ellas

genera problemas de tiempo y costos en su implementación.

Considerando este como uno de los principales problemas que

debe ser resuelto, la conexión de las zonas debe ser reali-

zada con el menor numero de conductores que permitan identi-

ficación y supervisión. La opción conveniente en estos

sistemas es la de lazo NO con supervisión de la linea. Sln-

20

Page 25: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

embargo, el problema de la gran cantidad de conductores

hacia la unidad de control persiste. Por otro lado, el

control de zonas para su habilitación o - deshabilitación,

activación de salidas en caso de alarmas, etc « , se torna

complicado, tanto en el manejo por parte de un operador como

en el control mismo de la unidad.

Una mejor alternativa se presenta al tener un sistema cen-

tralizado computarizado de control que posea comunicación

con Ínterfaces que puedan controlar e interrogar a un

de terminado numero de zonas o salidas y almacenar su infor-

mación, hasta una interrogación por parte del computador.

Estas interfaces deben tener capacidad de conectarse en

paralelo con otras interfaces y con el computador central,

disminuyendo asi la cantidad de conductores que con otros

sistemas convencionales seria grande, y dando mayor

facilidad de operación, mantenimiento y control si estas

interfaces son inteligentes»

21

Page 26: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

1NTERFACE

DISPOSITIVOS

SALIDAS

INTERFACE 2

DISPOSITIVOS .

SALIDAS

ENTRADAS

=> INTERFACE N

DISPOSITIVOS <cSALIDAS

COMPUTADOR

FIGURA 1.7 DIAGRAMA DE CONFIGURACIÓN GENERAL DEL SISTEMA.

22'

Page 27: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

CAPITULO SEGUNDO

2.1 FUNCIONES DE LAS' INTERFACES,

Entre las funciones más notables que cumplen estas Inter-

faces se destaca la de permitir la interconexión de -múlti-

ples dispositivos sensores de condición de alarma con el

Control Central, mediante el uso de solo 3 o 4 hilos, a

diferencia de la gran cantidad de lineas normalmente usadas

en sistemas convencionales „ Además permitir un control

más óptimo de todos los puntos Ínterconectados, al entregar

al Computador Central seriales "pre-procesadas lo que agilita

el tratamiento de una gran cantidad de puntos»

Siendo estas las principales características de las ínter-

faces, es necesario enfocar su trabajo tanto con dispositi-

vos de ENTRADA/SALIDA como con el COMPUTADOR CENTRAL.

2.1*1 Con Dispositivos de ENTRADA/SALIDA.

Las interfaces receptan señales de cualquier dispositivo

sensor de alarma, sean estos de Robo, Incendio, Asalto o

Estaciones de Guardia; dichas señales pueden ser catalogadas

en tres estados diferentes, según la lectura obtenida .al

final de su linea física de conexión: Alarma si se tiene

corto circuito; Problema, en circuito abierto, y Normal» un

valor de resistencia.

Ya que los puntos serán interrogados constantemente un

23

Page 28: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

cambio de condición en su señal, será almacenado para ser

transmitida cuando el computador central lo requiera.

Las interfaces deberán conectarse físicamente además con

dispositivos de salida, los cuales son activados o desacti-

vados de acuerdo al tratamiento que el computador central

determine; las interfaces esperarán, entonces, una señal

para energizar o desenergizar relays cerrando o abriendo

contactos, transmitiendo asi su acción sobre los dispositi-

vos de salida.

Estos trabajos los realiza tomando en cuenta que para la

recepción y transmisión de señales 'debe existir una linea

física conectada entre los distintos dispositivos y las

interfaces, asi como circuitos que permitan almacenar esta

informa.ción para interactuar con el Computador Central»

2,1.2 Con El COMPUTADOR CENTRAL.

Las interfaces hasta el momento reciben y transmiten señales

a los distintos dispositivos de entrada y salida; la acción

que debentornarse sobre cada dispositivo es comandada por el

computador central, mientras este mantiene comunicación con

las interfaces sobre las cuales va a actuar. Esta acción se

r"e a 1 i z a mediante 3 o 4 hilos destinados a traer y llevar

información, estableciéndose un tipo de comunicación serial

de interrogación respuesta y un protocolo que permita actuar

al sistema sin confusión. La reducción del número de hilos

24

Page 29: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

físicamente conectados a un sistema se obtiene de la forma

de interconexión entre interfaces, las mismas que se tran_s_

forman en pequeñas centrales que actúan en armonía con un

computador central» siendo competencia de este ultimo operar

•en forma general o individual las interfaces„

a,- Acción General*

Se refiere a todas aquellas acciones que se deben efectuar

sobre todas las interfaces conectadas y que conviene puntual^

mente enunciar;

Reinicialización de datos de todas -las interfaces con ocu-

rrencia casual o esporádica»

Activar o desactivar grupos de Robo, formados por<• püntos

distribuidos indistintamente en las interfaces. //

b.- Acción Particular0

Referente al trabajo en una inter'face particular; para ello

cada una tiene su propia codificación y hace uso de esta

para que el procesador central pueda ejecutar entre otras

acciones las siguientes:

- La interrogación de una interface, esto es .de todos los

puntos a ella conectados; se obtiene como respuesta los

puntos que modificaron en cualquier momento su condición.

25

Page 30: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

- La interrogación particular, en la cual el computador

requiere conocer el estado actual de un punto dentro de una

interface,

- La activación o desactivación de un punto especifico.

- La acción de activar o desactivar un dispositivo de salida

el cual es comandado directamente por esa interface.

Funciones que se cumplen con la ayuda de circuitos de inter-

comunicación con el computador e interconexión con otras

interfaces.

2.2. CAPACIDAD DEL SISTEMA.

Al realizar el estudio de un sistema de seguridad para una

institución, por ejemplo, deben considerarse: el tipo de

protección requerida, la cantidad de dispositivos por usar-

se, y en base a esto, la determinación de la ZonificaciÓn

correspondiente. Por lo general el sistema queda determinado

por el factor cantidad de zonas diseñadas,

2.2.1 2on±ficacl¿n.

Existen cuatro subsistemas de prote'cción: Robo t Incendio,

Asalto y Estaciones de Guardias. Dentro de cada uno de estos

subsistemas existen agrupaciones con fines de instalación

realizadas físicamente con conductores.

26

Page 31: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

La agrupación obedece a varios factores que son: Función que

desempeña, ubicación de los dispositivos, e igualdad fisica

de los mismos.

Por lo general, en los primeros pisos de un edificio se

ubica la mayor cantidad de zonas de protección y esto se

debe a que son de fácil acceso y generalmente destinados a

áreas comerciales, o de atención al público» Por ello aqui

se concentra la mayor cantidad de zonas de protección*

Ciertamente se estima que un 30 por ciento de la protección

o zonificación total está concentrada en estas áreas.

En un edificio de aproximadamente unos 1000 metros cuadrados

de superfi'cie y 20 pisos de construcción, se tiene experi-

mentalmente unos 400 puntos de protección de los cuales 120

están ubicados en los primeros tres pisos* En los restantes

pisos, los puntos de protección se distribuyen en numero

igual entre cada uno de ellos, con lo que se requiere a—*

proximadamente'unas 16 zonas por cada uno de los pisos.

La protección de incendio es distribuida uniformemente en

todos los pisos y únicamente depende de las áreas en las

cuales se tiene material combustible, que presente mayor

peligro; se debe considerar que existen dispositivos desti-

nados a entregar una señal manual y. que se los ubica en

pasillos y lugares cercanos a las salidas.

En cuanto a las Estaciones de Guardia, estas, por lo gene-

27

Page 32: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

ral, se Instalan tres por piso.

Contra Robo normalmente no hay gran protección en pisos

superiores ya que estos son de difícil acceso y, se conside-

ra que la protección en los niveles inferiores <és la priori-

taria; la protección va disminuyendo en los pisos supe-

riores.

Por otro lado, es suficiente instalar tres dispositivos dé

salida por piso, para entregar una señal de aviso que pueda

ser detectada por el personal presente en esos momentos.

2,2.2 Diseño Cuantitativo*

En un sistema convencional, en el cual la instalación de las

zonas de protección y dispositivos de salida se hace por

medio de conductores directamente ligados a la unidad cen-

tral, tanto la instalación como el mantenimiento y control

son complicados. Las interfaces que son subcentrales del

computador central, no deben adolecer de este problema; por

tanto el numero de zonas a ellas conectadas no debe ser

excesivo.

Considerado éste como uno de los factores que determina el

numero de zonas que deben conectarse a las interfaces, y al

tener una distribución generalizada de zonas en un edificio,

se puede afirmar que un numero de 16 entradas y 3 salidas es

un número satisfactorio para realizar el diseño de la Ínter-

28

Page 33: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

face .

Se debe tomar en cuenta que la conección entre las zonas de

alarma y las interfaces se las realiza físicamente con

conductores que llevan y traen las señales, para lo cual con

16 alarmas se tendría un máximo de 32 hilos de interco-

nexión»

La capacidad total del sistema para cuatrocientos puntos con

la configuración de interfaces, dan un total de 25 para un

sis tema completo» Por efectos de diseño y probables expan-

siones un nAmero de 30 interfaces es una buena estimación.

En resumen, el sistema debe tener una capacidad de 30 inter-

faces, conectadas en paralelo unas con otras, facilitando la

instalación y con 16 entradas de recepción de señales zoni-

ficadas y 3 señales de salida para -activación de dispositi-

vos de señalización cada unau

2,3 DIAGRAMA DEL SISTEMA*

iComo ya indicamos anteriormente, las interfaces realizan el

control de cir-cuitos que manejan la lectura de señales

provenientes de dispositivos de alarma, circuitos de manipu-

lación de dispositivos de salida, circuitos que permitan

O-?y transmitir señales digitales en forma serial, asi

como organización en recuperación de datos y almacenamiento

en memoria.

29

Page 34: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

Dada la complejidad en el manejo de señales para cumplir las

funciones del sistema y la conflabilidad necesaria en las

operaciones de control, se plantea el uso de un tnicroproce-

sador comercial que a la vez provea los puertos indispensa-

bles para la interconexión con circuitos auxiliares pe-

riféricos.

El sistema hasta aquí planteado, obviamente requerirá una

forma de almacenamiento, tanto de las instrucciones que

conformarían el sistema da controlf cuanto de los datos

variables. Por lo que se debe hacer uso de memorias del tipo

Eprom y Ram,

Ya -que la comunicación entre las interfaces inteligentes y

el procesador central se establecerá en forma serial, y

considerando que la mayoria de los computadores comerciales

están provistos de un puerto RS232, los circuitos de -

transmisión y recepción deberán ser diseñados para acoplarse

a la norma RS232.

En base a estas consideraciones, la figura 2»! i'ndica en

forma esquemática la conformación de las interfaces y la

conexión con el computador central.

30

Page 35: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

DISPOSITIVOSDE AMPLIFICACIÓNPARA SALIDAS

DISPOSITIVOSDE ALARMA

CIRCUITOSPARA

LECTURADE

DISPOS1T.DE

ALARMA

CIRCUITOS PARAACTIVACIÓN DE SALIDAS

CONTROL

MEMORIA

HACÍA OTRAS INTERFACESY EL COMPUTADOR

FIGURA 2.1 DIAGRAMA GENERAL DE CADA INTERFACE.

31

Page 36: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

CAPITULO TERCERO

3,1 ANÁLISIS DE REQUISISTOS FUNCIONALES DEL MICROPROCESADOR'.

El uso de un micropro-cesador facilitará el diseño de las

interfaces con las opciones antes mencionadas. Para que

cumpla la función propuesta debemos considerar la adición de

una memoria suficiente para almacenamiento de datos y el

programa mismo, además de facilidades para intercomunicación

serial. Estas características podernos conseguirlas en una

tarjeta microcontroladora de las que se ofrecen en el merca-

do* Por su costo, facilidad de sonseguirla y especifica-

ciones afines a los requerimientos3 se escoge la BCC11 de

Micromint.'

La tarjeta" BCC11 de Micromint posee un raicroprocesador•Z8671

de 40 pines, es de 8 bits con memoria Ram y Rom en su

interior, con posibilidad de adicionar Ram y Eprom externo

en distintas configuraciones» y además circuitos adicionales

de E/S que hacen de esta tarjeta un pequeño microcomputador

de aplicaciones generales*

3.1.1 Especificaciones del Microproceaador.

El Z8671 posee dos tipos de memoria; Registros y Rom inter-

no. El mapa de registros contine 256 localidades, numeradas

de O a 255, de las cuales desde 128 a 239 no están implemen-

tadas, y los 14A restantes definen 4 puertos de entrada/sa-

32

Page 37: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

lida, 124 registros de propósito general, 1 puerto serial y

15 registros de estatus y control.

DEC

256

254

253

252

251

250

249

243

247

245

245

244

243

242

241

240

127

4

3

2

1

0

STACK POINTER (BITS 7-0)

STACK POINTER (BITS 15-fl)

REQISTER POlNTEfl

PROGHAM CONTROL FLAQS

IHTEHRUPT MASK REQISTER

INTERRUPT REQUEST REOISTER

INTERRUPT PRIORITY REQISTER

PORTSO-1 MODE

PORT3 MODE

PORT2MODE

TOPRESCALER

TIMER/COUNTEH 0

T1 PRESCALER

TIMER/COUNTER 1

TIMER MODE

SERIAL !/0

NOTIMPLEMENTED

GENERAbPURPOSEREQISTERS

PORT3

PORT2

PORT1

PORTO

HEX

FF

FE

FD

FC

F8

FA

F9

F3

F7

F8

F5

F4

F3

F2

F1

FO

7F

04

03

02

01

00

IOENTIF1ERS

SPL

SPH

RP

FLAQ3

IMR

IRQ

IPR

P01M

P3M

P2M

PREO

TO

• PRE1 - '

T1

TMR

SIO

P3

P2

P1

PO

FIGURA 3.1 MAPA DE REGISTROS.

Las distintas configuraciones de los registros se muestran

e n e l A p e n d i c e A 0

Los 2K bytes de Rom en el microprocesador se los usa para el

intérprete Basic, y las direcciones de memoria utilizadas

están entre O y 2047, La memoria externa para el usuario

empieza en 800 hexadecimal. Las direcciones bajas del Rom

interno, pueden ser accesadas únicamente con instrucciones

33

Page 38: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

en lenguaje de máquina.

Loa 32 de los 40 pines son lineas de entrada/salida y están

agrupadas en 4 puertos, siendo estas tratadas directamente a

través de 4 registros internos del microprocesador. Adicio-

nalmente estas lineas son compatibles con circuitos integra-

dos LSTTL. Los puertos 1 y O son raultiplexados con lineas de

datos y direccionamiento, y sirven para añadir memoria ex-

terna y periféricos.

El microprocesador tiene 47 instrucciones, 9 modos de direc-

cionamiento y 6 máscaras de interrupción* Usa un cristal de

8 MHz y cada instrucción es ejecutada en. 1.5 a 2.5 micro.se-

gundosc El intérprete Basic que posee permite ejecutar

programas también en lenguaje.de máquina, por medio de

llamadas o transferencias de control a localidades especi-

ficas, donde se encuentran estas rutinas y, después de su

ejecución, retornará el control al Basic de donde . fueron

llamadas. El sistema de Comunicación del Z8 se realiza por

medio de un "Full Dúplex Universal Ásynchronous Receiver

/Transmitter" (UART) y dos contadores de tiempo con' preesca-

las. Uno de ellos divide la frecuencia del reloj en 8 de los

estándares rangos de baudlaje comprendidos entre 110 y 19200

bps . .

La transmisión y recepción de los datos se realizan a través

del bit 7 y el bit O del puerto numero 3 y con selección por

"software" de 8 o 7 bits de datos, con paridad o sin ella,

34

Page 39: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

En forma general el Z8 es un microprocesador con toáas las

características necesarias para hacer de este "chip" un

pequeño mlcrocumputador de propósitos generales y múltiples

aplicaciones.

OUTPUT IMPUT Vcc XTAL AS OS R/W RESET

Y YI/O

(BIT PROGRAMMABLE)ADDRESSOR1ÍO

(NI3BLE PHOGHAMiMABLE)

ir ,

MACHtNETIMING AINSTRUCTIOM CONTROL

ADDRESSJDATA OR i/o(BYTE PROQRAMMABLE)

FIG 3-2 ESTRUCTURA DEL MICROPROCESADOR„

3.1»2 Especificaciones da la Tarjeta.

La tarjeta completa es el Z8 Basic System/Controller y

posee, a más del microprocesador, 2 zócalos de 24 pines

35

Page 40: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

denominados ICIO e IC11 para incluir memoria Ram o Eprora,

configurando asi el sistema de acuerdo al siguiente cuadro:

Bytes de Memoria ICIO IC11

4K

2K2K

4K

2K4K

6K

by tes

bytesbytes

bytes

bytesbytes

bytes

Ram

Ram yEprom

Eprom

Ram yEprora

Eprom

2016

2016o

2716

2716o

ningunao

2732

2016o

2732

2716o

2732

2016

2716

. 2016

2716

2732

ninguna

2732

2016

2732

2716

Para el uso de las distintas configuraciones de memoria la.

tarjeta posee puentes que permiten habilitar estas opciones.

La tarjeta tiene 11 "chips" de los. cuales IC6 es el micro-

procesador, ICIO e IC11 son para la memoria, IC8 es un 8 bit

"address latch".'IC3 e IC4 manipulan los niveles de voltaje

apropiados para la converción RS232 en comunicación serial.

IC2 e IC9 configuran el mapa de memoria y decodifican el

direccionamiento seleccionado. (Véase la figura 3-3).

\l consumo de la tarjeta es de 225 miliamperios a 5 voltios

36

Page 41: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

FIGURA 3.3 CIRCUITO DE LA TARJETA BCC1

37

Page 42: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

eDC y si se utiliza comunicación serial via RS232, se deb

incluir una fuente de +12 y -12 voltios y la potencia reque-

rida adicional es de 25 miliamperios.

Para la elección del baudiaje se deben adecuar los swit-

ches SW1 , SW2 y SW3 , localizados en el dipswitch de 8 conta_c

tos, en la parte superior derecha de la tarjeta, como se

indica en el siguiente cuadro;

Baudeaje SW1 SW2 SW3

150

19200

9600

4800

2400

1200

110

300

ON

OFF

ON

' OFF

ON

OFF

ON

OFF

ON

ON

OFF

OFF

ON

ON

OFF

OFF

ON

ON

ON

ON

OFF

OFF

OFF

OFF

Indicado por:

OFF; Circuito abierto/1 lógico.

ON : Circuito cerrado/O lógico.

Los puentes JP2 y JP3 se los utiliza para la configuración

de raemoriaj según la capacid"ad que se desee instalar, siendo

el JP2 para el ICIO y el JP3 para el IC11. (Véase la figura

3-4).

38

Page 43: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

El Controlador Z8 posee en la parte superior un conector

para RS232 cuya descripción de los pinea es la siguiente:

PIN

3

7

DESCRIPCIÓN

RECEPCIÓN DE DATO SERIAL

TRANSMISIÓN DE DATO SERIAL

SEÑAL DE TIERRA

CI C3

(OOO

2ÍJ

JI3

cjKXX)

07

^

5 * 6 S "

FIGURA 3.4 DIAGRAMA DE DISTRIBUCIÓN DE ELEMENTOS DEL BCC11

Y en su parte inferior posee un bus de 44 contactos con la

siguientedescripci¿n:

39

Page 44: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PIN SEÑAL DESCRIPCIÓN

123456

. 78910111213141516171819202122ABCDEFHJKLMNPRSTUVWXyz

+5VGNDN/CA3/D3A4/D4A5/D5A6/D6A7/D7AO/DOA1/D1A2/D2P2/0P2/1P2/2P2/3P2/4P2/5P2/6P2/7R/WDSAS-12V+ 12VP3/6N/CP3/1N/CP3/2N/CP3/5 -N/CP3/7P3/0P3/4P3/3A15A14A13A12AllÁlOA9A8

ENTRADA DE 5 VOLTIOSSEÑAL DE TIERRASIN COLECCIÓNBUS DE DATOS YBUS DE DATOS YBUS DE DATOS YBUS DE DATOS YBUS DE DATOS YBUS DE DATOS YBUS DE DATOS YBUS DE DATOS YPUERTO 2 BIT 0PUERTO 2 BIT 1PUERTO 2 BIT 2PUERTO 2 BIT 3PUERTO 2 BIT 4PUERTO 2 BIT 5PUERTO 2 BIT 6PUERTO 2 BIT 7REÁD/WRITE DATADATA STROBEADDRESS STROBEINGRESO DE -12

ADDRESSADDRESSADDRESSADDRESSADDRESSADDRESSADDRESSADDRESS

STROBE

VOLTIOSINGRESO DE 12 VOLTIOSPUERTO 3 BIT 6SIN. CONECCIONPUERTO "3 BIT 1SIN CONECCIONPUERTO 3 BIT 2SIN CONECCIONPUERTO 3 BIT 5SIN CONECCIONPUERTO 3 BIT 7PUERTO 3 BIT 0PUERTO 3 BIT 4PUERTO 3 BIT 3BUS DE ADDRESSBUS DE ADDRESS

' BUS DE ADDRESSBUS DE ADDRESSBUS DE ADDRESSBUS DE ADDRESSBUS DE ADDRESSBUS DE ADDRESS

Finalmente, para el funcionamiento del controlador se re-

quiere de un terminal acoplado al conector RS232 de la

tarjeta, la instalaci¿n de las fuentes de poder y presionar

40

Page 45: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

el botón de Reset de la tarjeta. Con esto el controlador

verificará en la dirección de memoria FFFD la selección del

baudiaje. Con esta información y su correcto acoplamiento al

terminal, en respuesta se presentará una coma (,). En este

instante el controlador está completamente operacional y se

puede escribir directamente programas en Tiny Basic -y co-

rrerlos con la sentencia RUN.

3.2 CIRCUITOS DE INTERCONEXIÓN CON DISPOSITIVOS INDIVI-

DUALES.

Los dispositivos individuales se enmarcan en dos grupos:

dispositivos de lectura y de escritura,,

Los dispositivos de lectura son aquellos que entregan su

señal de alarma por medio de un contacto que se abre o se

cierra en forma individual o agrupados en zonas. Los dispo-

sitivos escritura son aquellos que esperan una señal de la

interface para operar y por lo general son la respuesta a

una señal de Alarma«

En el siguiente subcapitulo se tratará de los circuitos que

acoplan al microprocesador para recibir o entregar señales a

los distintos dispositivos*

3.2.1 Circuitos de Acoplamiento con Dispositivos de Lectura.

En forma general cada dispositivo o zona tiene como ultima

Al

Page 46: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

función un relé de salida de contactos secos que pueden ser

NO o NC, que cambian de condición al presentarse una alarma

o al normalizarse ésta. La configuración de conexiones es

en lazo abierto con resistencia de final de linea y en base

a esto, se determinan tres estados posibles del dispositivo.

^C

NC/«-iW p

EPOSITO DE LECTURA

B/NC19

Vcc =SvNC

-"-VA

-^ R

KRiN

M VO

FIGURA 3.5 CIRCUITO DE ENTRADA.

Donde:

RF = Resistencia de final de la linea.

C « Contacto NO del dispositivo o del más lejanoen un grupo.

A y B = Contactos de simulación para corte de señalpor los cables .

R = Resistencia "para generación de voltajes dereferencia .

VCC = Voltaje nominal de operación y es igual a 5V .

VA =*" Voltaje de referencia para lectura del estadoactual del dispositivo.

Page 47: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

Con esta configuración .el cálculo de los voltajes existentes

para las tres condiciones posibles en los dispositivos esi

1. Condición Normal: A y B cerrados y C abierto;

VCC * RVA «I í\*

RF 4- R

2. Condición Problema: C abierto y A y/o B abiertos:

no circula corriente por tantos

VA = O

3. Condición Alarma: C cerrado, A y B cerrados;

-VA * VCG

Para la consideración de las resistencias se debe obsevar

que el voltaje de operación es de 5 voltios (VCC= 5V) ¡ la

corriente que deba circular por las resistencias es la acep-

table para los contactos de los dispositivos de lectura;

esta debe estar en el orden de 1 a 5 mA con el fin de evitar

problemas generados con corrientes altas en contactos de

relés, los cuales generan impedancias parásitas por la for-

mación de óxidos; finalmente el voltaje para lectura de

condición normal debe ser de 2 a 3 voltios para la correcta

interpretación de los niveles lógicos.

En condición de alarma la corriente que circula por los

contactos del dispositivo es la máxima, y por lo tanto se

asume que es iguala 5 mA, con lo cual:

43

Page 48: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

VA « VCG

VCG 5 VIMAX ~ — = » 5 mA

R R

Entonces:

5V« IK Ohmio

5raA

Considerando que VX en condiciones normales es igual a 2

Voltios se tiene:

5V 2V

RF + 1K 1K

La expresión desarrollada se expresa asi

5V*1K - 2V*1K„ i.5K ohmio

2V

Como los conductores que llevan la señal de los dispositivos

deben atravezar distancias, las cuales están sujetas a pre-

sencia de ruidos o interferencias' en las lineas, (las más

comunes, las de 60 Hz) se debe pensar en un filtro que pueda

atenuar o eliminar las frecuencias superiores o iguales a

los 60 Hz.. El filtro más común para esta función es un

filtro pasa bajos del tipo RC. (Véase la figura 3-5)

La relación de -la amplificación viene dada por la expresión:

44

Page 49: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

voA m

VA

La relación en el dominio de la frecuencia es

-J

wClA =

JRl - —

wCl

Resolviendo y sacando el módulo de la Amplificación

- 1

Para atenuar las frecuencias elegidas mayores o iguales a

óOHz se debe considerar que la amplificación para esas

frecuencias deba ser igual a cero, esto se consigue si el

denominador de esta expresión tiene un valor grande. Para

obtener esto asumimos:

(wCIRl) 2 » 1

Con esto se tiene que:

1C1R1 » -------

Reemplazando f con 60Hz.

C1R1 »2.65*10~3

Page 50: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

Asumiendo unas 50 veces esta relación para transformarla en

igualdad:

C1R1 « 100*10-3

Si se toma el valor de Cl = luF, entonces Rl * 100K ohmios,

Hasta aquí, hemos analizado la forma de conexión de un

dispositivo y planteado sus circuitos de lectura, como serán

no 1 sino 16 de ellos en cada interface, se tendrá igual

número de circuitos de lectura generándose un paquete de

señales, las cuales recepta el microprocesador , una a la vez,

En la figura 3-6 se encuentra el diagrama esquemático . de

lectura de datos, en el cual se observa el uso de un multi-

plexer análogo y circuitos que. permitan la lectura en ni-

veles lógicos del microprocesador.

16 CIRCUITOS

ZONAS 16

- .*

MU

LT

IPLE

XE

R

í

^ CIR

CU

ITO

SD

EC

OM

PA

RA

CIÓ

N

o:.oQ

MIC

RO

PR

OC

ES

A

1

FIGURA 3.6 DIAGRAMA ESQUEMÁTICO DE CIRCUITOS DE LECTURA.

Page 51: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

Siendo 16 lineas de entrada, el multlplexer coloca en su

¿nica salida una de las entradas análogas de señal, función

que realiza variando . sus lineas de control. Esta señal a la

salida, posteriormente debe ser puesta en niveles lógicos

para ser procesadas por el raicroprocesadora

El multiplexado de las lineas es realizado con el CD4051 que

es un Muítiplexer/Demultiplexer análogo, cuya función es

controlar lineas de señal análogas, a través de señales de

control digitales. Es un circuito MOS de bajo coasumo de

corriente. Tiene 3 lineas de control y una de habilitación.

Variando estas lineas permite direccionar 1 de los 8 canales

de entrada a la salida o al inverso»

La tabla de verdad para el funcionamiento del circuito

integrado es la siguiente:

A B C INH 0 1 2 3 4 5 6 7 Z

X01010101

X00110011

X00001111

100000000

H0XXXXXXX

HX1XXXXXX

HXX2X.XXXX

HXXX3XXXX

HXXXX4XXX

HXXXXX5XX

HXXXXXX6X

HXXXXXXX7

H012

* 34567

Donde H siginifica' señal de alta resistencia, en el caso de

presencia de señal de inhibición en el pin correspondiente.

Para obtener 16 señales de entrada el circuito necesita dos

47

Page 52: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

integrados CD4051. Adicionalraente, se añade una protección

contra sobrevoltajes para cada señal de lectura, .lo cual se

muestra en la figura 3-7,

*

El control de la lectura lo hace el microprocesador, y para

poder leer los 3 estados posibles que pasan a través de los

switches análogos, se debe convertirlos en señales lógicas

entendibles para el micro procesador. Para esta función se

utilizan 2 comparadores, los cuales entregan sus señales en

niveles lógicos y son el .resultado de comparar si la entrada

seleccionada por los multiplexores sobrepasa o está bajo un

nivel referencial, para según esto disparar sus salidas

dependiendo de la condición. En caso de que la señal mués-

treada se encuentre dentro- de los niveles referencialesf

entonces ninguno de los comparadores dispara sus salidas*

Segnn sea el caso si.la señal de entrada rnuestreada se

encuentra en alarma, a la salida del multiplexo'r se obtienen

5 voltios» Este voltaje tiene que ser superior a uno refere-

ncial y el comparador respectivo entregara 1 lógico.

i

En caso de que la señal de lectura se encuentre en problema,

a la salida del muItiplexor se obtienen O voltios; este

voltaje es inferior al del anterior comparador, y tiene que

ser superior al del comparador respectivo que muestrea esta

condición y diapara su salida a 1 lógico. Si la señal mues-

treada es normal, el voltaje previsto para esto es de • 2

voltios, ninguno de los comparadores se dispara a 1 lógico.

48

Page 53: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

1/16

ZO

NA

S

8IN

1

INH

4051

AB

C

SIN

A B

C

4051

INH

CIR

CU

ITO

S

CO

MP

AR

AC

IÓN

(1P

FIG

UR

A 3

.7

DIA

GR

AM

A D

E

CIR

CU

ITO

S

PA

RA

16

E

NT

RA

DA

S

Page 54: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

Generalmente una de las aplicaciones de los operacionales es

la de trabajar como comparadores y para su función se los

diseña en laxo abierto, sin realimentación, o con realimen-

tación positiva.

Un comparador básico se indica en la figura 3-8 en donde la

entrada negativa presenta un voltaje de referencia, mientras

que la positiva es variable y es comparada con la señal de

referencia„

VI

- vr

FIGURA 3.8 COMPARADOR BÁSICO

La ganancia teórica de un operacional en lazo abierto es

infinita. En la práctica, es finita, pero muy grande en todo

caso; una pequeña diferencia en la señal de entrada opera a

saturación al amplificador ,

Si:

VD - Vi - Vr '

. VO « G * VD

donde G es la ganancia del amplificador

50

Page 55: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

Para el diseño de los amplificadores operacionales es

necesario determinar los niveles de referencia entre los

cuales deben actuar. Si 2 voltios es el nivel de referencia

para condición normal del dispositivo instalado, una varia-

ción entre 2.4V y 1.4V es suficiente para la acción de los

amplificadores*

VCC

FIGURA 3.9 DISEÑO CON LOS COMPARADORES.

Para fijar los voltajes referenciales, es suficiente colocar

un divisor de tensión, como lo muestra la fig» 3-9, donde

se obtienen las siguientes relaciones!

VGC

Rl + R2'+ R3

VA

R2 + R3

VB

R3

51

Page 56: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

Desarrollando y reemplazando por valores, se tiene la si-

guiente relación de resistencias.

R3 - 1.4R2 y Rl « 2.6R2

Asumiendo valores de R2 « 10K, se obtiene en valores norma-

lizados:

Rl - 27K y R3 - 15K

Con estos valores de resistencias, VA « 2,4V y VB =»

1.44V.

Los valores de 10K, colocados en las salidas de los opera-

cionales y conectados a VCC,*' sirven para fijar las salidas a

niveles lógicos,,

La implein en tación del diseño se realizará usando amplifica-

dores operacionales del paquete MC3302.

El diagrama de la figura 3-10 indica en forma completa el

diseño de los circuitos que reciben los datos de los puntos

o grupos que conforman los dispositivos de lectura»

Una información adicional de los circuitos integrados usados

en esta implementación, puede consultarse en el apéndice A.

52

Page 57: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

Q.iL

o

mo

<£CC

OUJ

<ío.

UJ

UJo-J<cCKLJ2LüO

trC9<Q

gro<cir.=>cr>u.

CIRCUITOS DE LECTURA

53

Page 58: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

3,2.2 Circuitos de Acoplamiento con dispositivos de Escri-

tura

Loa dispositivos de salida son equipos que para su funciona-

miento requieren de alimentaciones diferentes y su potencia

también puede ser variable.

En tal razón, los circuitos de acoplamiento hacia dispositi-

vos de escritura, entregan su señal en niveles lógicos TTL,

para que el usuario pueda aprovechar estas salidas, insta-

lando s dependiendo del caso, amplificadores de corriente o

relés, los cuales conecten en sus contactos las alimenta-

ciones requeridas.' Sinembargo, esta salida puede ser conec-

tada directamente a relés de estado sólido, dispositivos que

poseen en su interior acoplamientos propios con niveles TTL,

y en su salida es variable, dependiendo de la potencia o del

voltaje necesitado*

En el apéndice Á se incluye información amplia sobre al-

gunos de los relés de estado sólido que actualmente se

ofrecen en el mercado,. i

El sistema de escritura puede aprovechar las 3 lineas de

direccionaraiento del sistema de lectura, para habilitar 8

salidas, pero a diferencia del anterior, se necesita escri-

bir un dato que debe ser colocado en la salida y mantenerse

hasta que otro comando lo cambie de condición.

54

Page 59: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

Un circuito integrado que permite esta opción es el MG14598,

él cual, tiene 3 lineas de direccionamiento para el acceso a

una de sus 8 salidas, una linea de Data por medio de la cual

se escribe en la salida el dato presente en esta linea, una

linea de "Strobe" la cual pasa el dato a la salida seleccio-

nada, una linea "Enable11, la cual coloca en alta impedancia

las salidas y una linea de "Reset" que pone sus salidas en O

lógico, En la fig 3-11 se encuentra el diagrama esquemático

de funcionamiento del circuito integrado MCI4598„

ENABLE

RESET

DATA

STROBE

DECODIFICA-DOR DE

DIRECCIÓNhRETENEDOR

BUFFER DE

SALIDA DE

TRES ESTADOS

Do

Di

D3

D4

D7

FIGURA 3.11 DIAGRAMA ESQUEMÁTICO DE UN MC 14598

3.3 CIRCUITOS DE COMUNICAION CON EL COMPUTADOR CENTRAL.

La transmisión, desde el computador central y hacia ¿1, es

se la realiza en forma serial, y via'RS232,, Las caracteris-

ticas de esta comunicación son:

1. Los niveles de voltaje entre los cuales la comunicación

55

Page 60: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

se efectúa están comprendidos en los siguientes rangos:

- El voltaje para 1 lógico entre -3 voltios y -24 voltios

- El voltaje para O lógico entre +3 voltios y +2A voltios

El intercambio de voltaje a niveles compatibles con el

microprocesador se realiza internamente con circuitos inte-

grados de la familia MC7588 y MC7589 o sus equivalentes.

(Véase las características incluidas, en el apéndice A).

2. Como la comunicación es serial, se debe considerar la

velocidad de transmisión y el código para cada palabra,

basándose en numero de bits de datos* si existe o no pari-

dad, y número de bits de parada*

Para que la transmisión - pueda realizarse en paralelo para

todas las interfaces, se requiere que, si el computador

central transmite datos, todas las interfaces los reciban y

actúen de acuerdo al código emitido, y únicamente una de

ellas debe contestar a la veze

Para este diseño, necesitamos , acoplamiento entre la -

transmisión y recepción del computador central,

3.3.1 Circuitos de transmisión del Computador Central»

En- estado de NO TRANSMISIÓN, los niveles, tanto en transmi-

sión como en recepción, deben ser 1 lógico tomando en cuenta

que en.la transmisión los niveles en el computador, varían

56

Page 61: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

entre -V voltios y -t-V voltios. En la interface y concretame-

nte en el microprocesador esta variación debe reflejarse

entre 5 voltios y O voltios.

CIRCUITOSDERX

ÍNTER FACE

¿>

,/

SEÑAL A

12V

SEÑAL B

5V

SEÑAL C

-t>1

FIGURA 3,12 ESQUEMA DE TRANSMISIÓN DEL COMPUTADOR,

Un diseño que cumple estas especificaciones se indica en la

figura 3-13, Los transistores Tl( y T2 actúan como' conmuta-

dores y adicionalmente, T2 proporciona corriente a las inte-

rfaces y niveles de voltaje que luego serán comparados a

través del amplificador operacional, el cual entrega al

microprocesador señales de niveles compatibles con el.

Si asumimos una corriente IC2 » lOmA para saturación, tene-

mos :

57

Page 62: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

= I2VDC

VINA

CIRCUITO TX DEL COMPUTADOR

CIRCUITO RX ÍNTER FACE

V I N A = Voltaje de t ransmis ión del Computador Central .VO = V o l t a j e de recepción de las Jn ta r faces .

FIGURA 3.13. CIRCUITOS DE TRANSMISIÓN.

R3

R3

VCC - VCE2(SAT)

IG2(SAT)

12V - 0.2V

lOmA

R3 » 11.8K

El valor normalizado de K3 es 10K; la corriente IC3(SAT) es

ll.SmA; por lo tanto:

R2 -VCC - VBE2(SAT)

IB2(SAT)

Si asumimos un B « 10, reemplazando obtenemos;

58

Page 63: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

12V - 0.6VR2 »

1.18mA

R2 » 9,66K

Con R2 ~ lOKs

VCC - VCEl(SAT)ICl(SAT)

' R2

12V - 0.2VIGl(SAT) -

10K

ICl(SAT) - l,18mA

Con el valor de ICl(SAT) para un B *» 10 se tiene IBl(SAT)min

= . llSmA.

Los voltajes negativos en la entrada VINA son eliminados por

medio del diodo D, tomando en cuenta que el voltaje mínimo

positivo a la entrada es de 3 voltios;

VINA(min) - VBEl(SAT)1? 1 f m t» -r — _ ______ -A. .L \U d A y — ™ —

IBl(SAT)min

Reemplazando por valores, se tiene Rl(max) = 20.33K

El valor escogido de Rl es de 10K.

En las interfaces se tiene que: Vy es un voltaje dado por el

divisor de tensión a través de las resistencias R4 y R5

conectadas a YO, el cual es compar'ado con Vr y según su

valor, se tiene en la salida un 1 o O lágico.

59

Page 64: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

Asumiendo que Vr es igual a 2V y si VO es alto, condición

dada cuando T2 está en corte, Vy tiene que ser mayor que 2V

y la salida del comparador es O lógico; si VO es bajo,

condición cuando T2 está en saturación, Vy será menor que 2V

y por lo tanto la salida del comparador será un 1 lógico.

Si RL es la impedancia de entrada a las interfaces y su

valor depende de la cantidad que se conecten, su relación

será:

R4 -f R5

NUMERO DE INTERFACES

Asumiraiendo 30 interfaces conectadas y IL(max) = 5mA se

tiene :

VCC VO-Lij — — — — —— — — — — — —• — n — — — —.— — _—— ;a 3U1/V

R3 + RL(min) RL(inin)

Reemplazando con valores se tiene:

RL(rain) » 1.4K •

Valor de RL en caso de 30 interfaces conectadas al sistema,

de donde:

(R4 -i- R5)min - 1 . 4K * 30

(R4 -f R5)mln - 42K

Para obtener al valor de VO(max) se debe asumir una única

60

Page 65: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

interface conectada, con lo cual:

VCi'C * (R4 + R5)minVO(max) =«

(R4 + R5)min + R3

Reemplazando con valores se tiene que VO(max) = 11.7V

La relación para VO(min) se obtiene con RL(min):

VCC * RL(min)VO(rain) «

R3 + RL(min)

Reeplazando con valores se tiene VO(min) => 7 V

Para el caso de que Vy deba se mayor que Vr, asumiendo un

Vy(rain) = 3 V f entonces:

Vy(min) VO(rain)

R5(min) (R4 + R5)min

d e donde:

Vy(min) * (R4 + R5)minR5(min) = '

VO(min)

3V * 42KR5(min) »

7V

R5(min) - 18K

R4(min) = 42K - 18K

R4(min) - 24K

61

Page 66: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

Con valores nominales R4 = . 33k y R5 => 22k se tiene:

VO(max) » 11.78V

VO(min) - 7.71V

Vy(-max) = 4.7V

Vy(min) - 3.IV

Del diseño de la figura 3-13 se establece la siguiente

relación:

5V Vr

R6 -í- R7 R7

Asumiendo R7 = R5 = 22ÍC se obtiene R6 - 33K

La resistencia R8 es colocada con el objeto de tener histe-

resis en las señales y el valor de R8 R6 + R7 para no

afectar el comportamiento inicial, la resistencia R9 = 10K

asegura los niveles lógicos de voltaje,.

El comparador usado es 1/4 del MC3302, cuyas especifica-

ciones se indicó anteriormente.

3.3*2 Circuitos' de Recepción del Computador Central*

En el diseño de estos circuitos, los niveles de NO RECEPCIÓN

de señales deben ser un 1 lógico, tanto en el computador

central, como en el microprocesador d'e la interface, ademas

de que una única interface debe responder, se debe confi-

62

Page 67: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

gurar el sistema como indica la figura 3-14, debiendo cam-

biar los niveles de transmisión del microprocesador a ni-

veles RS232 para el Computador Central*

>+3V

<-3V

I2V

-t>t

¿

5V

1W '

,V

nnIII,L —

SEÑAL C SEÑAL B SEÑAL A

FIGURA 3.!4 SISTEMA DE RECEPCIÓN DE SEÑALES,

El circuito que cumple esta función se indica en la fig 3-15

en ,1a cual en estado de no transmisión y ya que las salid.as

del microprocesador se asumen de colector abierto, su tran-

sistor estará en corte. Entonces, el transistor TI trabajan-

do en saturación y T2 en corte, estableciendo la condición

necesaria para que la transmisión de datos desde las inter-

faces pueda hacerse en paralelo; como la señal en Vx es

alta, lo es también en Vy y, asi, T3 estará en corte; luego

VO tendrá niveles equivalentes a 1 lógico RS232.

63

Page 68: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

VCC = 5V VCC = 12V

CIRCUITO TX 1NTERFACE

VA = -

CIRCUITO RXCOMPUTADOR

VINA = Voltaje de Transmisión de las Interfaces.VO = Vol ta je de Recepción de Computador.VX = Vo l la je de Transmisión do las interfaces con Salida de Transistor

con Colector Abierto.

FIGURA 3.15 CIRCUITOS DE TX DE LAS .INTERFACES.

En caso de transmisión, el transistor TI se corta y T2 se

satura, Vx es bajo y Vy también, entonces T3 se satura y VO

es un voltaje positivo o O 1 ¿ g i c o para niveles RS232.

Para su diseño es necesario conocer el circuito de acopla-

miento entre el VO con la entrada RS232 del Computador

central0

Vcc=I2V

Ri

i +Va ¿

" ~

S

FIGURA 3.16 CIRCUITO DE ACOPLAMIENTO A LA ENTRADA RS232

Page 69: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

Si T3 está en corte, se tiene que VA - -VCC y VB « -VD

IIVA - VB

Rl + 4K

VO - VA - VR1

Ecuación 1

Ecuación 2

Si T3 está en saturación, ento.nces se abre el diodo Ü y se

polariza directamente la juntura BE del transistor de entra-

da, con lo que VB « VBE(SAT) =• 0.6V; VA - -VCC - -12V.

IC3ÍSAT)

= VCC-VCE3(SAT)

Ii12

VA

'Va

FIGURA 3.17 CIRCUITO EQUIVALENTE PARA SATURACIÓN DE T3

Del circui to de la f i gu ra se t i enes

IG 3(SAT) - 1 1 + 1 2

VO - VA

Rl

VO - VB

si I C 3 ( S A T ) « lOmA

II

12

65

Page 70: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

Los cinco últimos bits del segundo by te llevan información

del numero del punto sobre el cual se desea actuar..

Los códigos para acción general, se los diseña en base a

combinaciones no utilizadas de los anteriores, veámoslo:

Para reset general se utilizará un único byte con todos sus

bits en uno. Para habilitación o deshabilitación de grupos

se utiliza un código como se indica en la figura 4-3.

1 1 1 1 1 - 0 0 0

b? be bs b< bs b¿ bi boV

by b6 b5 b« X 1 0 1

1er. BYTEHABILITACIÓN

O DESABILITACION

Zdo.BYTE

FIGURA 4.3 CÓDIGO BE RECEPCIÓN PARA DES/HAB. DE GRUPOS.

El código es de dos bytes, el primero de los cuales, segan

lo ya establecido, representa una interrogación general a

la interface 31 en binario (que para el efecto no existe) ;

el segundo byte lleva la información de la acción correspon-

diente; de éste, el primer bit es 1 para indicar que es el

segundo byte según el protocolo. Los bits segundo y tercero

tienen O y 1 respectivamente, para no entrar en conflicto

con el segundo byte de una acción particular. El cuarto bit

es condición y no interesa el quinto bit en 1 representa

79

Page 71: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

una habilitación del grupo' , en O una deshabilltación, y los

3 últimos bits indican el numero de grupo direccionado ,

El siguiente cuadro muestra en forma explícita la formula

utilizada y la función que deben realizar las interfaces- al

recibir cada una de estas palabras:

Sea N = numero de interfaceG » numero de grupo

M numero de punto

ACCIÓN CÓDIGO DE RECEPCIÓN

HABILITACIÓN DE PUNTOS

DESABILITACION DE PUNTOS

RESET GENERAL

HABILITACIÓN DE GRUPOS

DESABILITACION DE GRUPOS

N * 8

N * ' 8 4- 4M * 8 + 1

N - * 8 + 4M * 8 + 7

N * 8 + 4M * 8 + 3

255

248G * 32 + 21

248G * 3.2 + 5

4.1412 Códigos de Transmisión hacia el Computador Central

Son los códigos con los cuales las interfaces contestan al

computador central, con el objeto de informar sus novedades;

considerando que únicamente una" de ellas puede contestar a

la vez, el código que se deba establecer es relativamente

80

Page 72: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

sencillo por cuanto no permite confusiones entre ellas. El

código está diseñado de la siguiente manera:

1. Si la interface no tiene novedad o sus puntos de lectura

no han cambiado de condición desde la última interrogación,

esta transmite al computador central un único byte con todos

2. Si la interface tiene puntos, los cuales han cambiado de

estado desde la última interrogación, ésta transmite en

bytes diferentes con la siguiente configuración: el primer

bit en 1 indica que hay otro byte que continúa a éste; en

caso de O indicará que es el único, o el último punto con

cambio de estado; los. bits segundo y tercero informan de la

actual situación del punto: O en el segundo y 1 en el tercer

bit indican situación de problema en el dispositivo; 1 en el

segundo y tercer bits indica alarma,' y 1 en el segundo y O

en el 'tercer bit indica restauración del punto de una ante-

rior condición de alarma o problema. Los últimos 5 bits de

señal informan sobre el número del punto con las novedades

descritas en los bits anteriores.

b, be b, b4 b3 ba bt "

NUMERO DEL PUNTO1 HAY OTRO BYTE.O ESTE ES ÚNICO BYTE.

bi0 PROBLEMA

i 1 ALARMA

1 RESTAURACIÓN

FIGTJKA 4 .4 CÓDIGO DE TRANSMISIÓN*

81

Page 73: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

3. Si el computador central interroga en forma particular,

la respuesta por parte de la interface será en un byte: si

el punto de lectura está normal el byte transmitido será con

todos 1, y si el dispositivo no está en estado normal» se

ajusta a las reglas de transmisión anotadas anteriormente

para cambio de condición del punto»

4 . Cuando existe una habilitación o deshabilitación de

puntos la interface transmite un byte de todos ''unos" para

informar al computador central que la acción ha-sido comple-

tada.

En el siguiente cuadro se indica el byte de transmisión

acompañado de la probable acción que el computador debe

interpretar.

Sea N = numero de punto

BYTE DE TRANSMISIÓN ACCIÓN INTERPRETADA

255

N * 8 + 6

N * 8 + 4

N * 8 + 2

N * 8 4- 7

Ninguna novedad en el dispo-sitivo, o condición de nocambios en la interface; tam-bién respuesta de acción dehabilitación o deshabilitaciónde puntos concluida.

Punto N de lectura en alar-ma y no hay más que informar*

Punto N de lectura en pro-blema y no hay más que infor-mar .

Punto N de lectura restaura-do y no hay más que informar.

Punto N de lectura en alar-ma y no hay más que informar.

82

Page 74: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

BYTE DE TRANSMISIÓN ACCIÓN INTERPRETADA

N * 8 + 5

N * 8 + 3

Punto N de lectura en pro-blema y hay más que informar.

Punto N de lectura restaura-do y hay mas que informar.

Como se puede notar, las interfaces requieren de palabras de

8 bits de datos, en cuyo caso, la ¿nica configuración permi-

tida por la tarjeta Z8 de Micromint es la transmisión y

recepción sin paridad.

Finalmente en lo que se refiere a la velocidad de comunica-

ción de datos se elijen 1200 baudios (1200 bits 'por se-

gundo), de suerte que se permita alteración de señales por

ruido de alta frecuencia (además de que es la más común de

las velocidades de comunicación)«

Para que las interfaces sepan exactamente que clase de

puntos están interactuando, se debe almacenar información

previa del tipo de dispositivo al cual se va a conectar;

adicionalmente se debe separar un espacio de memoria para

que se almacene información que deberá transmitir al proce-

sador central cuando este realice una interrogación general.

4.2 CARACTERÍSTICAS DE LOS LENGUAJES,

4.2.1 Características Generales.

Esencialmente la tajeta BCC11 de Microraint tiene un BASIC-

83

Page 75: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

DEBUG diseñado concretamente para realizar programas para

control de procesos. Este lenguaje reconoce 15 comandos,

ellos son: GOTO, GO" , USR, GOSUB, IF/THEN, INPUT, IN, LET ,

LIST, NEW, REM, RUN, RETURNt STOP, PRINT Y PRINT HEX , y adi-

cionalmente, las cuatro operaciones aritméticas básicas*

Variables soporta 26 ( A - 2 ) . Las variables pueden ser expre-

sadas como números de lineas de programa. Por ejemplo: GOSUB

B * 100 y GOTO A * B * C. Este Basic permite modificar

cualquier dirección de memoria externa, puertos de entrada

salida y registros internos. La interpretación de los datos

en un proceso puede ser en nutación decimal o hexadecima!0

Se puede acceder a procesos en lenguaje de máquina propios o

subr.utinas diseñadas por el usuario»

El carácter " @" indica una dirección especifica de memoria o

un registro de control. Asi: @ 4096 especifica la dirección

de memoria 4096 y, %F6 especifica el registro interno 246.

Un ejemplo con el cual se carga el contenido de la dirección

de memoria 4096 con 45 es expresado como: @4096 = 45„

Los números enteros, utilizados para direccionar memoria,

están en el rango entre O y 65536 y para operaciones aritmé-

ticas, que sólo pueden ser definidas con ellos¡ entre -32768

y +32767.

Las funciones que soporta el Basic/Debug son dos: AND la

cual ejecuta un and lógico, y USR por medio de la cual se

84

Page 76: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

hacen llamadas a subrutinas en lenguaje de maquina.

Para ejecutar rutinas' las cuales se desea sean más veloces y

eficaces, se las desarrollará en lenguaje de máquina y no en

BASIC/DEBUG. Con la función HSR se pueden llamar subrutinas

que requieran el regreso de un valor como resultado.de la

operación realizada ; en cambio, si se desea usar subrutinas

en las cuales no se espera retorno de valores, se usa la

expresión G0@.

A.2,2 Distribución de la Memoria

La configuración de memoria externa que se utilizará es'con

2K de Ram y 2K de Eprom; la Rara se configurará desde la

dirección 800 hexadecimal hasta la OFF hexadecimal. Los 2K

bytes de Eprom están ubicados en la dirección 1000 hexadeci-

mal hasta 17FF hexadecimal.

Cuando se conecta alimentación a esta tarjeta o se presiona

el botón de Reset de la misma, el Basic/Debug verifica la

memoria y lo hace escribiendo un dato cada 255 bytes, al

encontrar presencia de memoria Rom, se dirige a la dirección

1020 hexadecimal en donde la primera instrucción debe ser

localizada y estará escrita en Basic. La primera instrucción

debe contener un numero menor o igual a 255 para que el "Au-

to Start" se inicie.

Los 32 bytes localizados entre 1000 y 101F hexadeciraal son

85

Page 77: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

reservados para vectores de salto en caso de rutinas de

interrupción .

Si no existe memoria Rom la primera instrucción de programa

que se genere iniciará en la dirección 800 hexadecimal.

Todos los 144 registros internos son accesibles por medio

de un registro de 8 bits; en caso de registros de 2 bytes se

los accesa con -registros pares, de los cuales el menor tiene

la dirección más alta de memoria y el mayor la más baja*

Cuando se ejecuta instrucciones en lenguaje de máquina, los

registros, denominados fuentes, son leídos y los registros

denominados destino son los que varian, y por ende» en los

que se escribe. Todos los reg-istros de propósito general

operan como acumuladores, apuntadores de dirección, áreas

para Stack, etc.

Existen registros de trabajo de 4 bits lógicamente divididos

en 9 grupos para obtener los 144 registros, el Register

Pointer (que es uno de los registros de control 253) contiene

las direcciones bases del grupo de trabajo activo de los

registros.

Los registros O, 1, 2 y 3 se los utiliza para transmitir o

recibir datos desde los puertos y hacia ellos.

Entre los registros de control que se utilizan tenemos:

86

Page 78: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

El registro 240 es usado para transmisión y recepción de

señales seriales, al leer un dato de este registro se ob-

tiene el byte serial -ensamblado de recepción y al escribirlo

se transmite en forma serial *

El registro 250 es utilizado para almacenar requerimientos

de interrupción y de éste se utiliza para comunicación

serial los bits 4 y 5, que determinan la existencia o no de

datos en el puerto serial.

Se emplea los registros 254 -y 255 para almacenar la direc-

ción del Stack Pointer; el 254 tiene la dirección más alta y

el 255 la más baja.

Los registros 246, 247 y 248 sirven para habilitación de los

puertos del microprocesador.

4.2*3 Descripción para el- Uso del Lenguaje de Máquina*

1. Modos de Direccionamiento.

El £8 provee de 6 modos de direccionamiento:

a. Direccionamiento por Registro*

El valor del operando es el contenido de un registro espe-

cifico o par.

b, Direccionamiento Indirecto por Registro.

87

Page 79: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

El contenido de un registro especificado es la dirección del

operando.

Especifica la dirección de la siguiente instrucción ejecuta-

ble. Únicamente el salto condicional"-o una llamada a subru-

tina usan e,ate' modoc

d. Direccionamiento Relativo.

La instrucción especifica un desplazamiento entre -128 y

+127 que debe ser añadido al programa contador para obtener

la siguiente instrucción que debe ejecutarse^

e. Direccionamiento Inmediato*

Es un valor el cual se carga en forma directa hacia un

registro o una dirección especificada,

f. Direccionamiento Indexado.

Este tipo de diraccionamiento es únicamente usado con la

instrucción LD; el operando de la instrucción se obtiene

añadiendo al valor especificado el valor del registro de

direcciónamiento.

2. Instrucciones.

Todas las instrucciones poseen un OPCODE (código de la

instrucción) que indica la función por realizarse entre los

operandos que han sido definidos como fuente y destino. Sin

Page 80: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

embargo algunas instrucciones sólo tienen OPGODE como es el

caso de RET (retorno de una subrutina); otras» a más del

OPCODE, poseen únicamente fuente o destino.

El bloque de instrucciones del Z8 puede ser funciónalmentei

dividido en los siguiente ocho grupos:

1. Instrucciones de Carga: Son aquellas que actúan sobre los

registros, variando su contenido o interactuando con alguna

dirección de memoria. Las instrucciones que ingresan dentro

de este grupo son: CLR, LD, LDG, LDE, POP y PUSH.

2. Instrucciones Aritméticas: Realizan operaciones aritmé-

ticas entre registros» memoria y valores numéricos entre

si. Tenemos las siguientes instrucciones: ADC, ADD, CP, DA,

DEC, DECWt INC, INCW, SBC y SUB.

3. Instrucciones Lógicas: Realizan operaciones lógicas entre

registros, memoria y valores numéricos entre si. Pertenecen

a este grupo: AND, COM, OR y XOR.

4. Instrucciones de Control de Programa; Son aquellas que

alteran el contenido de la dirección de ejecución del pro-

grama. Entre ellas tenemos: CALL , DJNZ, IRET, JP, JR y RET.

5. Instrucciones de Manipulación de Bits: Son instrucciones

que sirven para interrogar o alterar los bits de los regis-

tros, y son: TCM, TM, AND, OR y XOR.

6. Instrucciones de Transferencia a Memoria Externa: Son

instruciones utilizadas para transferir bloques de datos

entre la memoria del programa y los registros; tenemos entre

ellas: LDCI y LDEI.

89

Page 81: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

7. Instrucciones de Rotaci¿n y Desplazamiento : Son instruc-

ciones que determinan movimiento délos bits interiores de

un registro;, y son: RL , RLC , RR, RRC, SRA y SWAP.

8. Instruciones de control del CPU: Son aquellas que cambian

las condiciones de las banderas e interrupciones de la CPU»

Tenemos las siguientes: CCF t DI, El, NOP, RCF , SCF y

En el anexo A se tiene un cuadro de instruciones y códigos

de operación para este microprocesador0

4.3 DISEÑO DEL PROGRAMA PRINCIPAL Y SUBRUTINAS,

4, 3.1 Aspectos Gen erales*

El programa de control de las interfaces se lo desarrolla en

lenguaje de máquina por motivo de velocidad y cantidad de

espacio utilizado en memoria. En basic el programa para su

ejecución demorarla demasiado tiempo y ocuparla mucho espa-

cio de memoria,,

Para el programa se tiene 2K bytes de almacenamiento en

memoria EPROM y 2K bytes de RAM para almacenamiento de

datos. El programa comienza en la dirección 1020 hexadecimal

y la primera instrucción ejecutable debe ser en basic y

comenzar con un numero entre O y 255. Entonces: 10 GO %1040

será esa instrucción que, al ejecutarse, transferirá control

a la dirección 1040.

90

Page 82: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

Los puertos requeridos del microprocesador se describen en

el siguiente cuadro:

PUERTO

Puerto 3

BIT FUNCIÓN

Puerto 2

2

3 A 5

6

Linea de Señal de Entrada Serial (Rx) ,

Linea de Señal de Salida Serial (Tx).

Linea de Lectura de Problema (Ql IN) .

Linea de Lectura de Alarma (QO IN) .

Libre,

Primera Linea de Direccionainiento delos integrados 4051 Y 4598 (A OUT),

Segunda Linea de Direcciónamiento delos integrados 4051 Y 4593 (B OUT).

Tercera Linea de Diraccionamiento delos integrados 4051 Y 4598 (C OUT).

Linea de Habilitación para el Grupo delas 8 primeras Señales en el 4051(INH1 OUT)B

Linea de Habilitación para el Grupo delas 8 segundas Señales en el 4051(INH2 OUT),

Linea de Strobe del 4598 (S OUT)0

Libres.

Linea de Data del 4598 (D OUT)*

Para habilitar loa puertos como señales de escritura (OUT) o

de lectura (IN), se deben setear los registros de control

que correspondan.

Asi, el registro 246 que es para el puerto 2 se lo colocaré

como todos de salida, con @246=*0,

91

Page 83: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

El registro 247 para el puerto 3, debe contemplar la posibi-

lidad de habilitar lineas de entrada y salida serial y

además lineas de entrada y salida paralelas,con @247 « 41.

De los registros internos del microprocesador se utilizan

los comprendidos entre 33 y 64, los mismos que están libres

para ser utilizados como registros de trabajo. Por lo tanto,

el Register Pointer se seteará como 20, con @253 = 20, (Ver

anexo A) «,

Para interrogar señales de interrupción únicamente se debe

considerar las generadas por la receppión o transmisión del

puerto serial; su registro es el 250 y sus bits- son el

cuarto para recepción y el quinto para transmisión.

El proceso de transmisión de señales se lo debe hacer escri-

biendo, en el registro 240, el byte y, para la recepción "de

las mismas, recuperando de este registro el dato almacenado.

Las señales de interrupción generadas y almacenas para ser

leidas en el registro 250 sirven para conocer si existe un

dato presente para leerse, o si el dato escrito'ha sido ya

transmitido por el puerto serial*

De igual manera, para entregar o_ recibir señales de los

puertos utilizados, su proc'eso es escribir o leer un dato en

los registros que poseen el almacenamiento de los puertos.

3. Estructura de los Datos.

92

Page 84: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

Cada una de las interfaces- manejará y controlará 16 puntos

de lectura y 8 de escritura. Para el caso de los de, lectura,

como se dijo anteriormente, es necesario conocer algunas

características y definir algunas condiciones de operación

de cada uno de ellos; para el efecto, usaremos un bloque-de

memoria RAM en donde se almacenarán justamente esos datos,

de la siguiente forma:

Un byte por cada punto que contenga información: en el

primer bit condición del punto (activado o desactivado); en

el segundo y tercer bits tipo de protección de ese punto; en

el cuarto y quinto bits el amacenaje de este punto en memo-

ria de acuerdo a la condición de sus tres estados posibles y

sus alteraciones.

b7 be bs tx b3 b2 bi bo

NUMERO DEGRUPO

1 PUNTO ACTIVADO.

PUNTO DESACTIVADO.

be bi

$ $ PUNTO ROBO.

0 1 PUNTO INCENDIO.

1 0 PUNTO ASALTO.

1 1 PUNTO ESTACIÓN GUARDIA.

0 0 PUNTO NORMAL.0 1 LEÍDO CONDICIÓN ALARMA o

PROBLEMA NO TX .

1 Gf INDICA TX DEL CAMBIOPERCIBIDO.

1 1 SE DETECTA RESTAURACIÓN• DE ALARMA o PROBLEMA.

FIGURA 4.5 BYTE DE ALMACENAMIENTO BE DATOS.

93

Page 85: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

Estos datos se arreglan en una porción de memoria a partir

de la dirección 900Hx e igual a 16 bytes.

0900Hx

0910Hx

b7 be bs

CAMPOGRUPO

b3 ba bi bo

CAMPOSTATUS

CAMPOTIPO

CAMPOCONDIC.

FIGURA 4.6 BLOQUE DE DIRECCIONES DE ALMACENAMIENTO.

A partir de la localidad 0931, se almacenara cada alarma,

problema o restauración de punto en 1 byte cada uno, y según

el protocolo antes establecido, para transmitirlos cuando el

Computador Central efectué una interrogación general.

El "stack pointer" controlado por R254 y R255 será seteado

con 'OF y FF respectivamente para apuntar a la localidad más

alta de memoria RAM.

4, Programación„

En forma simplificada el programa posee 5 procesos básicos,

los cuales están diagramados en la figura 4-7.

94

Page 86: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

INICIAUZACIONREGISTROS

DE

DESACTIVACIÓN DE 3 A U I O A 3

CARGA DE DATOS DE DISPOSITIVOS DELECTURA EN MEMORIA

LECTURA DE CONDICIÓN DE

LOS PUNTOS DE LECTURA V

ALMACENAMIENTO

RECONOCIMIENTO

EJECUCIÓN DE

NECESIDADES DEL

COMPUTADOR

DIAGRAMA QEMERAL DELFIGURA -4.7

P8Q0RA&ÍA PRINCIPAL

Page 87: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

El inicio de registros coloca los valores establecidos

anteriormente para setear el "Stack,Pointer", para la con-

figuración de lineas de entrada/salida para los puertos 2 y

3 y para colocar el "Register ' Pointer" en la dirección de

registros libres del microprocesador para trabajar con • e~

líos .

El seteo de las salidas es un proceso por medio del cual se

desactivan o resetean las salidas del integrado 4598 para

colocar en estado inicial (no activado) los dispositivos

conectados 0

El proceso de carga de datos para los dispositivos de lectu-

ra almacena uno por uno los valores de grupo, tipo y condi-

ción de cada dispositivo que la interface controla, arregla-

dos en un byte como ya se definió anteriormente.

La lectura de los dispositvos de alarma se realiza en forma

secuencial y para todos los puntos. Lo primero que se veri-

fica es la bandera de activación del dispositivo,y lo hace

comparando el primer bit del dato almacenado. Al encontrar

que el dispositivo se encuentra activado, se sigue a una

etapa en la cual se conoce el estatus del punto, leyendo las

señales provenientes de los comparadores, quienes tienen

como entrada la salida de los switches análogos, los mismos

que deben estar ya direccionados y habilitados para la

lectura correspondiente. Entonces, el programa verifica la

condición del punto interrogado, compara con los datos de

96

Page 88: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

susarchivos. De esta suerte, si la alteración en el punto

en cuestión fue ya almacenado en una lectura anterior, no

volver a hacerlo; en' caso de que el dispositivo indique un

estado normal, se deberá verificar si hubo transmisión pre-

via de novedad, entonces se almacenará para transmitir una

restauración; si el archivo en cambio indica que no- hubo

transmisión anterior, no hay proceso de almacemaniento y se

continua la operación de lectura.

Al finalizar el proceso de lectura con los 16 puntos de la

interface, el programa pregunta en el registro de estatus,

la bandera que corresponde' a la recepción de señales del

puerto serial. Si la bandera se ha colocado» indica que

existe dató presente y este debe ser leído. Si no lo hay, el

programa envia su control a la etapa anterior.

En caso de existir dato presente, el programa analiza las

diferentes opciones según el protocolo establecido. . Cuando

recibe una señal de reset general, el proceso retorna al

inicio de seteo de salidas y carga de datos de los disposi-

tivos de lectura»

Si la señal es de habilitación o de deshabilitación de

grupos, del segundo byte, según el protocolo, se obtiene el

numero de grupo y la función; al hacer' un barrido secuencial

de todos los puntos en el archivo, comparando el grupo del

dato ya establecido y si este punto es da robo, se puede

atender el pedido. Finalmente, el control retornará al proc_e_

97

Page 89: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

so de lectura de estatus de dispositivos.

Si en la lectura del puerto serial,-no existe ninguno de los

códigos anteriores, entonces se analiza éste para saber si

corresponde a un segundo by te , para, en caso afirmativo, no

realizar ninguna acción y retornar el proceso a la lectura

de los dispositivos.

Si el código leido corresponde a un primer byte, el cual

direcciona una interface de alarmas y coincide con la inte-

rrogada, se procede con alguna de las siguientes opciones:

1» Interrogación General: Este proceso transmite al com-

putador central, las novedades existentes en la interface

(que ya están almacenadas en el bloque 'de datos), y -lo hace

en forma secuencial . Cabe anotar que se incluye en este

proceso, un ciclo de demora para cada byte transmitido, para

dar tiempo al receptor de que esta señal concluya el proceso

de lectura. La subrutina de demora incluida posee parámetros

los cuales pueden ser variables para demoras más o menos

largas, y su seteo depende de la velocidad que posee el

computador central.

2, Habilitación/Deshabilitación de Puntos: Dependiendo del

numero del punto, si este exede 16, se está direccionando

salidas, en este caso se direcciona al integrado correspon-

diente y se procede a escribir el dato en ¿1.

98

Page 90: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

Si el punto es de lectura se escribe la función correspon-

diente en el espacio reservado para este; lo hace variando

el primer bit del registro»

Cuando se ha completado la acción mencionada, se transmite

un byte hacia el computador central con todos sus bits, en 1,

como resultado de finalización de proceso,

3. Interrogación Particular: Se lee el estatus del punto en

ese instante, si el dispositivo está normal se transmite al

computador central una palabra de todos sus bits en 1, caso

contrario se transmite una palabra que contiene el código

indicado anteriormente con el dato de la anormalidad en el

punto.

aCada uno de los 3 procesos anteriores al finalizarse pasan

la rutina de lectura de dispositivos.

En conclusión, se puede notar que el programa describe un

lazo repetitivo que continuamente está leyendo el estatus de

los dispositivos de lectura y unicamen te cuando hay comandos

del computador central, se detiene para analizarlos y si es

el caso, atender los requerimientos pedidos, para posterior-

mente retornar el control, para continuar verificando est_a-

tus y actualizando- archivos.

El programa descrito es presentado en diagramas a-

continuación y para la elaboración de los listados en

99

Page 91: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

INfClALIZAClON DATOS OE

\• .REGISTROS

I NIC1ALIZACIONDEL \O 2 \ DESACTIVACIÓN SALIDAS)

DK, DATOS DEPUNTO3 DE LECTURA

EN MEMORIA

D I R E C C I Ó N 991 H E X .

INTERROGACIÓN DE ALARMAS

RESULTADOS DE ANORMALIDAD

SE ALMACENA DIRECCIÓN

931 HEX

PROCESO OERESPUESTA A

CÓDIGO RECIBIDO

DIAGRAMA 6EMERAL

AMPLIADO DEL PROGRAMA

PRINCIPALriOUHA -4,8

i 01

Page 92: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

DIAGRAMA DE 1NIC1AUZACION DEL PUERTO 2 PARA DESACTIVACIÓN

DE S A L 1 D A 3

FIGURA 4.9

Page 93: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

r 2r 3r 3r f

= 09= 0 1= rSi-rS= -3 rr2

81

PROCESO VERIFI-

CACIÓN DE DATOY ALMACENAJE

NOPROCESO VERIFICAC10H SEÑAL

R3 232

DE A L A R G A SPIOUflA 4.10

103=

Page 94: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PROCESO DE VERIFICACIÓN DEL DATO

LEÍDO Y ALMACENAJE

104

Page 95: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

rE » n 24 <S

D t A Q R A M A DE VEF1IFJCACIOH DE SEÑAL

EN EL PUERTO RS 232 Y DISTRIBUCIÓN

DEL PROCESOf l O U R A 4.12

Page 96: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

DIAGRAMA DE Y gJECUCiOW DE ACCIÓN PARTJGUUAR O

U DE LA 1NTERFACSF I G U R A 4.13

306

Page 97: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

0 E U 0 R A

ft« Z40 » r F

v ^

DIAGRAMA DE LA SUBRUTINA TXI DATO

107

Page 98: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

r 2 = 0 9f3 =33 HEX

r 3 = rS.. r4rF= 3 rr2r3 a rF

r3 = rVBrS = A N D l r 3 , I F H E X Í

r3 = I

DEMORA TX COMPUTADOR

DIAGRAMA 3UBRUTINA TK VARIOS DATOSF I O U R A 4.15

IOS

Page 99: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

DIAGRAMA DEL PROCESO DE ACCIÓN F&RTICULAfl DENTRO D£

SELECCIONADA

1.09

Page 100: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

rE = R240rF = rErF = AND tfr,7)

rr2 = rr2*i

r9 = o> rr2

rS =AND(r9,ECHEX

D1AQRA&IA DEL PRCGSSO DE ACTIVACiON/DESACTÍVACION QRUPOSP I O U R A 4.17

110

Page 101: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

CAPITULO QUINTO

RESULTADOS EXPERIMENTALES

Para poder efectuar . las pruebas experimentales de este

prototipo, se han construido 3 placas impresas, de las

cuales, 2 son circuitos de entrada-salida y 1 es de

acoplamiento con niveles RS-232»

Cada interface para efectos de instalación, ha sido arregla'da

en una caja metálica como muestra la figura, en la cual se

puede ver la disposiciin física de las 2 placas tanto la

controladora (izquierda) como la diseñada (derecha). La

interconección entre ' ellas se la hace a través de. 2

conectores 22/44 que, además, sirven para sujetarlas al

chasis*

FIGURA 5*1 DIAGRAMA DE LA CAJA Y LA INTERFACE

111

Page 102: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

Segftn mediciones realizadas, simulando la resistencia del

final de linea con un potenciómetro, se ha llegado a

determinar . que esta puede estar en un rango comprendido

entre 1K ohmio y 2.5 K ohmios, para que la interface detecte,

un estado de normalidad, coincidiendo además estos con

los valores calculados.

Si los valores estuvieran fuera de este rango, la interface,

detectará lo siguiente: para niveles superiores a 2,5K

ohmios se considera PROBLEMA y bajo '1K ohmio se considera

ALARMA.

El valor mínimo de la resistencia que se puede conectar

en paralelo a la linea de transmisión de datos desde el

computador hacia las interfaces es de 800 ohmios; esta

resistencia simula la existencia de interfaces adicionalesp

cuyo numero en el presente diseño es de 30 y la resistencia

teórica calculada es 1. 8ÍC ohmios.

El valor de resistencia máxima que se puede colocar en serie

a la misma linea de transmisión de datos es de 600 ohmios,

valor medido al colocar la resistencia de 800 ohmios en

paralelo a la linea de transmisión.

La resistencia máxima que- se podria colocar en serie a la

linea de recepción de señales para el computador es de 2.8 k

ohmios,

112

Page 103: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

La corriente .que requiere cada interface, considerando la

tarjeta de entrada/salida y la del microprocesador, es de

300 mA.

Una vez comprobado el correcto funcionamiento eléctrico de

la interface, al ejecutar la rutina de instalación y

mantenimiento descrita en el capitulo siguiente, se la

instala en el sistema para efectuar aun con ella pruebas

comandadas desde el computador central bajo su programa d.e

mantenimiento (1)«

Con estas pruebas y guiados por los mensajes codificados que

emite se determina el estado de funcionamiento «

Al enviar un mensaje de interrogación general a las

interfaces se optiene como respuesta de la interface un

código de 255 si ésta no tiene novedades o cambios de estado

en sus puntos de entrada.

(1) Véase Nidia Guayaquil. Sistema de Seguridad Basado en unMicrocomputador. Tesis previa a la obtención del titulo deIngeniero. Facultad Ing. Eléctrica. EPN. 1988.

113

Page 104: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

Con la misma interrogación, si se obtiene un código diferente

de 255 y es un numero par, es la ultima y ¿nica novedad en

algún punto*

Para obtener la novedad y el punto se realiza lo siguiente:

NUMERO BEL PUNTO = ENTERO ((CÓDIGO RECIBIDO)/ 8+1).

NOVEDAD =* (CÓDIGO RECIBIDO - (NUMERO DEL PUNTO -1) * 8 ).

Si: NOVEDAD =* 6 el punto está en alarma.

NOVEDAD « 4 el punto -está en problema.

NOVEDAD = 2 el punto se ha restaurado de su anteriornovedad.

INTERROGACIÓN GENERALINTERFACE No. 176

INTERROGACIÓN GENERALINTERFACE No. 174

INTERROGACIÓN GENERALINTERFACE No. 162

INTERROGACIÓN GENERALINTERFACE No. 158

Si con una interrogación general se obtienen varios datos de

recepción, entonces el ultimo recibido es pa'r, mientras loa

otros son impares, y se debe aplicar el mismo concepto

anterior para definir el número del punto y su novedad.

114

Page 105: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

INTERROGACIÓN PARTICULARINTERFACE No. 1 PUNTO No.4255

INTERROGACIÓN PARTICULARINTERFACE No. 1 PUNTO No* 430

INTERROGACIÓN PARTICULARINTERFACE No. 1 PUNTO No0 428

Al enviar un código de interrogación particular por parte

del computador central la interface puede responder con un

código de 255, si este punto está en condición normal; en

caso contrario se obte-ndrá un código similar al caso de

alarma o problemae indicados anteriormente»

INTERROGACIÓN GENERALINTERFACE No . I.47 • 63

5 . , 1 1 7 7 6

INTERROGACIÓN GENERALINTERFACE No. 1115 . 75

3 . "59 42

En caso de habilitación o desabilitación de puntos o

salidas, las interfaces responden con un código 255, como

resultado de la acción requerida por el computador,,

HABILITACION/DESHABILITACION DE ALARMASDESHABILITACION: INTERFACE No.l PUNTO No, 5

** ORDEN CONCLUIDA **INTERROGACIÓN GENERAL

INTERFACE No. 1255

INTERROGACIÓN PARTICULARINTERFACE No. 1 PUNTO No. 536

HABILITACION/DESHABILITACION DE ALARMASHABILITACIÓN: INTERFACE No.l PUNTO No.. 5

** ORDEN CONCLUIDA **

115

Page 106: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

INTERROGACIÓN GENERALINTERFACE No. 136

INTERROGACIÓN GENERALINTERFACE No. I34

HABILITACION/DESHABILITACION DE SALIDASHABILITACIÓN: 'INTERFACE No. 1 SALIDA No. 1

** ORDEN CONCLUIDA **HABILITACION/DESHABILITACION DE SALIDAS

DESHABILITACION: INTERFACE No. 1 SALIDA No. 1** ORDEN CONCLUIDA **

El tiempo utilizado para transmitir 1 dato es de 8 mseg.,

tiempo calculado a 1200 bauds. Como la interface incluye en

cada dato de transmisión una demora aproximada de 5 mseg y

estimando un tiempo de 15 raseg para interpretación de un

código 255, se tiene un tiempo de 35 mseg para transmitir, un

dato y recibir un código normal,, Para interrogar las 30

interfaces en estas condiciones, se tiene aproximadamente 1

segundo *

En caso de existir novedades en alguna interface, se debe

tomar en cuenta un aumento de 13 mseg por cada dato que

transmita la interface, de los cuales 8 raseg es tiempo de

transmisión y 5 rnseg de demora.

Estaa pruebas son las que determinan el funcionamiento y el

estatua general de los puntos conectados a cada interface y

los resultados obtenidos serán procesados por el computador

central, para presentarlos en pantalla o en impresora, de

una manera más entendible para el usuario.

116

Page 107: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

CAPITULO SEXTO

CONCLUSIONES Y RECOMENDACIONES

6.1 ANÁLISIS DE COSTOS.

Para poder hacer un análisis comparativo de costos de un

sistema instalado en un edificio cualquiera, se establecerán

condiciones en lo posible iguales en cuanto a capacidad de

puntos de control. Se presentarán precios de dos tipos de

sistemas importados, a más del que se plantea como producto

de este traba jo y de otra tesis complementaria (!)«..

Asi- por ejemplo, para 32 puntos de entrada, esto es 32

agrupaciones o dispositivos individuales sensores de alarma

y 16 de salida, las condiciones y costos se ofrecen de la

siguiente forma:

SISTEMA TIPO 1

Precios FOB en. dólaresamericanos

P .Unit. P.Total

1 Computador 512Kb RAM, 2 floppydisk 5 1/4 " (720Kb)0

(1) Véase, Nidia Guayaquil. Sistema de Seguridad Basado enun Hicrocompatiador. Ob.cit.

117

Page 108: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

Control Rogiatcrs

Reglster»(Continuad) Port

PO..PO, Mooeouipur - w

INPUT - 01AU-AH • IX

EXTERNAL MEMOOT TIMIWQ

EXTENDED . 1

R248 P01M0 and 1 Modo Regl»t»r

(F8H; Write Only)

D, j D, ¡ 0

T, o. o, c, o([D.l

Tpoj.po, MOOEM - OUIPUT01 v (NPUTIX - A,.AI(

StACKSELECTKJM

1 - INIERMAL

00 - BTTEOUIPUI

R252 FLAGSFlag Rogistor

{FCH; Read/Wrlte)

u, jot DI D. o, o,)n, |o.

LusEflFUCFI' 'USERFLAC FJ

' MALF CAWftt FUO1 DECIUAI ADJUÍT FUa

'OVEBFLQW FUiQ

11 - MM3M-1MPEDAHCE ADo-AO,,AS, DS. WW, A,-A,,, AIFSELECrED

R2-Í9 IPRInterrupl Priority Regís! er

(F9H; Wrile Only)

iHOi, mos pniomrr icnoup AI0 • ifloi > moj -1 . IR03 ;. IROS

IRQO, moi pnioniiY (crioup a)O IHOI > 1P.OO -t « moo .-|no2

IflOI. IRO< PRK3R1TY (aflOUP C)0 , IROI ^ me* -1 j, mo* > moi

R253 RPRegíater Polntar

(FDH; ReadAVrile)

[O.JJ.ID.¡ a. ¡ o, j o,} o_n oT]

RESERVEO -• 111

H250 IRQInterrupt Requast Regíster

(FAH; Read/Wrile)

R254 SPHStack Polnter

(FEH; ReadAVrite).

- man - PJJ iHpuT [D, - inao)IROl - PJilHPUTIHQI - Pí| IMPUTIRO3 - TJo IXPUT.SEfllAl 1MPUT

R251 IMRIntorrupt Mask Regintct

(FBH; Read/Wrüe)

R255 SPLSlack Polnler

(FFH; ReddAVrite)

-11ESEHVEO

-1 ENABLEIIMTERRUPTI

SIACK POIHIER LOWEH

Page 109: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

Opcodc Nap"

OpcodoMap

Uw»r lílbbl» (H.x)

B 7 I Í

6.5DEC

R i6.5

RLCR i6,5

INCR I8,0]P

8,5DAR i

10,5POP

R i6,5

COMR i

10/12, 1PUSH

Ri

10,5DECW

6.5RLR I

10,5INCW

R R i6,5

CLHH iG.5

RRC

6,5SHA

R i6.5RRR i

8,5SWAP

R I

6,5DEC

IRi

6.SRLCI B i6,5INC

6,1SRP

IM

S.5DAI R i10,5POPI H i

5,5COM

ISi12/14,1PUSH

I R j10,5

DECWI R i6,5RLI H l

10,5IIÍCW

6,5CLRIRi6,5

RHCI R i6.5

SRAIRi6,5RRI R i8.5

SWAPI H l

6,5ADDU, u6.5

ADCn, 116,5

SUBU, u6,5

SBCti. n6,5OH

6,5AND(l.ii

6,5TCMn.u6.5TMu, u12,0LDE

11,1(13

12,0LDE

ii, luí6,5CP

n, ti

6,5XOR11. TI

12,0LDC

ti, ¡rrj12,0LDC

n , I t t j

6.5ADD

6,5ADCti.ln6.5

SUBM, ¡U

6,5SBCti . In

6,5OR

6.5AMD11,1(3

6,5TCMrt.Iu6,5TM

ri.Iíl18.0

LDEIIii,ltn

18,0LDEI

ln.lin6,5CP

n,Iii6,5

XORil . l r i18,0

LDC!Iil,!rn

18,0LDCI

!(7.IlI|

6,5LD

ti, IM6,5LD

ü [.u

10. SADDR j . R i10.5

ADC

10.5SUBR j . R i10. SSBCR i . R i10.5OR

Hi.íU10,5ANDfli.fli10.5TCMR j . f l i10. STM

R i . R i

10,5CP

R j . K l10,5

XORRi, R i

20,0CALL*

I R R i10,5LD

Ri .R i

10.5ADDt R i . R i

10.5ADCI H i . R i

10,5SUB

I H i . R l10.5SBC

Í R í . R i10,5OR

I R j . R i10.5AND

Ifli .f l i10,5

TCMIHi.Ri

10,5TM

lRi . f l i

10.5CP

I R í . R i10,5XOH

IRi .Hi

10,5LD

I R j . R i10,5LD

Ri . I f l i

10.5ADDH t . l M10.5

ADCR i . I M10,5SUB

R i . l M10.5SBC

R i . I M10.5OR

10.5ANDR í . i M10.5

TCMR i . l M10,5TM

R j . I M

10.5CP

R i . l M10,5XORHi.IM

20,0CALL

DA

¡0.5LD

R i. IM

10.5ADD

I R l . I M10.5ADC

I R l . I M10.5SUB

10,5SBC

IRi . IM10,5 '

" ORI f l j . l M

10.5. AND

I R l . I M10,5

TCMI R l . I M

10,5TM

I R i . I M

10.5CP

IRi . lM10,5XOR

I R i . I M10,5LD

M. x. RI

10,5LD

ti. *. R i

10.5LD

I R l . I M

6L

ii

,5DRÍ

61

ti

'

.5DR I

'

UDIu.

10 SNZRA

'

Ice

1

10.0HRA

-

'

6L

u.

SDIM

12]

ce

10.0PDA

'

6lí

i

5Ci

6.1DI

6.1El

u.o' HET

16,01RET

6,5RCF

6.5SCr

6,5CCF

6.0HOP

R l or n • Dn Adir^t»Hi of n • Src Addr<jt»

S&quonc*:Opcodfl, Firrl Oporand, Socond Opcrand

Notoi Tho blar.i. área» are noi deílnod.

'2-bylfl irulrucllon: Mch cycU oppoari ai o 3-byl» Intlrucilón

Page 110: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

TYPE SK75: 3QUADRUPLE UNE DHlYtR

jV.L'OiS Spcciííeations oí E1A RS-233C

Desmntd 10 bs Inierchangcab'e v/iih MoiorolaMCI 488

Cu rrent- Limited Output ... 10 mA Typícal

power-Off Output Impedance . . . 300 H Mín

Slew Rate Coniro! by Load Capacitor

Flexible Supply Voltags Range

Input Compatible wííh Wost TTL and DTLCircuits

J Ofi N

DUAL.IN-UNE. PACKAGE

(TOP VICW1

¿escríption

The S-"J75i83 ís a monoüthic qusdruple lins driverdesigned :o ínieríbce dala terminal equiprnent wiihdata Communications eauíprniint in contorniancewiih the spRCÍficaiion; of EIA Standard RS-232Cwíih a diodo in series with each supply-^oitageterminal as shown under typical applícaiions. Thedevice ís characterired for opcration from 0=C to

schematic (each driver)

VCC- 1A

poiittvc logíc: Y - AE

FUHCTION TA3LE

mot vsluei mowfi

inal and ín otimí,

absoluta máximum rstings over operating fres-2Ír temperature range {un'ess othervvise noted)

Supply voltage VCQ^. ai (or beíow) 25CC free-aír tempersture (see Notes 1 and 2) 15 VSupply voltcgs VQQ_ at (or be!ow) 25°C free-a!r lemperature tses Notes 1 and 2} —!5 VInpol vollage range . - —15 V to 7 VOuiput volteos range —15 V to 15 VContínuous tota! dissipstion at [or below) 25°C free-alr tsmperature (sae Note 2} 1 WOperotingJree:aír lemperatu.-E range 0°C to 75CCSiorsge tempersiure rangs : —65 C ;o 175~CLead tempersTUre 1/16 inch írom Cuse for 50 ssconds: J cBcV.sge 300 CLead lemperature 1/16 inch írorn case íor 10 s^conrjs: N pockagé 260CC

Page 111: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

TYPE SN75108QUADRÜPLE LWE DRIVERREV1SEDJA-NUAHY 1977

electrical charecierislics over operaíing íree-air temperatura range, Vcc* = 9 V, Vcc(unless otherwíse noted}

PARA/.1ETER

V[^¡ High-Ievel input volis-je

V|{_ Lcwlevel inpui voltagc

VQH High-level outpui voltaje

VQL Low-leveí outout volt3Q«

1|H Hign-levsl rnpui curren:

l|l_ Uowlevat inpui corren!

*OSIH) Snon-circuit ootDUt current ai tiion ¡e^al »

'OSlLl Shon-circutl ou:pui cu/rent ai iow i«vel »

ro Outp^Jt reíiitance, povver off '

!CC+ Supply curren! frorn VGC-Í-

-'.'¿C Supply cunent from VGC—

PQ Total pov ir d:«ípaí¡on

TEST CONDITIONS

V,L-0.8 V,

ñL-3^n

V,H - 1,9 V,

R L -3hn

VGC+ - 9 v,VGC- - -9 vVGO- '3-2 v,Vcc_--13.2 V

VCG- " -9 v

VCC+- 13.2 V,

_™--9 V

M1N JYpT MAX

ISEENOTGa)

i

UMTI

1.9

0 3

6 7

9 10.5

-7 -6

-10.5 -9

V , - 5 V 10

.

V

'

--

V| -0 , -l -1.6 | -~

V] -O.S V. V0 -0 -6 -10 -\7 -A

V, - 1.9 V, VO -0

vcct • o. vcc_ - o,V0 - -2 V to 2 V -

VCG* - 9 v.No load

VGC+- 12 v,No load

VGC+" is v,No load.

TA - 2S*C

VCG- * -9 v.No load

No load

VGC---ÍSV.No load,

TA-25"C

All incun at !.9 V

All inouti ai 0.3 V

All ¡nputsai 1.9 V

All inp'Jts atO.8 V

All ¡nouisat 1.9 V

All ioputs at 0.3 V

All irtpun ai 1.9 V

All inpuii atG.S V

All ¡nouu al 1.9 V

All tr-cuts ai 0.8 V

All inputs at 1.9 V

All Inputi at 0.3 V

VGC+ - 9 v. vcc_ - -9 v,No load

Veo" !2 V, VCC_^ -12 V,

No load

S 10 12 -•-

3QO

15 2Q

A.S 619 25

5.5 7

3-1

\1-•

-13 -17-0.015

-13 -23

-O.01S

-34

-2.5

333

576

TAII typlcjl v»lu« .(. .t TA - 25' C.

"

VOTE -t: Th« al^ebraic convíntion whtr• ih* rnori aoiltlví i\r\i n»pativ«) lírnlt Ii det!;nil*d ti rn**ímum íi ui-ad ¡n thi» djt» ilitci o*

vOli»-j< liv»li onlv, «.a., K —6 V Ií * máximum, lh« lycicil v»lut íi * mor• ntjitlut volcjgs.

r-vitching characíaristícj, VCG+- 9 V, VcC—= ~9 V, TA = 25°C

VLH

'PHL

Propfgj'ío'i delay tims.

Pfouac3iíon dslay time.

low-to-nígh-leve

ii.gh.to-t!)rt.lry«

output

output

rj-m Tranii'.ion time. icw-io-^-sn-Ieveí cutputC

'THL

ITLHITHL

Traniiiion lime, nign-io- ¡Cvj-lcvel

Transilion tim:. !cwto-h<sh-léve¡

Tianiílion lidie, hi^h-lp- lw*.le,el

OO'.OUt

ouiput

-t

5ouipui5

1 '"V~r-(^-i- ^^%^i^,i---É^«rp. i 1>11T T,_, 0~~

Sce

RLs««

- 3 kft.

Figure 1

CL- 15 pF,

- 3 vn 10 7 kn, CL -Fl^jfe 1

2500 PF,

220

TOO"SS~"

¿5

2.5

3=0

175

ico75

uw|T '

. •

"' J

¡ l.U.iur«3

Page 112: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

TYPE SH7S1SSQUADFIUPLE UNE DñIVER

PARAMETER MEASUREMENT INFORMATION

O v

OUTPUT

^°L(SeeNotr B)

O'JTPUT

TEST CIRCUIT VOLTAGE WAVEFORMS

-.-OTE A-, Tht pul»« t^t-w-r • tor. h-i ib* foltov-íns ch*r*cíortrtici: tw - 0.5 pt, PHH - 1 MHl, ZQ " sc n-

B. CL_ Includ-i probt »nd ¡ig ci3oclt»nc».

FIGURE 1-PROPAGAT1ON AND TRANSITION TIMES

TYPICAL CHARACTERISTÍCS

VCH.TACE TRX-tíFER CHAflACTEíMSTICS

lvCC.-'lJV.V¿C---lJV j

•cc.-sv.vcc---ívÜJ__i i ' i s n i

v"cc- - * v. vcc-- -^vT h'

FIGURE 2

(XrmJTCUflHEKT

OCm-jrvOLIAGE

vcc- - f r v }vcc- - -• v—p-

/I

y \ i j/.Uc~I' LCAD LIUE

— 1i -13 -6 — » d 1 11 11

FIGURE3

r oum/T CURRENT

r «

FIGURE*

100 IDOC

F I G U R E S

Page 113: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

TYPE SN75188

QUADRUPLE UNE DRIVER

16

14

10

O0 4

THERMAL INFORMATION

MÁXIMUM SUPPLY VOLTAGEvs

FREE-AIR TEMPERATURE

rom each ouiput to ground)

10 20 30 40 50 60 70 80

TA— Free-Aír Tempera ture— °CFIGURE s

TYPICAL APPLICATION DATA

INPUT FROM

TTLOR DTL*-

1 \ L/

1/4SN75188

i Y— LJ31/4SM751B3

• — i — v— LJ31/4SN751B3

' — T~V—— J rk^l/á SN75183

Vcct-" 12 V

3 V 4^

* í5V -

''*Í i kn 1, !'°

-12 V

OUTPUTTO HTL-0.7 V TO 3.7 V

OUTPUTTO DTL-0.7 V TO 5.7 V

OUTPUTTO HNIL-0.7 TO 10 V

OUTPUT TOMOS-10 VTO 0 V

kn

FIGURE 7-LOGIC TRANSLATOR APPLICATIONS

Diodes placed in series wírh :ha V^ct- ar>á ^CC— 'e5ai v-r" "r=l'í' "the SM7S1B8 in !he fauli condiiion where ihe devíce OUIDUII *'rsíioned (o - 15 V arxí the oower supplies ars at lew wo :3j« anopfovkle lowimperíancs paihsio ground.

VGC"

FIGURE 8-POV/ER SUFPLY PROTECTION TOPOVVER-OFF FAULTCONOITIONS OF

EIA STANDARD RS-232C

Page 114: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

«-1 INTERFACEF! C1RCUÍTS

TYPES SN75189, SN75189A

Q U A D R U P L E UNE RECEIVERSBULLET1N' NO. DL S 7317035. SEPIhMflER 1973

Input Resístanos . . . 3 kH to 7 kft

Input Signal Ranee .. . ±30 V

Fully ¡nterchangeable with MotoíolaMCI489, MC1489A

o Operates From Single 5-V Supply

jchemaíic (each receiver)

Bu¡lt-in Input Hysteresls (Oouble Thresholds)

Responso Control Provides:Input Threshold Shiftínginput Noise Filteríng

Satisfies Bequirementioí ElA RS-232-C

J O R N

DUAL-1N-UNE PACKAGE ITOP V1EW]

VCG

SN75189 SN751B9Am 10 k 2 k .

v»|u*i ihov'n at* nornln»! »nd ln o

2A 2 2Y GNDCONTROL

descríptton

The SN751S9 and SN75189A are monoliíhíc quedruple Une receivers desígned to satisfy the requirements of thestandard ¡nterfsce between data terminal equlpmeni and data communication equípment as defined by ElAStandard RS-232C. A sepárate response control terminal is províded for each receíver. A resistor or a resistor and bíasvoltage can be connect&d between this terminal and ground to shíft the input threshold voltsge levéis. An externalcapacitor can be connected from this terminal to ground lo provide input noise filtering.

óbsolute máximum ratings at 25CC free-air temperatura (unless otherwise noted)

Supply voltage, VCG t565 No'te 1) .- • 10 VInpui voltage - ±30 V

Output current • 20 mAContinuous total dissipation at (or below) 25°C free-aír temperatura (see Note 2) 1 WOperating free-air tsmperature range O C 10 75 CStorage temperature range —65 C to 175 CLesd temperature 1/16 ínch from case for 60 seconds: J pacte age 300 C

Lead temperature 1/16 inch from case for 10 seconds: N package 250 C

Page 115: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

TYPES SN75189, SN75189A

QUADRUPLE UNE RECEIVERS

eléctrica! characteristics over operating free-air temperature range, VCG ~ 5V ± 1%, (unless otherwise notsd)

PARAMETER

Vyj. Posiuve-going threshold volt&ge

V-p_- Kec3tive-(joÍng thfeshold voliagc

VOH Hiph-levet cwtpui volía&e

VQ[_ Low-level txnput valíaos

IjH High-level ínput curren!

I]l_ Low-level ¡nput curront

IQS Shon-cifcuit QUiput currem

IQQ Suppiy current

TEST

FIGURE

I

1

1

1

2

1

3

2

TESTCONDITIONST

V| -0.75 V, 1OH --O.SmA

Inpui upen. IQH 0.5 mA

vl " 3 V, IOL- 10 mA

V, -25 V

V | - 3 V

V| --25V

Vj --3 V

V| - 5 V, Gutpuu open

SN75189

MIN TYPÍ MAX

1 1.5

0.75 1.25

2.6 4 5

2.G 4 6

0.2 0.15

3.6 8.3

0.43

-3.6 -8.3

-0.43 .

-3

20 26

SM751B9A

MIN TYPÍ MAX

1.75 1.9 2.25

0.75 0.97 1.25

2.6 4 5

2.6 4 5

uniT

V

V

V

0.2 0.45 | V

3.6 3.3

0.43

-3.6 -8.3

-0.43

-3

20 26

mA

mA

mA

mA

'Alt cnaraqiermics are measured with ihe response control termina! open.

tAll typical valuei are at Vcc - 5 V.TA ~ 25tC.

switchíng characteristics, VCG = 5 V, TA - 25° C

PARAJ.16TER

JPLH Pfop^oaiion delay lime, low-to-high-leval outnut

'PHL P^opapaiton delay tima, bich-io-lcw-le-vel output

rji_H Transition lime, low-io-hitjh-level output

ry¡-jL Traniilíon lime. high-to-low-Ievel output

TEST

FIGURETESTCONDITIONS

CL- !5pF, RU« 3.9 kíí

CL- iSpF, RI_- 390 fl

CL- 15 pF. RL -3.9 kfl

CL» ISpF, RL«390n

MIN TYP MAX

25 85

25 50

120 175

10 20

UN1T

ru

ns

PARAMETER MEASUREMENT 1NFORMAT!ON§

vT.v,

FIGURE 1-VT^.VT_. VOH,VOL

'ce í* l«tod íar all fourrecelvert limulianeouily

FIGURE 2-l|H. I,L, ICC

VCG

• r RESPONSECONTROL

OPEN

FIGURE 3-I0S

vcc

PULSEGENERATORISerHait Al

rH

our

Ko-Xo

RESPO^SE ~COMTHOL

OPEN •:

PVIT _ 5 HL

- C L - 15 PF

3nt-*j »*- —i r~

TEST CIRCUIT

NOTES: A. Th» pul>* oeniiaiof h»i th« followlno

chirscuriiTici: ZOUI °* 50 Ti, tw - 500 n*.

8. C(_ Includei prob* tnd ¡íg cip*ch«nd-«,

C. A|| dloon *n IN'3064 or tquival.nt.

ITHU—-] [ ~

VOLTAGE WAVEFORMS

í Artov.1 ípdic

FIGURE 4-SV/1TCHING TIMES

Zurrant ínio * i.ímintl Ii i poihiv. vtluo.

Page 116: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

TYPES SN75189, SN75189A

Q U A D R U P L E UNE RECEIVERS

TYPICAL CHARACTERISTICS

SM751S9

VC

VT-

~lv

. ' r*r

\c

ve

T--

IÍ3

'

1 *í

VI-

.-

'

.' \*

RV

VT

c •)1 k

-* V"

ÍVT'

vtxTA

- I V-7S*C

FIGURES

SN751B9ACOTTUTVOLTAGEyi INf-JT VQLTAGE

'\C-S VT- vr. VT-'

nc-

1

-

' 'T* VT-/

vc - -sv

1

va

rvT.

•ríf,

IHI^JT7HRESHOLDVDt.TAGE

FREE-AlHTEMPERATUñE

O 1 0 M j O * O E O 0 0 7 0 0 0

FIGURE?

]HPUTTHRESMCH,D VOU.TAGE

SUffLY VOLT AGE

IVT-

VT_

2 3 4 I t T I B 1 0

VGC—Supc^ v<j»i»0« —v

FIGURES

Page 117: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

•RPES SN751S9, SN75189A.QUADRUPLE UNE RECEÍVERS

TYPICAL CHARACTERISTICS

SN751B9N01SE REJECTION

SN75189ANOISE REJECTION

40 TOO 400 1000 4000 10 OOO

tw—Pulse V/idth—nsFIGURE 9

£<

40 100 4OO 1000 400010000

TW—Pulse Width—nsFIGURE 10

10

8

6

< 4

1 ^c ¿

5 0o

3 —2o. *•c.

j_ -4

-6

-8

INPUTCURRENTvs

INPUT VOLTAGE

VCC = 5 V

- Control open

TA = 25°C

/IX

X

^V

//

,x

//

XX

-25-20-15-10 - 5 0 5 10 15 20 25

V|—Input Voltage—V

FIGURE 11

NOTE 3: Thíi figur» i

OU1PUI lrv«l.

TÍIÉ máximum «mplliud* oí > olng pul** "th»t, n»rtmg frorn lafo volti, wlll nol csut* » ch»no« of

Page 118: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

CQS/R/iOS AnalogMultipíexers/Demuiíiplexers*

lYith Logic-Level Conversión

High-VoltagesTypes (20-Volt Rating}

CD-10518 — Single 8-Channe!CD4052B - Differentia! 4-ChannolCD4053B - Triple 2-Channel

KCA-CD4051B, CD4052B, and CD4053Bjnjlog multiplexers/demulttptexers are digi-u!ly cormolled'analog switches having lowON ¡mpedance and very low QFF leakagecurrent. Control of analog signáis up toJO V pcak-to-peak can be achíeved by digi-ul signa! a'mplitudes of 4.5 to 20 V (ifVDD-VSS = 3 v, a VQD-VEE Of up to 13V can be conlrolled; for VoQ-Vgg leveliMIerences above 13 V, a VDQ-VSS of atl«st 4.5 V Es requíred). For exnmple, ífVDD = +5 V. Vss = O, and Vgg = -13.5 V,jnolog signáis from —13.5 V to +4.5 V can(v controiled by digital ínputs of O to 5 V.Thcse muliiplexer círcuíts dissipate extremelylo\ quiescent power over the full VQQ-VSS*nd VoD-VgE supply-voltage ranges, inde-iiondcnt of the logic sta'te of the controlxignals. When a logic "T" is present at theinhibit input terminal all channels are off.

The CD4Q518 is a single 8-channel multí-nlcxer having three binary control inputs. A,B. and C, and an inhibir input. The threeliinary signáis select 1 of 8 channels to belinned on, and connect one of the 8 inputslo ihe output.

The CD4052B "ts a dfferential 4-channe! muhi-

olcxer having two binary control inputs. Ajnd B, and an inhibíí input. The two binary>nput signáis selcct 1 of 4 pairs of channelslo be tumcd on and connect the analog In-ixiis to the outputs.

The C04053B ¡s 3 triple 2-channel multi-

t^exer having three sepárate digital control"ipms. A, B, and C, and an inhibit input.Each control input selects one of a pair ofchjnnels wliich are connected ¡n a síngle-lolc double-throw configuration,

Ihc CD4051 8, CD4052B, and CD40538 are

'«f>plied in 16-lead ccramic dual-in-lrne pack-J9« (D and Fsulíixes), 16-lead plástic dual-In'ine packagci (E suüix). 16-lead cera-

"ncllüt packaycs (K sulfix), and in chip form

Vfhen theie dcvicm ate Uicd ai dornultlploxerj,'h« "CHAtJNm. IN/OUT" tormlnali aro theoutpuli andllio "COMMON OUT/IN" larminati• re Iho jnputi.

Applications:• Analog and digital multiplextng and demultiplexing

« A/D and D/A conversión « Signal gating

Fea i u ros:• Wide rango of digital and analog lignal

Icvelí; digital 3 to 20 V, analog to

20 Vpa Low ON reilitance: 125 íi (typ.) over 15

Vp.p íignal-iriput ranga for ^D'D'^EÍ- = 15 V

B Hígh OFF rejístance: channel leakage of±100 PA ítyp.) @ VDD-VEE = 18 V

o Logic-Ievel conversión for digital addresjingsignáis of 3 to 20 V {VDr>Vss = 3 K> 20V) to switch analog signáis to 20 V p-p

(VDQ-VEE = 20 V); see introductory text

» Matched switch characterístlcs: RON a

s n (tyP.) for VDO-VEE = 15 v• Very [ow quiescent pov/er dissipation under

under all digítaUcontro! input and supplycondhions: 0.2 pW (typ.) @ Voo-vSS =

10 V

CO4051BrnlnJl A«¡gnm»nt

n Binary address decodíng on chíp

a 5-, 10-, and 15-V parametríc ratings CD-1052B*

» 100% tested for quiescent current at 20 V_ ' Twin,! Auisnwnr

a Máximum inpul current of 1 fiA at-,18 Vover fu|I package tcmpcrature range;IGOnAat 18 V and 25°C

a Meets all requirementj of JEDEC Tentativa• Standard No. 13A, "Standard Specifi catión i

for Description of 'B' Series CMOS Devlcei"

RECOMMENDEDOPERATING COND1TIONS AT TA =25°C (Unluii Othcrwise Specified)

For máximum rcliobility. nominal operating conclítions sliotiltí luí sclcctetl so tlt.Tt operation,isalways widiin the folíowing rongcs. Vjluesshown npply to jll tyiws excapt as notect.

CHARACTER1STIC

Supply-Voltagc Range

(TA = Pulí Packagc-Temp. Range)

Multiplexer S\v¡tch Input_ Current Capabllity*

Output Load Resistance

VDD

_

-

Min.

3

_

100

Max.

18

25

-

Uníti

V

mAíi

* In cril.tm .trniliíjtinm. Ihc rxti'rnjt íoad-tciiiHXcuni-iii m.iv iurliiil,' twih Vjjp and signal-lintcom|nttii'tu\o auoiil df.nvnig VQO cufreniwhi'ri Mviich ciiin-iit fluvsrt muí ihc i .ininiiiiion(Hii- iiiiii'H, Un- wnli,n|i' ilititi .irínsí lie tiidinrolion.il Mviii-h niiiM finí i-iovd OH oí: IcJlcu-liin-d ¡inin HON v.ilm-\i ni fc L CTRlCALCHAHAC1 LHIS1 \KÍÍ CHAUTI Ht VDD cur.IL-llt Will llOiV [ltliuii|>i II; d lili' sivi Ch CuircfílIlowi muí U'riniPi.il II mi ¡li- CIJ405 . li-tminali3 ,lnd 13 on |lx> CD-Hl'j?, ;i'tmiiMlt 4.14, 3od 15on ihr

Page 119: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

CD4051B, CD4052B, CD4053B Types

MÁXIMUM RATINGS,-4úso/L/fc-íWa.f/mt/m Vstuet;DC SUPPLY-VOLTAGE RANGE, NDDl

IVoII»^. -.I.'.ne.,i to Vv¡ ui V£E, «hlch.v*f li mol. o*g*llv.) . ' . . . . . . -0,5 |o +20 V

1MPUT VOLTAGE nANC,E."ÁLL INPUTS -0.5 lo VQD tO.5 V

DC INPUT CURnENt, ANY ONE INPUT . ±10rnA

POWER OISS1PATION PER PACKAGE (?Q\.For TA - ~*0 10 +m°C (PACKAGE TYPE E) 500 mWFot TA " *60 10 '8Í>"C [PACKAGE TYPE EJ . . . . . Ofíl» Unearly j| 12 mW/°C lo 200 mW

FcxTA - -55 10 .|00"C(PACKAGE TYPES D.F.K) 500 mWFot TA - -IDO lo '17Ij"C 1PACKAGE TYPES D. F, K). . . Derste LinMfly Jl 12 mW/°C lo 200 mW

DEVICE DISSIPAT1ON PER OUTPUT TRANSISTOHFOR TA ' FULL PACKAGE-TEMPERATURE RANGE (All PncVa^ Typotl 100 mW

OPEHATING-TEMPEHATUnE RANGE |TA):PACKAGE TYPES D.F. K.H -55io+125°CPAC<AGETYPEE —10 to *85°C

STOHAGE TEMPEHATURE RANGE (Tllg) -65 to-H50°C

LEAD TEMPERATURE (DURING SOLDERING):Al ditiancí 1/lBí 1/32 mch (1.59 ±0.79 nirn) Iforncaie ior lOi rmx ' . . . *265°.C

IhPUT 3 ICFUU Vd.fAGE (V|,l — V

— Typical chxnnat Otl rasiKanca YÍ ¡nputí'tgnal va/toga (al! typat).

Fig. i — Ftinctianal disgrsm of CD40S1B.

X CHANHELS [K/OJT

INPUT 5ICHW, VOLTA1C (V,,) —• VIta.rroi

í/.í — Typíca! channul Oti reiistanca n. ¡nputtunal WJ/taS* fall typas).

1

r CMAUNELS IN/OUT

2 - FuiKtlonoI diagram of C040523.

INPUf 3IGHAL V(X.rJC£ (V,,)— V

/vff.5 — Typlcal channol Ofl rtitttance vt. inpullígnat voltega (aH typeí}.

- Functlonal dt'agfjtn of CD40S3Q./P./ — Typic*! etiannel OfJ r«ii¡lanc« vt, ínpUl

ligiul vottage ¡sil typetí.

Page 120: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

CD4051B, CD4052B, CD4053B Types

CLECTRICAL CHARACTERISTICS

CHARAC-TERISTIC

CONDIT10NS

(V) IV) (V) (V)

LiMITS et Indica t&d T-.mp««u,. (°C>

Viluíi •( — 5Qt+25,+85. spply to G pkgi

-55 -40 +85 + 125»25

Min. TyP. Max.

Unin

SIGNAL INPUTS (V¡,) AND OUTPUTS (V0s)

Qüíesccnt DevíceCurrent, ¡DO

Max.

ON Resístancc0<vis<vDD

RON Ma*-

¿OH Resistance(Beiween AnyTwo Channels)

A RON

OFF ChannelLeakage Curren::

Any ChannelOFF Max.

Al! Channels

OFF (CommonOUT/IN) Max.

Capachance:Input, C;sOutput, Cos

CD4051CD4052CD4053

Fecdthtough,

'-los

Piopagation OelayTime (Sígnal In-pul to Ouiput 10V

JT_

000

000

0

00

000

—5

0

00

000

000

0

00

-5

RL = lokíiCL = 50 pF

tr,tf=20ns

5

1015

20

51015

51015

101520

10

1520

5

51015

51020

100

2000310220

-

-

fi1020

100

21CO

330230

-

-

150

300600

3000

3200520360

-

-

150

300

6003000

3500580

•i 00

-

-

±200*¿500'¿1000'

±200-±500'

±1000*

_

--

-

-

-

___

--

-

.

-

-

__

--

-

-

-

__

--

-

-

-

-

-

-

-

--

-

-

-_

-

-

_

__

-_

-

-

-

0.040.040.04

0.08

470 '180125

10105

±0.01i 0.0!

i 0.01

£0.0110.01¿0.01

5

3018

9

0.2

3015

11

5

1020

100

'2500400280

_

-

¿200*±200'±200*

±200*±200':200'

_

-„

-

-_

¡JA

íí

n

nA

pF

ns

* Detcrmined by mínimum (easible leakage measuremem for autoroatic lesting.

".< 1 (.•.., ,5,'IU I. ,1-,^'tH ( > II'

Ftv.8 - Typicjt OfJ cfitrjctrrisiia forI ot 8 cfitnneti ICD405JBI.

F'tV.9 -. íwireftinj ¡[fQuancy ÍCO-iQSJB).

Fiy, }0 — Typical tSYn¿m¡e aci*-cr aiii'pJtiOnri. iftitchin-j ¡rr-Jurncy ¡CO-3Q52BI.

,7S v VMJ- «MÍ Ho •' T)

U-,O V

-J IV —

14.

ri

1 T

J 'L-,11" °v

o —^i • -10 *

' —

-^

f

*

T

J ^•^» - c *

6 —.,( ••-. .

•^

.L— Jt

J

Fiy.íl — Trpic»! dynamfe povfor dittiptTfonYt. twllching Irt^jiíuncy {CD-Í0538},

vcr . o v

The ADORESS (digital conuol Inpuii) «nd INHIBIT lofilc lovtili v*:"O" - Vgs and "1" - VQQ. The noolou ilgnol (ihroogh tha TG] rmy

iwlfifl Ifom V£E IQ VDO-

Flg.l2— TypIctttiUi vott'fftf.

Page 121: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

CD4051B, CD4052B, CD4053B Types

ELECTRICAL CHARACTeniSTICS (Cont'd)

CHARAC-

TERISTIC

CONDITIONS

v¡,(V)

VEE(VI

vssIV)

VDO(V)

L1MITS »t Indica tútl Tsmpomtura (°C)Vilu«i at -65,+2G,+ 125, ap.ily to D,F,K.H pkgV*1uei al —40.^25,^85, npply to E pkrp

-65 -40 +fl5 + 125425

Mín. Typ. MJX.

Uní»

CONTROL (ADOneSS or 1NH18IT) VG

Input Low

Voltage, V¡¡_

Max.

Input High

Voltage, Vj^

Min.

Input Current,

I|N Max.

PropagationDelay Time:

Addrcss-lo-

Sisnal OUT

(Channcls ONorOFF) See

Rgs.14,15,18

Inhibit-io-SignalOUT(Channcl turn-

ing ON)

Inhibit'io-

Signal OUT

IChannel turn-Ing OFF)

Input

Capacítance, C^

(Any Addresior Inhibir Input)

"VDO

Ihrui kn

VSE-VSSRL*I vn

10 V$s

"|S< 2 ^Aon allOFF

Channels

V! N-O.I8

ir.tf 3 '

RL=IOV- tf =

RL=-30

ir.tf =

510155

1015

18

Oni.Ct^SOpF

000-5

0

000

5

10155

'«n, CL=50pF

20 ni

000

-10

0

000

510155

on,Ct.»SOpFÍOns

C0

0-10

0000

5

101S5

1.534

3.57

11

±0.1

-

-_

-_

-

--

-

~.

±0.1

-

-

---

-

--

-

-

±1

-

-

-

-_

-

-

-

-

-

±1

_

-

- .

--

-

--

-

_

-_

3.57

11

-

-

-

-

--

~

~-

-

-

--

-

• —

-

±10~5

360160120225

360

160120200

20050

70130

5

1,53

4

-

-

~

±0.1

7203202-ÍO

450

720

320240400

450210

160300

7.5

V

M

ni

ni

nj

pF

INPUT STATES

INHlBIT c 0 A"ON" CHANNEUS)

CD-V061B

0

0

0

0

Ü

0

0

0

1

0

(10

0

11]1X

0

0

110

0

1I

X

0

1

0

10

10

1X

0

1

2

3

4

5

6

7

NON 6

CD40S2B

INHlBIT

0

0

0

0

1

G

0

0

1

1X

A

0

' 10

1X

Ox, Oy

ix, iv2x, 2y

3x. 3y

NONE

CD4053B

INHlBIT

0

0

1

Aor Bor C

0

1

X

ax or bx or ex

ay or by or cy

NONE

X = Don't careFíg. 13— TfUlh tabltt.

TUfiN-OMTJME

Fíg. 14 — Wavetonns, channel beingturntxJ ON (fít. • 10 kfl)-

TESTCIRCUITS

Fíg.15 — Wiivetormí, cfíirtntl Itfínyturncd OFF lfíL - 3OQ fU.

rFlff.lS— OFFctianne! í**ír*p# currtnt— any ch»nntl OFF.

Page 122: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

CD4051B, CD4Q52B, CD4053B Types

ÉLECTRICALCHARACTERISTICS (Conl'd)

CHAÍ1ACTERISTIC

frrqucncy RcsponseChannel ON

(SmeWove Input)

ri.ne Wave Response(Disiortion)

r~

Feedihrough(AlICIianñelsOFF)

Signat Crosstalk(Frequency at-40 dS)

Address-or-lnhíbít-

loSígnal Crosstalk

TESTCONDITIONS

V¡,(V)

VDD(V)

.10

RLIkfl)i

VEE - vss,

20loa~=~3dBVjs

2*y5*

5

10

15

10

VEE = VSS,flj = 1 kHz

5* 10 ! iVEE = vss,

20Iog~=-40dBMS

5' 10 iVEE r Vss,

20log— *-4 OdBV¡s

- 10 10#

VEE-O.VSS-O. tr.lf

«20 ns, VG = VDD— Vss (Square Wave)

*

CD4053

Vos ai Common OUT/IN CD4Q52

CD4051

Vos ai Any Channel

CD4053

Vos at Common OUT/IN CD-1052

CD40S1Vos ai Any Channel

Between Any 2 Channels

BetweenScctions

CD4052Only

BetweenAny2Sections

CD4053Onlv

Measured on Common

Measufed on AnyChannel

InPin2,Oui Pin 14

InPín IS.Oui Pin H

LIMITS

TYP1CALVAUUE

30

25

20

60

0.3

0.2

0.12

8

10

128

3

6

10

2.5

6

65

UNITS

MHi

%

MHz

MHz

'mV

(Peak)

1 Pcak'to-peak voltagc symmelrical about VQD —

2

í Both ends of channel

vr£

LJ OUTPUT OUJPUT

n

TESTC1RCU1TS tCont'd)

'DO)"

F4,

.

-

--

1 J —1 í ~

í J —) I —

* J -,

t K) -j

' HCCMOSI "*«

6 - II

I r jo

rWFjg.l? - OFF channel leakaye current

cfttnntlt OFF,

•DO

tD*OSZ C

Píg.l3 — Propagación delay — sódica input to lignal outpul.

~1OpF

l_

-VE£

v¡o—

í"tH

í t.2 S3 »

* 3a zb 117 Kla 9

W. *"« tn.

1

~~r~¡ iRL< íplOf^"

1 1' - rc

vJcLOcXvcE*-

""^s

1 t2 1

J *

* 35 Zfi .1

7 W

a • 3

ihoi

TT — 1n( ? i 10 pM

1»~*vrt' —

vr. cL£>t< vir»— 'JN ^

i t2 S

) í

* 1i Z

* 11

7 O

rm_ **"0 IPV

CD^OSl CD4C63 CD4063

ffyt ;3 _ Pfomgtsion d'liY — ínhíbll tnput to ngntl outpuc.

Page 123: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

CD4051B, CD4052B, CD4053B Types

TESTCIRCUITSlCont'd)

iUEASUIE -í ,-A ov ALL' OAHW£1,S I • 7 CHAMiEL 6)

Fiy. 20 - Input voltaya.

CD4051CCW053

Fíy.2f — Quíeicattt davica current.

OSELE.Y 17030* J_ L

Fíy.22 — Channel ON re¡htanc.tmeaturcmaitt círcult.

r^^SJ

1 . «í 5^ •(

4 • 3: z

T K>

S 9

CD4051CD40S3 r WOTE:

WEASURE 1NPUTSSEQUefiriALLY. TO BOTHVM AHD Vss CO^^^ECTALLU1IUSEO IHFI/IS TOEITHEH VDDOfI Vjj.

'L

CD4052 f"^rr, V"

teipui currsnt.

P'ig.34 — Fttódttirouyh (all r/pai). Fíg.25 — Crosstalk between any two channets fa!l types).

3 v "'• ÍTnAS-iEL I* X [^X> ' OH CT OFF

F¡9.26— Crositálk bfiween cfuali or trlpltti(CD.W52B, CD-I053BI. Ffo.27 - Typfal tlrru-divlíhn ipptxttlori of t/ii CO-Í052B.

Page 124: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

CD4Q51B, CD4052B, CD4053B Types

SPECIAL CONSIDERATIONSIn fipplicjliom wh«re wrpatile pow«f lourcw«e ui*d lo drtve VQD Jf)d 'he signal jnputi.ths VDD curten! tapabitity should excecdVQP/RL. IRu •etteaiveextemal loadl.Thiipfovíiion avoids permanent cufíent flow orchmp acuon on ibe VQQ supply when powerli applied or removed from ihc CD4051B,CD-1052B, or C04053B.When iwitching ífomoneaddreil to anolher,tome of (he ON períodi of the channeíi ofthe mulliplexers wíll ovcrlap momeniarily,v/hich may be obj'eciionable in certain ap-plications, Also when a channel Í£ turnedON or OFF by an address mput, therc ís amomeniary conductíve path from the chan-nel to Vg£, which will dumo some chargeIrom any capacitor connected to the inputor output of the channel. The ínhibii ínput.

turnmg ON * ch»ní>cl will limiUrly dumpwme chatffí lo VE£.The imount oí chargc dump«d u moiilyi [unction oí ihs iignsl Icvcl above VgE.Typicjüy. at VDQ-VEE • 10 V. a ICO PFcapacitor connected lo the mpui or outputof the chJnnel will loie 3'4 % ot lis voliag« atthe momcnt the channel turns ON or OFF.This lo» of vollaoí ii essentially independenloí ihe addrevs or inhtbii iignal traniítiontime, if ihc trjniition lime u less ihan 1-2ps. When the inhibil ngnal tumi a channeiOFF. there h no chuqe dumping to Vgg.Rathef. ihere ¡i a sliqht tiie in the channelvoltage level (65 mV iyp.) due 10 capacitivecoupling from ¡nhrbd mput to channel Jnputor output. Addiesi inputs aho couple somevoltage stcps onto the channel signal levéis.

Dimanffont andpad layotit for CD4051BH.

Page 125: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

CD40518, CD4052B, CD4053B Types

Dimansíonj and pad layout for CO40S2BH.

Kcu.tro»

D¡men¡ion¡ and pad layout for CO40538H,

Dimcniíoní ¡n p^nníheset are ¡n mílllrnotfrí and aredcnved Irom (he bjtic incfi dimcniionut ín(i¡c.i¡fd.Gruí Cndujtiont ate ¡n Mili ¡IO~~3 ¡nch).

rtie phalagrjphsJtidcíinicniíOfti af evch COSMOSctiip represen! a ctitp whnn u u p;iri al the vfjtef,When iht *>aler is cu¡ mía chipi, thc cleavagejnglus Jfe 57 imleJtt ul 30 wtth rapcct to f/)íluce of Ihc chip Tticre/orf, trie naljlcü ctiift 11JCft/J/// 7mili tO. í/mml Urger tn both tíimcntiont.

Page 126: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

8-8IT BUS-COMPATIBLE LATCHES

The MC14597B and MC14598B are 8-bÍi lalches, one addressedwith an internal counter and the olher addressed with an externalbinary address. The 8 laich-outputs are high drive, three-state andbus líne compatible. The drívc capability allows direct applicationswith MPU systems such as the Motorola 6800 family.

With MC1-1597B, a 3-bÍt address counter (clocked oñ the fallingedge of Incrernent} selects the appropriate lalch. The latche's ofthe_M_C14598B are accessed vía the Address pins, AO, Al, and A2.A Full Flag is provided on the MC14597B to indícate íhe positrónof the Address counter.

All 8 outpuls from the latches are avaílable'in parallel whenSnablc is in the low state. Data is entered into a selecíed latchfrom íhe Dala pin when the Strobe h high. Master reset ís avaílableon both parís.

• Sería! Data Input• Thret-State Bus Compatible Parallel Outpuu• Three-State Control Pin (Enable] TTL Compatible Input• Open Drain Full Flag (Múltiple Latch Wire-O Ring)fl Master Reseto Level Shifting Inpuis on All Except Enable« Díode Protectíon — All Inputs• Supply Voltage Range - 3.0 Vdc to 18 Vdco Capable of Driuing TTL Over Rated Temperature Range

With Fanout ai Follows:1 TTL Load

4 LSTTL Loads

MC14597BMG14598B

CMOS MSI(LOW-POWER COMPLEMENTARY MOS)

8-BIT, BUS-COMPATIBLETHREE-STATE LATCHESInterna! Counter — MC14597BSinary Addresi -MC14S98B

LSUFF1XCERAM1C PAC<AGE

CASE 670

PSUFFIXCLASTIC PAC/ÍACE

CASE 6-18

LSUFF1XCEHAMIC PAClíAGE

CASE 726

PSUFFIXPLÁSTIC PACKAGS

CASE 707

ORDERIHO INFORMATION

A Serlos: -SS'C lo +125'CMC14XXXBAL (Ceramfc Psckaga OnlyJ

CSnrios!-JO'C lo + 85-CMCHXXX8CP (Plasllc Pachaga)WCHXXXBCL (Cetam'c Pact-aga)

BLOCK D1AGRAMS

OUTPUTTHUTH TAOLE

Qn • Sitn oí nlh Lien

NC - No Conneciíon

f¡H ASSIGNMENT

Page 127: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

M"C14597B*MC14598BMÁXIMUM RATINGS* [Votlagea Ralerenced lo VS5)

Symbol

VODVln

Vln

VOUt

[ln- 'oul

PDTstq

TL

pnr«m»l«r

DC Supply Voliage

Input Vollaga, Enabls (OC or Tranalenl)

Inpul Vollage, All othof Inpuls (DC or TranalontJ

Outpul Vollage (DC or Ttanalenl)

Inoul or Oulput Current (DC or Trnnslenl), per Pin

Powor DinalpQllort. por Packagef

Slorage Tomperalura

Lead Tamooralure (8-Second Soldorlng)

V.lu*

-0.5 to 4- Ifl.O

-0.5 10 VOQ -*-0.5

-0.5 to VDp +12

-0.5 10 VDO +0.5

£ 10

500

-65 to -M5Q

260

Unli

V

V

V

V

mA

mW

-c*C

Ttils devlco conlalns prolectlon clrcullry loguard agalnst damaga dúo lo hlgh slallcvoltagas or eloclrlc tiolds. However, pracau-tions musí be taken lo avold appllcallons oíany vollage hlgher Iban máximum ratod

voltages to thls nlgh-impedanca clrcult. Forpropar operatlon, V¡n and VOIJ| should baconstralned to the rango Vgg < (V|n or

Voutí " VDD.

Unusfld Inpuls musí always ba tled to an ap-_propriate loglc volttiga level (a.g., ellhar Vgg '

or VOD}- Unused outputs musí be lelt opan.

'Máximum Ratlngs ora thoso valúes beyond V^hlcfi damaga lo !he devlce may occur.

fTempersture Deratlng: Plaallc"P" Package: -12rnWrC ¡rom 65*C lo'aS'CCoramlc "L" Packnge: - 12mW/*C Irom 100'C to 125*C

ELECTRICAL CHARACTERISTICS (Voltagos Relsroncod Lo Vss)

Ch»r»ct»r!«!c

Oulput Vollsge "0" Lovel

v ¡n-vDDO'0

"1" Level

V ¡ n - O o r V D D

Input Voltag»*- — Snobla "0" Level

fV0 -4. Sor 0.5 Vete)

|V0 -S.Oor 1.0 Vdc)

(Vo- 13.5 or 1.5 Vdc)

"1" Luvel

(V0 - 0.5 or 4.5 Vdc)

|VO - 1.0 ar 9.0 Vdc)

(Vn - 1.5or 13.5 Vdíl

Inpul Voltage "0" Level

Oiher Inpuii

(Vo -4.5 orO,5 Vdcl

1VO - 9.0 or 1.0 Vdc)

{V0 - 13.5 or 1.5 Vdc)

"1" Li-val

(V0-0.5or4.5 Vdc)

{V0- 1.0 or 9.0 Vdc)

(V0 - 1-5 or 13.5 Vdc)

Outoui Driva Curf«ni Sourc*

(Fulí-SInV Onlv)

(VQH " 4-fl vdc'(VOH -9.5 Vdc)

|VOH- 13.5 Vdc)

!VOL "°-4 Vdc' sí(ltt(VOL-G.SVdc)

(VOL- 1.5Vdcl

Inpui Current (AL Ocvícíí

IOPUI Cuffent (CL/CP OÍTVÍCB)

Thf«-Si»ta Leskags Current

(ALDsvice)

(CL/CP Oevlcí)

Input C>P»ciur>c«lvin - o)

Qui»ic*nt Curront (ALDsvico)

(Per PacVsfle)

Quí»«;»nl Cufrtnt ICL/CP QCTVÍCB)

{Per Pock.ao«)

-•Tulol Supply Curronl al an

Exlernol Load Cacacllance

Ot 130 pF

Symbol

VOL

VOH

VIL

VIH

VIL

VIH

'OH

IOL

l¡n

l¡n

ITL

C¡n

!OD

IOD

IT

VDOVdc

5.010

15

5,0

10

15

5.0

10

15

5.0

10

15

5.01015

5.01015

5.01015

5.0

10

15

15

15

1515

~

5.0

1015

S.O1015

5,0

1015

TW

Min

-

4.95

9.95

14.95

-

2.06.0

10

-

3.57.0

11

-1.0

1.6

-

-

-

— ;

_

-

M»x •

0.05

0.05

0.05

-

0.8

1.62.4

-

1.53.04.0

-

-

-

i 0.1

10.3

¡0.1

±1.0

~

5.0

• 10

20

104080

25°C

Mín

-

4.95

9.95

14.95

. -

2.0

6.0

10

3.5

7.011

-1.0

1.6

-

-

-

-

-

Typ *0

0

0

6.010

15

1.1

2.2

3.4

1.9

3.r4.3

2.25

4.50

6.75

2.75

5.50

8.25

-2.0

-S.O

-12

3,2

6.0

12

1 0.00001

lO.OOOQl

íO.OQOOl

lO.OOOOl

5.0

0.005

0.0100.015

0.0050.010

0.015

M»x

0.05

' 0.05

0.05

-

0.8

1.6

2.4

-

1.53.04.0

-

-

-

iO.1

iQ.3

10.1

ti. 0

7.5

5.0

10

20

2040SO

Th¡gh*

Min

-

4.95

9.95

14.95

-

2.0

6.0

10

-

3.57.0

11

-1.0

1.6

-

-

-

~"

-

-

M»x

0.05

0.05

0.05

-

0.8

1.62.4

-

1.53.04.0

-

-

-

t1.0

tl.O

*3.0

17.5

~

150

300600

150300

600

IT- (2.0)íA/kHi)f -HODIT- (4.0MA/kHz)f -MODIT - (e.OíiA/kHijf -HDO

.UnitVdc

Vdc

Vdc

Vdc

Vdc

Vdc .

mAdc

mAdc

MAdc

nAdcjjAdc

PF

jiAdc

nAdc

nAdc

"T|OW- -55°C !or AL Dev¡c«,-40°C íor CL/CP D*rvíc«.

Thi0K - +1 2S°C for AL D«vle«, + 85°C for CL/CP D*vk..

** Thii loimulm ni"0" ni. [or th. typlRii clin[íiclntl«|Itn only al ?6

Inlotidod >i an [ndlcnllon oí 10* IC's poisnllal pitilormanco.

Page 128: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

MC145978*iViC14598B

SWtTCHING CHARACTERISTICS* |TA « 25°C, CL = 130 PF + 1 TTU Load)

Ch»r*ct»r1itle

Ouiput RIi* »nd F*!l Timí

<TLH- 1THL - tO.5 ni/pF) CL +35 ni

ÍTLH. mi u - (0.2 ni/pFict *-2s m'TLH-tTHL - (0.16 ni/pFlCL + 20 ni

PropeqMlon Drlay Timí

En*bla lo OuipiJl

Sirob» to Output

Strobí toFúll 1MC14597B only)

Rwst to Outpui

PulttWidth

En*bl«

Strob*

Increment (MC14597B only)

Rfiet

S«tup T!rn«

Dati

Addran (MCI 45988 oolv).

lncrBm»nt (MC14597B only)

Hold Tlm*

D»U

Addfsn (MC1 45988 only)

Bes i RomovnlTlma

SYmbol

'TLH-tTHL

'PLH-1PHL

V;L

«w

«h

'rem

VDDVdc

5.010

15

5.0

1015

5.0

1015

5.01015

5.010

15

5.010

15

5.010

15

5.0

1015

5.0

1015

5.01015

5.010

15

5.0

1015

5.0

10

15

5.010

15

5.0

10

15

Mín

-

-

-

-

-

320

240

160

200100

80

200

100

80

300

160IOO

1005035

2CO100

70

AOO2OO

170

100

50

35

10050

35

20

20

20

All Typ»*

Typ*

100

5040

160

125

100

200

IOO

ao200

100eo17590

70

160

120

80

100

50 '40

100

50

10

150

8050

50

2520

IDO50

35

200IOO

85

50

25

20

50

25

20

-25-15-10

M»x

200100. .

80

32O

•250

200

•100

200160

•400

200160

350180

140

-

:~

-

-

-

-

;

-

Unit

ni

ni

ni

ni

ni

na

Page 129: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

lncr»rn»nt 7 Q—

MC14597B TIMING DIAGRAMS

07 [1nt.rn»M

twu

• 1.a V wlih VDD - 5.0 V

NOTES: 1. Hl7h-!mP»dtoc» outpui «•(• (»oolh»f d«vlc« contfoli bu»),

2, "Füt«t In Hlgh «t»t«.

Page 130: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

MCÍ4597B«MC14598B

MCM5988 FUNCTION DtAGRAM

• 1.4 V w!th VDO - 5.0 V.

NOTES 1. H¡oh-lmp.iJ»nc. ouiput nal» [»nc2. Outout Load'» lor MCMS97B.

Page 131: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

MC14597B-MC14598B

LATCH TRUTH TABLE

Eifob*

[ °1

X

R«t«

1

1

0

Addr»«»d

L.lch

Data

0

Othor

L»tch«

*

0

jí ín state oí latch.

l'Oon'l cate

TflUTH TABLE FOR MC14S978

X - Don't care

]ncr»mant

— L_

_J —X

X

X

En.bl»

X

X -

10

1

Rwei

1

1

0

1

1

Addrmí

Counler

Count Up

No Ctiange

Retel to 2ero

No Change

HatADOHESS 7

Full

-

- '

Sel 10 One

Sel to Onc

To Zero on

Falling Hdge

olSTHOBE

Twt Lo»dAll Outputi

Dn O-

Otcuil diagrami external lo or containing Motorola productit iixluded ai a meanj oí illusiralion only. Complete miormaiion

wllicitil for conitruction purposes may not be lully itlustrated.

any tícense under the D3tenl righis of Motorola or otheri.The jnformalion contalncd hírein n lor t¡uid.Tnce oolv. with no

. wananiy oí any type, expresíed ot implied. Motorola /eierveí tho

Xllhouiíti the intormation herein hai bee" caretully checked and n nghi 10 maVe any changps !o ihe informatíon and the producid)

Witvcd [o tic reliable, Moiorola auum« no feíponsibilrty (or lo whích the Information appliei and lo discontinué manufacture

i ai n es nol c n v e to the purchaier of ihe producid) a! any time.,

. Inlormalion herein does nol convey to the purchaier of ihe producid) a! any time.

Page 132: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

Voitage Comparaton

LM139/LM239/LM339, LM139A/LM239A/LM339A, LM2901,LM3302 low power low offset voltage quad comparators

genera! description

The LM139 serles consists of four independen!precisión voltaqc comparators with nn of fset volt--age specHication os low as 2 mV max for all fourcomparators. These \vcre dcsígned spccifically toopérate from a single power supply over a widerange of voltages. Operation from splít powersuppües ¡s also possible and the low power supplycurrcnt draín is independen! of the mngnitude ofthe power supply voltage. Thesc comparators alsohave a uníque characterístíc in that ihe ihputcommon-modo voltage range includcs ground,even though opcrated from a single power supplyvoltage.

Application áreas include limit comparators, simpleonalog to digital convarters; pulse, squarcwave andtime delay generators; wide range VCO; MOS clocktimcrs; mullivibrators and high voltage digital logícgales. The LM139 series was designed to directlyinterface with TTL and CMOS, When operatcdfrom both plus and minus power supplies, theywill directly interface vvith MOS logic— vvhere thelow power drain of the LM339 ¡s a distinct advan-toge over standard comparators. '

advantages . -a High precisión comparatorso Reduced Vos dríft over temperature

• Eliminares need íor dual supplies

B Allows scnsing near gnd« Compalible with all forms of logicH Power drain suitable íor baiicry operatíon

features

B Wide single supply voltage range or dual sup-pliesLM139 series, 2 VDC t°36 VQC or

' LM139A series, LM2901 ±1 VQC to rlS VDC

LM3302 • 2VD C:o28V0Cor±i VDC t° iii VDC

• Very low supply currcnt drain (0.8 mA} —independent of supply voltage (2 mW/cornpara-tor at +5 VDC)

» Low ínput biasíng current 25 nA" Low input of fset current ±5 nA

and offset voltage ±3 mVH Input common-mode voltage range includes gndn Dífíerential input voltage range equal to the

power supply voltage«" Lov/ output 250 mV at 4 mA

saturation voltage

Output voltage-compatible with TTL,ECL, MOS and CMOS .logic systems

DTL,

schematic and connection diagrarns Oual-ln-Lina and Fíat Packaga

r ^typica! applications (v+ = 5.0 voc)

Ordar Number LM133D, LM139AD, Ordor Numbor LM139J, LM139AJ,LM239D or LM23QAD LM239J, LM239AJ, LM339J.

S«8 PKkno« 1 LM339AJ. LM2901J or LM3302J

Ordftr Number LM139F, LM139AF, Ordor Numbor LM339N, LM333AN.LM239F or LM239AF LM29OKJ or LM3302N

Sea Pockapa 4 Sen Pocks^o 22

Üailc Comparator Dflvíng CMOS Drivirvj TTL

b 29

Page 133: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

• L

M1

39

/LM

23

9/L

M3

39

, L

M1

39

A/L

M2

39

A/L

M3

39

A,

LM

2901,

LM

33

02

ab

soiu

te m

áxim

um

-ra

tin

gs

LM

13

9/L

M2

3S

/LM

33

9

LM

13

9A

/LM

23

9A

/LM

33

9A

LM

2001

Supply

Vo

ltlS

*. V

"

Oit

'ric

iUií

I In

pul

V&

tu$

«

Po

wjt D

.uip

JIio

n {

Non

1)

Moltí

rtJ

OIP

FU

I P

Jf*

Ou

ttw

l Sh

on

-Occ

ult

lo G

ND

. (N

on

2)

Input

Cu

rrcn

l (V

jf;

< -

0.3

VQ

C). (

N°'

» 3

}Q

pff

inn

ij T

tnip

efU

ur*

flir

if*

LM

33

9A

LM

33D

A

LV

.139

AS

lofJ

Q*

Tím

jXfi

lufe

R>r

>Qt

Ltid

Tím

pít

ítb

tt I

SoW

efin

g,

10 lícondi)

ele

ctri

cal

cha

ract

eri

stic

s

570

mW

900

mW

800

mW

CofU

inuoui

50 m

A

0"C

10

t70™

C-2

5"C

tD-t

25

aC

-5S

DC

Ho

+1

2S

:'C

-65

°Clo

-tl5

0°C

300°C

2S

VDC

-0.3

VD

C 1

0+

2

570

mW

Contin

uout

SO

mA

-'40°C

(o

-fS

G'

-65

C

to-U

SO

C

. •

Inpuí

Qtt

ut

VolU

fl*

Input

BU

iCu

rnn

l

Inpji O

Ht*

l C

jfft

nt

Input

Com

mon

-Mo(

í« V

olli

o*

Sup

;Jy

Cw

i«nt

Volta

o*

Gai

n

-

U^S

^lR

.vpo^T

,™

R«ponv.

TiíM

Outp

ul

Sin

V; C

urr

tnt

Sjru

fjíkw

i V

olt*

;*

lpM

t(.*

»ti«

iCu

r.M

t

\A

• 2

5'C

. (N

oK 9

)

I|N|+

) D(

I|N{-

) w't

n O

utpu

t in

Lin

íii

Rir>

c«. T

A '

25

°C, (N

on 6

)

1|N

(M-'IN

H.T

A-2

I¡'C

TA

• -

S'C

, (N

on 6

)

í\\_

• "

on

all

Co

mp

ifít

ori

.TA "

25 C

Rf-.V

* -

30

V.T

A-2

5*C

RL

^lS

kn

.V^

-lS

Vo

ctT

o

Suppon

L=í

5« V

Q S

win

g), T

A '

25

*C

V|f

j -

TT

L L

ogic

Sw

log.

VR

EF "

TA -

25'

c

L's

vD

C.R

L-S

.Ua

TA '

25

'C.

(Not

e 7)

V|N

HS

1V

0C

.V|N

W-*

0.

Vo

S '.

5 V

OC

.TA

- 25'c

¡''"'"'

T^c"0' '•

n.^

oc-^N

t-ro.

LM

129A

MIN

T

YP

M

AX

¿1.0

12

.0

25-

100

±3.0

±2

5

0 V

+-1.

B

0.8

2.0

•* 60

200

-

300

1.3

6.0

16 250

400

0.1

LM22

9A, L

M33

9A

MIN

T

YP

. MA

X

i 1.

0

i2.0

•'

25

-250

.±5.

0 15

0

V-1

.6

0.8

2 0

50

200

300

. 1.3

6.0

16 250

400

0.1

LM13

9

M!N

T

YP

M

AX

12.0

i5.0

25

100

13.0

125

0 *

V'-l.S

0.8

2.0

• •

200

300

1.3

'

6.0

16

- 25

0 40

0

0.1.

LM23

9, L

M33

9

MIN

T

YP

M

AX

12.0 ±5.0

25

250

15.0

150

0 t

. V

+-1.

B

0.8

2J3

2CO

300

'

1.3

6.0

16 2SO

-ÍO

O

0.1

LM

2901

.MIN

T

YP

M

AX

12.0 17.0

25

2£0

. -

±5

ISO

0

V*-

1.5

0.3

1.0

1

2.5

25

100

300

1.3

6.0

16

WO

0.1

L.M

3302

MIN

T

YP

M

AX

13

120

25

5C

O

-

13

t)Ü

O

0

Vf-

l.S

0^

-2

2

30

2CO

U

2.0

J6 .

'•

. 250

500

0.1

UN

ITS

mV

'DC

nA

DC

«AO

C

VDC

rnA

oc

mA

DC

V/m

V ni

V

•nA

QC

mV

DC

nA

DC

Page 134: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

e te

ct r

ica

/ ch

ara

cte

rístí

cs

fco

n't

j

PA

RA

MS

TER

Inpu

t Q

üwt V

olti

j*

Inpjt

Cf(

i*t C

uuin

t

lopu

t B

Ui C

urftn

t

Inpu

t C

omm

oo-M

ixJt

Vol

t»9«

SJt

unito

n V

olt*

?*

Out

pjt

l_t*X

»5*

Cur

ient

Oirf

cfm

ii»! I

nput

Volt*

}*

CO

HD

IT10

NS

|Not

e9)

'lNI+

1 ~

'|N{"

)

'iNt*

) Of 'lN

(-) w

'1'1

Out

put

¡nLi

near

Rin

g*

VIN

(-]^ '

VD

C. V

|N[*

>| -

0,

VIN

(']> ' V

DC

.VIN

I-I-O

.v

0 •

30 V

DC

K(»P

aii v

'ifj'i

> o

VDC

l°r v~.

LM13

9A

MIN

T

YP

M

AX

4.0

±100 300

0 V

+-2

.0

700

t.O

LM23

SA

, LM

339A

MIN

TY

P

MA

X

4.0

ÍI50

400

0 V

^-2.

0

700

1,0 V+

LM13

9

MIN

TY

P

MA

X

9.0

1100 30

0

0 •

V*-

2.0

700

1.0

36

LM23

0, L

M33

9

MIN

T

YP

M

AX

9.0

1150 400

0

V*-

2.0

. '

. 700

1.0

36

UM

2D01

MIN

T

YP

M

AX

9 15

50

200

200

500

0

V*-

2.0

400

700

1.0

0

V*

Lh',3

302

MIN

T

YP

M

AX

. « 30

0

1000

0

V*-

3.0

700

1.0

vcc

UN

ITS

mV

OC

"AD

C

°AD

C

VDC

mv

oc

"AD

C

VDC

Not

» 1;

F

or o

pxra

iing

at

high

tem

pera

ture

s, t

he L

M339/L

M339A

, LM

2901

, LM

3302

mus

t be

der

ated

bas

cd o

n a

125°

C m

áxim

um ju

nct

ion

tem

pera

ture

ond

a ih

erm

al r

esís

tartc

e of

175

° C/W

whi

ch a

pplic

i fo

rth

í de

vice

¡ol

dere

d i

n a

prin

ted

círc

uít

boar

d, o

pcra

tíng

in a

stil

l aí

r am

bíen

t. T

ho L

M23

9 an

d LM

139

mus

t be

der

at&

d ba

sed

on a

150

°C m

áxim

um ¡

unct

ion

tem

pera

tura

. The

lo

wb

ías

díss

ípat

íon

and

tha

"ON

-O

FF

" ch

arac

tetis

tic o

í th

e ou

tput

s ke

eps

the

chip

dis

sipa

tlon

very

sm

all

(PQ <

100

mW

), p

rovl

ded

tho

ou

tpu

t tr

ansi

s;or

s ar

e al

low

cd t

o sa

túra

te.

Not

a 2:

S

hort

cir

cuít

s (r

om t

he o

utpu

t to

V+ c

an c

ause

exc

e;si

ve h

catin

g ar

sd e

venl

ua!

dest

ruct

ion.

The

máx

imum

ou

tpu

t cu

rren

t is

app

roxi

mat

ety

20 m

A i

ndep

ende

n! o

f th

e m

agni

tuda

of

V*"

.

f.'ot

o 3:

Th

ís I

nput

d-r

rem

wtl

l on

ty e

xíst

\vh

on t

he v

oltD

ge a

t an

y of

the

ino

ut l

eads

is

drív

en n

egat

ive.

It i

s dú

o lo

iho

col

lect

or-b

osc

¡unc

tion

of

the

input

PN

P tr

ansi

stor

s b«om

ing

for

war

d bi

ased

and

the

reby

actin

g ai

inpu

t dí

od«

clat

nps.

In

addi

tíon

to t

his

diod

a ac

tion,

iher

e is

ols

o la

tern

l NP

N p

aras

itic

tran

sist

or a

ctio

n on

the

IC

chí

p. T

hís

tran

sist

or a

cllo

n ca

n ca

use

the

ou

tpu

l vo

llag

oi o

i th

o co

mpa

rato

tí lo

go

to t

hsV

* vo

!tac/

e le

ve!

!or

10 g

roun

d fo

r a

larg

e ov

erdr

ive)

for

the

tim

e d

urat

ion

Ihat

an

inpu

t ís

driv

en n

egat

iva.

Thi

s Is

not

des

truc

tiva

and

norm

al o

utp

ut

stai

es w

itl r

e-es

tabl

íih \v

hen

the

inpui v

olta

je, w

hich

was

neg

a-tiv

e, n

csin

ret

urní

to

a va

lué

greo

ter

than

-0,3

VQ

Q.

Not

e 4

: Th

es«

spec

iíica

tions

app

ly

for

V+ -

5

VQ

C a

nd -

55°C

< T

A <

+12

5DC

, un

less

bth

erw

¡;e

sta

ted.

With

tha

LM

23

9/L

M2

39

A,

all

tom

pera

ture

spe

cific

atio

ns a

re li

mite

d t

o -

25°C

< T

A <

-»-8

5°C

, th

«LV

.339

/LM

339A

tem

pera

tun;

spe

cific

atío

ns a

re lim

ited

to

0aC <

TA <

-*-7

0°C

. an

d th

e LM

2901

, LM

3302

tem

pera

tura

ran

ga Í

s—ÍO

°C <

TA

¿ +

85°C

.N

'ot»

5:

The

dir

ect

ion

of t

he inp

ut c

urre

nt Í

s ou

t of

the

IC

dua

to

tha

PN

P in

put

stag

e. T

his

curr

ent

is e

ssen

tially

con

stan

!, in

depe

nden

! of

the

stat

e of

the

ou

tpu

t so

no

load

ing

chan

go e

xist

s on

tha

rel

wen

co o

cin

put

lines

.N

ote

6:

The

input

com

mon

-mod

e vo

ltage

or

eith

er I

nput

agn

al v

olta

go s

houl

d noi b

e al

low

ed lo

go

nega

tive

by m

ore

than

0.3

V.

The

upp

er e

nd o

f th

e co

mm

on-m

ode

volta

ge r

anga

ii/V

*" —

1.5V

, but

eld

iero

r both

¡nputi

can

co t

o -*

30 V

QC

wít

ho

ui d

amag

c.N

ota

7:

The

rtip

on«

tim

e ip

ecifi

ed is

for

a.10

0 m

V inpui s

iep

with

5 m

V o

verd

rive.

Fof

¡ar

ger

over

driv

e si

gnái

s 30

0 ns

can

be

obia

ined

, sea

typ

ícal

por

form

ance

cha

ract

eris

tics

sect

ion.

Hotí

8:

Pos

itive

exc

ursi

ons

of ¡

nput

vol

tagd

rna

y ex

ceod

the

pow

er s

uppl

y le

vel.

As

long

as

tria

olh

er v

olta

ge r

emai

ns w

íthin

the

com

mon

-mod

o ra

ngc,

the

com

pora

tor w

ill p

roví

de a

pro

por

ou

tpu

t st

ale.

Tha

!o-/v

inpui v

olia

ge s

tate

muit

not

be le

ss t

han—

0.3

VQ

C (

°r 0

.3 V

DC

'ow

tn

e m

agni

tude

the

nega

tive

pow

er s

uppl

y, ¡

f us

ed¡.

Not

» 9

: A

t o

ulo

ut

swiic

h poln

t, V

Q a

1.4

VQ

Q,

Rg

- O

n w

ith V

+ f

rom

5 V

Qc;

an

d o

ve

r th

a íu

ll in

put

com

mon

-mod

a ra

ngo

(O V

QC

I0 V

^-1

.5

VD

C).

Not

e 10

: F

of inpui

sign

áis

that

exc

eed

V(;c.

onl

y th

e ov

erdr

iven

com

pafa

tor

U a

ffec

ted.

With

a B

V s

uppl

y, V

JN s

houl

d be

lim

íted

to

25V

msx

, an

d a

Üm

ltlng

res

ínor

ihould

be

uied

on

all í

nput

s th

at m

íght

eucc

td t

he p

outiv

e su

pply

.

Page 135: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

al performance ch;iraCterÍStÍCS LM130/LM:.39/LM330, LM139A/LM239A/LM33GA, LM3302

Su|>|lly Curren! Input Curronl Oulput Satur.ition Voilag*

io to 30V'-SUFTLYVOLTACEWcx:)

0.01 0.1 U 10 100

Ríiponsa Tima for VariouiInpui Overdrivaí — Negaliv»Transttion

u

1 «

s_ °

•20

r

nV'tis

HO m

1

_

/ • IfiFUTOVtflDHIVE

„ .. >j~*~|., _

i ri "f

r

j ^. í1 I! IA i

o o.s i.a i.:

Responso Tima lor VarioüiInpul Qwardriveí — Poiítív*Transí lian

0,5 l.o 1,5 1.1

TIME U«)

typical performance characteristics LM290T

Supply Currant Input Curren! Ouiput Saiuration Volt*)»

. 1 0 ¡a -ja

V.SUWLY VOLIACtiVcx:)

o.oi 0.1 t 10 loa

lo.QUTPUTSINXCURñENÍ (rnA) '

Reiponw Time lor VaflouiInpul Ovofdfív&i—Ntgattv»Traniiiian

Responsa Tima lor VarlouiInput Ovordríveí—Poiíllv»Transíllon

S 3 m V • 1HÍUT OVtaQRIVE

ÍOmV

-Pi-l_tODmV

br^-dq-f

-,—1__

I 5 1 I I 1 t M

T I W E Uml

Page 136: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

application hínts

The LM139 series are hígh gaín, wide bandwidthdcvices which, likc most comparators, can easilyoscillate if ihe output lead ís ¡nadverteruly allowcdto capacitivety couple to the inpuis via straycapacitnnce. This shows up only during the ouiputvolt age transítion intervals as ihe comparaior chan-ges states. Power supply bypassíng is not requíredlo solve íhís pi'oblem. Standard PC boord layoutis helpfu] as it reduces stray input-output coupling.Reducing the input resistors to < 10 kil reducesthe [eedback signal levéis and finally, adding evena small amount (1 to 10 mV) of positive feedback(hysteresis) causes such a rapid transitíon thatoscillations due to stray feedback are not possible.Símpiy socketing the IC and altachíng resistors tothe píns will cause inpul-output oscillations duringthe small transition intcrvals uniess hysteresis isused. If the input signal Is a pulse waveform, withreíatively fast rise and fal! times, hysteresis is notrequired.

AU pins of any unused comparators should begrounded.

The bias netvvork of the LM139 series establishes adraín current which is independent oí the magni-tude of the power supply voltage over the rangeof from 2 VDC to 30 Voc,

It Ís usuálly unnecessary to use a bypass capacitor •across the power supply line. ' .

The differential input voltage may be largcr ihanV+ withoutdamaging the device. Protección shouldt>e provided to prcvent the input votUges fromgoing ncgative more than -0.3 VDC (al 25°C). Aninpui clamp diodc can be uscd as shown ¡n theapplications section.

The output of ihe LM139 sorics is the uncommítted.collector of a grounded-cmitter NPN output tran-sistor. Many collectors can be tíed logcthcr toprovidc an output OR'ing function. An outputpull-up resistor can be connected to any availoblepower supply voltage wiihin the permitted supply

.voltage range and there is no restriction on thisvoltage due to the magnitude of ihe voltage whichis applied to the V1" terminal of the LM139Apackage. The output can also be used'as a simpleSPST switch to ground (when a pull-up resistor isnol used). The amount of current which theoutput device can sink Ís límited by the driveavaüabie (which is independent of V"1") and ihe jíof this device. When the máximum current limitis reached (approxímately 16 mA), the outputtransistor will come out of saturation and theoutput voltage will rise very rapidly. The outputsaturation voltage is íimited bv the approximatelyGOH rMl of the output transistor. The low offsetvoltage of the output transistor (1 mV) allowsthe output to clamp essentially to ground levelfor small load currents.

typícal applications (v"í"=i5VDC)

íOns-Shol Multivihraiof 8t<St«bli Multivibrulof

Page 137: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

typicn! appl icat ions (con' t ) ( V * « 1 5 V O C ' |

On«-Shol Multivibrator with tnpui Lock Oul Largo Fan-in AND Gala

ORIn<j tha Outputi

Tima Delay Go

Page 138: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

typícal applications (con't) (v+"5vo c)

Non-Invetling Comparator wHh Hyslereiíi Invorting Compáralos with

Comparíng Input Voltagesof Opposite Polarity

Basic Comparaior Ouipul Sirobing

_n_r

Two-Decada Hígh-Frequency VCO

';J~LTL

.1

Lltnll Cryüal Conuollad OicilUlo*

Page 139: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

lypical appl icat ions (con't) (v1 - 5 VDCI

T

Lo\ FrequarKY Op Amp LOW Frequancy Op Amp

|V0 -OV (orVjf.] - OV)

Transducór Ampüf ¡er

Uow Frcquervcy Op Amp with Olfsal Adjust Zero Crossing Detector (Single Pov/er Supply)

spllt-suppiy applications and

MOS Clock Ddv«r Compjralor Wílh * Nsgatlvs fiotor*nc«

Page 140: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

D C I N P U T

10-32 VOLT DCORAC

ModelInput Line Voltage— MáximumInputVoliage Range

Inpul Currenl at Max. Une

Input allowed íor No Output¡solation lnput~To~Output

Output Transistor

Outpul CurrentOulpul Leakage~30 VDC— no ¡nput

Outpul Voilage Drop

Logic Supply Voltage (Vcc)

Logic Supply Current—at nominal logic voltage (5 VDC)

Input Resistance(Rl ¡n Schematic Diagram)

Control Resistance(Re in Schematic Diagram)

1DC5P

32 VDC/AC

10-32 VDC/AC

25 ma

1 ma (3 V)

4000 Vrms

30 V Breakdown

50 ma

100 microamps max.

.4 V al 50 ma

4.5 to 6

22 ma

IKohms

220ohms.

2:o

ADDmONAL SPECIFICAT1ONSCompatible with Opto 22 output mod-ules íorload status indication (outpulsmay drive ¡nputs).

rnT~

Turn-onTime: 5 millisecondsmáximum

Turn-off Time: 5 millisecondsmáximum

Operating AmbíentTemperatuie:-30°C lo +70°C

oc

rnV)

60UIVALE1JTCIRCUIT ÜNLY

Page 141: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

D C O U T P U T

60 VOLT '

Modeí ODC5PUne Voltage-Maximum 60 VDC

Operating Vollage Range . 5 to 60 VDC

Currenl Raling—at 45:C 3 ampsat 70:C Ambient 2 amps

1 Second Surge 5 arnps

Output Voltage Drop 1.6 max.-Off-slate Leakage at máximum voltage 1 ma

Isolation Voltage—Inpul-To-Output _ 4000 Vrms

Control P¡ck-Up Voltage 2.5 VDC

Control Drop-Out Voltage 1 VDCControl Voltage Range 2.5 to 8 VDC

Conírol Resistance(Re In Schematic Diagram) 220 ohms

Control Input Current at nominalcontrol voltage (5 VDC) 18 ma

O

O

•z.

•z.

X

o

o•z.

ADDIT10NAL SPECIFICATIONSCompatible v/ith Opto 22 input mod-ules for load status indication (outputsmay drive inputs),Direcíly compatible wilh PÍA type ICs(6821, 6522, 8255A as typica!}, ¡.e.,buífering not required because the PÍAwill easily sink 12 ma if Vut is allowedto be more Iban .4 volts. VMI is unim-portant forl/O module operation.

Turn-onTime:lOO microsecondsmáximum

Turn-off Time; 750 microsecondsmáximumOperating Ambient Temperatura:-30=C to +70CC

*COMMUTATING DIODE

Musí be useoon ií)ducii«e loads

EOUIVALEHT CinCUIT ONUY

Page 142: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

A C ! N" P U T

120 VOLT ACORDÓ

ModelInput Une Vollage—NominalInput Voltage RangaInpuí Currenl at Max. Une

Input Alíowed for No OutputIsolation Input-To-OutputOutpul Transistor

Output Current

Outpul Leakage—30 VDC—no ¡nput

Outpul Voltage DropLogíc Supply Voltage (Vcc)

Logic Supply Current—al nomina! logic voltage (5 VDC)

Input Resistance(Rl in Schemalic Diagram)

Control Resistance(Re in Schematic Diagram)

ADDITIOMAL SPECIF1CATIONSCompatible wíth Opto 22 output mod-ules for load status indication (ouiputsmay drive inputs).

Turn-onTime: 20 míllisecondsmáximum

Turn-off Time: 20 millisecondsmáximumOperating AmbíentTemperature:-30°C lo +70°C

IAC5P

120 VAC/DC

90-140 VAC/DC

11 ma1 ma (16 V)

4000 Vrms

30 V Breakdown50 ma100 rnicroamps max.

.4Val 50 ma4.5 to 6

22 ma

14K ohms . •

220 ohms

O

O

C

AC/DCIHPUT

o-VAC OR voc

f '"^OUTPUT.

\LOGICCNDlCOMMONt

..LEQUIVAL E NTCIRCUIT ONLY

Page 143: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

A C O U T P U T

120/240 VOLT

oo

X

o

Model

Une Voltage—Nominal

Operating Voltage Range

Peak Repetilive Voltage

Current Raling—at 45°C Ambientat 70°C Ambient

1 Cycle Surge—amps peak

Mínimum Load Current

Output Voltage Drop—max. peak

Off-state Leakage-60 Hz 120 V60HZ240V

Isolation Voliage—Input-To-Output

Control Pick-Up Voltage

Control Drop-Out Voltage

Control Voltage Range

Control Resistance(Re in Schematic Diagram)

Control Input Current at nomina!control voltage (5 VDC)

ADDITIONAL SPECIFICATIONSCompatible with Opto 22 input mod-ules íor load status indicatíon (outputsmay drive inputs).Directly compatible with PÍA type ICs(6821, 6522, 8255A as typical), i.e.,buffering not requíred because the PÍAwill easily sink 12 ma If VM| is allowedto be more than .4 volts. VMl is untm-portant for I/O module operation.

Operating Frequency: 25-65 Hz

Operating AmbientTemperature:-30°C to +70°C

Turn-on Time: 1A cycle máximum—zero voltage

Turn-off Time: 1A cycle máximum—zero current

DV/DT-Off-State: 200 V//JSGC

DV/DT-Commutating: snubbed for .rated load at .5 power factor

OAC5P

120/240 VAC

12 to 280 VAC

500 V

3 amps2 amps

80

20rna

1.6 V

3 ma5 rna rms

4000 Vrms

2.5 VDC

1VDC

2.5 to 8 VDC

220 ohms

13 ma

EQUIVALEN! CIRCUIT ONLY

Page 144: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

F A S T S W I T C H I N G D C I N P U T W H I T E C A S E '

4-16 VOLT

ao

ModelControl VoltageInput Une VoltageInput Vollage Range

Inpul Curren! al Max. Une

Input Allowed for No Outputísolaíion Input-To-Output

Output TransistorOutput CurrentOutput Leakage-30 VDC—no inputOutput Voltage DropLogic Supply Vollage (Vcc)Logic Supply Current—at nominal logíc voltageInput Resistance(Rl ¡n Schematic Diagrarh)Control Resistance(Re in Schematic Diagram)

IDC5B5 VDC

16 VDC4-16 VDC45 ma(14 ma at 5 V).7 ma (1 V)4000 Vrms30 V Breakdown50 ma100 microampsmax..4Vat50ma4.5 to 6

12 nía

300 ohrns

220 ohms

2 . ADD1TIONALSPECIFÍCAT1ONS-z. Compatible wlth Opto 22 output mod-< ules for load status indication (outpuls„ may drive inputs).

Turn-onTime: 50 mícrosecondsmáximumTurn-off Time: 100 microsecondsmáximumOperaíing AmbientTemperaíure:-30ÜC to +70°C

Ov'("~YourpyT_

MOUNTING RACK PLUG.IN MODULE

LOGIC CNOJCOMHON)

„!_

SCflEWTERMINÁIS

puse

LED

jj

EDCECONN

i

F.OUIVAL EHTCinCUIT OHLY

NEGATIVE TRUE LOGIC

Page 145: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

D C O U T P U T R E D C A S E

200 VOLT

ModelConlrol Voltage

Une Voltage—MáximumOperating Voltage Range

Current Raling—at 45°Gat 70°C

1 Second Surge

Oulput Voltage Drop

Olí-síale Leakage at máximum voltage

Isolalion Voltage—Input-To-OulputControl Pick-Up Voltage

Conlrol Drop-Out Voltage

Conlrol Voltage RangeConlrol Resísíance(Re in Schematic Diagram)

Control Input Current at nominalcontrol voltage(I oul ¡n Schematic Diagram)

ADDITtONAL SPECIFICATIONSCompatible wilh Opto 22 inpuí mod-ules for ioad status índication (oulputsmay drive inputs).Direclly compatible wilh PÍA type ICs(6821, 6522, 8255A as typical), i.e.,bulíering not required.

Turn-on Time: 100 microsocondsTürn-off Time: 750 microseconds

Operating AmbientTermperature:-30°C to +70°C

ODC5A5 VDC

200 VDC

5 to 200 VDC

1 ,amp.67 amps

5 amps

1.6 max.

2 ma

4000 Vrms

2.5 VDC

1 VDC

2.5 to 8

220 ohms

oX

*COMMUTATING D1ODEMOUUTING RACK

oo

/• -\

S-7"

i—i__SCREW

PUSE

. LEO

„ FEUGECONN

r

fie3 • -VA-

C-OUIV*!Eí(TClflCUiT O'ILY

-=¿T Noio: Also compaliblo wilh Tolom Polo or 3-Sla!o Oulpui.'Muil bo uveJ un "'duciiyo loiidi

Page 146: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

D C O U T P U T R E D C A S E

60 VOLT

Model I ODC5Control Voltage i 5 VDC

UneVollage-Maximum 1 60 VDC

Operating Voltage Range ¡ 5 to 60 VDCCurrent Raling—at 45CC 3 amps

at70cC '' 2 amps1 Second Surge ' 5 amps

Output Voltage Drop ' 1.6 max.

Off-staíe Leakage at máximum voltage I 1 ma

Isolation Voltage—Input-To-Output , 4000 VrmsControl Pick-Up Voltage ' 2.5 VDC

Control Drop-Out Voltage 1 VDC

Control Vollage Range 2.5 to 8Control Resistance • j(Re in Schematic Diagram) : 220 ohmsControl Input Current at nominal ¡control voltage \I out in Schematic Díagrafn) ' 12 ma

ODC15

15 VDC

60 VDC

5 to 60 VDC

3 amps2 amps

5 amps

1.6 max.

1 ma '

4000 Vrms9 VDC

1VDC '

9to16

IKohms

15 ma

ODC24 .

24 VDC

60 VDC

5 to 60 VDC

3 amps2 amps

5 amps

1.6 max. •1 ma

4000 Vrms

18 VDC1 VDC18 to 32

2.2Kohms

18 ma

AODmONAL SPECIFICATIONSALLMODELSCompatible v/ith Opto 22 inpuf mod-ules for load status indicatíon (outputsmay drive inputs).Directly compatible with PÍA type ICs(6821, 6522, 8255Aas typical), i.e.,buríering not requíred.

Turn-on Time: 100 microsecondsTurn-off Time: 750 microseconds

Operating AmbÜentTemperature:-30:C to +70=C

COMMUTATING DIODEMOUNTING HACX

1

•scflewTERMIMALS'

FUSg

LEO

> 3.3K

EDGECONN

PLUG-IN MODULE

í . NEGATIVE TRUE LOGIC•==- Note: Also compatible wiíh Tótem Pole or 3-State Outpul.

'Musí i>« usod on ttvíiíctive loadi.

Page 147: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

A C I N P U T Y E L L O W C A S E

" 240 VOLT A C O R D Ó '

Model

Control VoltageInpul Une Voltage— nominal

Inpul Voltage Range

Input Curren! at Max. Une

Inpul Allowed íor No OutputIsolation Ínpul-To-Output

Output Transistor

Output Current

Output LeaKage— 30 VDC— no input

Oulput Voltage Drop

Logic Supply Voltage (Vcc)

Logic Supply Current—at nominal logíc voltageInput Resistance(R1 in Schemalic Diagram)

Control Resistance;Rc in Schematic Diagram)

IAC5A

5 VDC

240 VAC/DC180-280 VAC/DC6.5 ma

.5ma(80V)

4000 Vrms

30 VBreakdown50 ma100 microamps max.

.4 V at 50 ma4.5 to 6

12 ma

43K ohms

220 ohms

ÍAC15A

15 VDC

240 VAC/DC

180-280 VAC/DC6.5 ma

.5 ma (80V)

4000 Vrms

30 VBreakdown50 ma

100 rnicroamps max.

.4Vat50 ma12 to 18

15 ma

43Kohms

IKohms

ADD1T1ONAL SPEC1F1CATIONSALL MODELSCompatible with Opto 22 output mod-ules for load status indication (outputsmay drive ¡nputs)

Turn-onTime:20 mülísecondsmáximum

Turn-ofí Time: 20 millísecondsmáximumOperalíng AmbientTemperature:-30°C to +70°C

MOUHTING RACK PLUG-IH MODULE

O'-\C GHD (COMMOHl

Q -SCRSWTERMINÁIS

Q—tf\¿>FUSE

O

O

c:

CQUIVALEHrCinCUIT ONLY

NEGATIV£ TRUC L001C

Page 148: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

A C I N P U T V E L L O W C A S E

120 VOLT ACORDÓ

o

O

ModelControl Voltage

Input Lino Vollage—nominalInpui Voltage Ranga

Input Curren! at Max. Une

Input Allowed for No OutputIsolation lnput-To-OutputOulput Transistor

Oulput Current

Oulput Leakage—30 VDC—no ¡nputOutput Voltage Drop

Logic Supply Vollage (Vcc)Logic Supply Currenl—al nominal logic voltage

Input Resistance(R1 in Schematic Diagram)Control Resislance(Re in Schematic Diagram)

1AC5

5 VDC

120 VAC/DC

90-140 VAC/DC11 ma

3ma(45V)

4000 Vrms30 VBreakdown

50 ma

100 microamps max..4 V at 50 ma

4.5 to 6

12 ma

14Kohms

220 ohms

IAC15

15 VDC

120 VAC/DC

- 90-140 VAC/DC

11 ma

3 ma (45V)

4000 Vrms30 VBreakdown

50 ma

100 microamps max..4 Val 50 ma

12 to 18

15 ma

14Kohms

1K ohms

' IAC2424 VDC

120 VAC/DC

90-140 VAC/DC11 ma3 ma (45 V)

. ' 4000 Vrms30 VBreakdov/n50 ma100 microamps max.

. .4 V al 50 ma

. ' 20 to 30

18 ma

i 14K ohms

2.2K ohms

31

U

ADDIT1ONAL SPECIF1CAT10NSALLMODELSCompatible with Opto 22 output mod-ules íor load status indicalion (outputsmay drive inputs)

Tum-onTime: 20 millisecondsmáximumTurn-off Time: 20 millisecondsmáximumOperating Ambient Temperature:-30;C to +70CC o

VACOF

OQV,

MOUHTINGRACK

/"YLOGICGJJOJCOMMON)

PLUG4N MODULE

SCREWTERMINÁIS

PUSE

LEOfmm , > 1

| 3.3K

eooecoNN

EOUlVALENTcincuiroNLY

NEGATIVe TnUE LOGIC

Page 149: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

D C I N P U T W H I T E C A S E

10-32 VOLT DC-ORAC

Modet

Control Voltage

Input Une Vollage .

Input Vollage Range

(nput Current at Max. Line

Input Allowed for No Output

Isolalion Input-To-OutputOutput Transistor

Output Current

Outpul Leakage—30 VDC—no input

Oulput Voítage Drop

Logic Supply Voltage (Vcc)

Logic Supply Current—al nominal logic Voltage

Input Resístance (R1 ín Schematic)

Control Resislance(Re Ín Schematic Diagram)

ADDITIONAL SPECIFÍCATIONSALL MODELSCompatible with Opto 22 output mod-ules for load status indication (outputsmay drive ¡nputs)

IDC5

5 VDC

10-32 VDC/AC

10-32 VDC15 -32 VAC

25 ma

1ma(3V)

4000 Vrms30 VBreakdown50 ma .100 microamps max..4 Va tSO ma

4.5 ío 6

12 maIKohms

.220 ohms

: loas1S VDC

10-32 VDC/AC

10-32 VDC15 -32 VAC

25 ma

1 ma (3V)

4000 Vrms30 VBreakdown50 ma

100 microamps max.

.4 Val 50 ma

12 toia

15 ma

IKohms

IKohms

¡ 1DC24

í 24 VDC

j 10-32 VDC/AC

10-32VDC: 15-32 VAC

Í 25 ma

: . 1ma(3V) '4000 Vrms30 VBreakdown50 ma

100 microamps max.

.4 Va tSO ma

20 to 30

18 ma

1K ohms

2.2 K ohms

'

,

—•z.

or*

m

oX

2:m

Turn-onTime: 5 milliseconds máximum

Turn-offTime: 5 milliseconds máximum

Operatíng Ambíent Temperature:-30°C io +70°C

p^

VDC OR VAC

r\

*avcc

g cH^o,,,

¿OUNTIHG hACK

SCREWTERMINÁIS

>~t FUSE

LED

TM?

EDCECONN

PLUC-1H MODULE

! OC-AC IHPUT

T íx*iX75

JN Rc|

1

a

m

EGIIIVALEJITcmcuir oi-.Lf

(JEGATIVE TRU6 LOGC

Page 150: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

U B L A C K C A S E Í N O R M A L L Y G L O S E DA)

..... 120/240 VOLT

Q

O

Wodel

Control Vollago

Une Voítage—Nominal

Operating Voítage Range

Peak Repetilive Voítage

Currenl Rating-at 45°C Amblen!at70°CAmbient

1 Cycle Surge—amps peak

Mínimum Load Current

Output Volíage Drop—max peakOH-state Leakage at nominalvoítage-60Hz120V

60Hz240V

isolation Voítage—Input-To-OutputControl Pick-up Voítage

Control Drop-Out Voltage

Control Voítage RangeControl Resistance(Re ¡n Schematic Diagram)

Control Input Current at nominalcontrol voltage(I out in Schematic Diagram)

OAC5A5

5VDC

120/240 VAC

24 to 280 VAC

500 V

3 amps2 amps80

20rna1.6 V

2.5 ma rms5 ma rms

4000 Vrms -1V

2.5 y2.5 to 8

220 ohms

12 ma

* ADDITIONAL SPECIFÍCAT1GNSx Compatible with Opto 22 Input moduleso for load status indication (ouíputs may

drive inputs)m Direcily compatible v/iíh PÍA type ICsj (6321, 6522. 8255A as typlcal). i.e., buf-

íering not required because the PÍA0 will easily sink 12 ma if VMl is allowed2 to be more than .4 volts. VM1 is unim-"~ portant íor l/O module operatíon.</j

Operating Frequency: 25-65 HzOperating Ambient Temperature:-30:C to +70=C

Turn-onTime: \ cycle máximum—zero vollage

Turn-off Time:'.? cycle máximum—zero curren!

DV/DT-Off-State: 200 V//isecDV/DT-Commulating; snubbed forrated load at .5 power (actor

True normally closed operation(output on wilh no input)

MOUNT1NGRACK

SCHE\T En MINÁIS

FUSE

ueo

<3,3K

EDGECOHN

PLUG'IN MODULE

_|_ . NEGATIVE THUE LOGtC"rr" Note; Also compatible wíth'Tolern Pole or3-State Oulpul.

Page 151: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

A C O U T P U T B L A C K C A S E

240 VOLT

ModelControl Voltage

Line Voltage— Nominal

Opcrating Voltago RangePeak RepelitiveVoHage

Current Raling-at 45°C Ambientat70°C Ambient

1 Cycie Surge— amps peakMínimum Load Current

Output Voltage Drop— max peakOíf-state loakage at nominalvolíage-60 HzIsolation Voltage— Input-To-Output

Control Pick-up Voiíage

Control Drop-Out VoltageControl' Voltage Range

Control Resistance(Re in Schematic Diagram)Coaüx-l Inpul Currenl at nominalcontrol vollage(I out in Schematic Diagram)

OAC5A

5 VDC

24O VAC

24 to 280 VAC

500 V

3 amps2 amps

8020 ma1.6V

5 ma rms4000 Vrms

2.5 V1V2.5 to 8

220 ohms

12 ma

OAC15A15 VDC'2 40 VAC

24 to 280 VAC500 V3 amps2 amps8020 ma1.6V

5 ma rms4000 Vrms

9V1V9to16

IKohms

15 ma

OAC24A24 VDC

240 VAC

24 lo 280 VAC

500 V

3 amps .2 amps

8020 ma1.6V

5 ma rms4000 Vrms18VIV

18 to 32

2.2K ohms

18 ma

ox

ADDITIONAL SPECIRCATIONSALLMODELSCompatible with Opto 22 Input modules[or load status ¡ndication (outputs maydrive ínputs)Directly compatible with FIA type ICs(6821, 6522, 8255A as typical), i.e., buf-fenng not required because the PÍAwill easily sink 12 ma íf Vut is allowedto be more than .4 volts. V^, ¡s unim-portant íor I/O module operalion.

Operating Frequency: 25-65 Hz

Operoling Ambient Temperature:-30°C-i-70uC

Turn-onTime: V¿ cycle máximum—zero vollageTurn-ofYTÍme: ft cycle máximum—zero curren!DV/DT-Ofí-State: 200 V/psec

DV/DT-Commulating: snubbed forratod load at .5 powor laclor

r

VAC OR

^SvccW^

/"~youT_

.i-f1*.

íOUHriHC RACK

SCREWTERMINÁIS

FUSE

LEO

<33K

EDGECONH

PLUG-IN MODULE

'•=• Nolo: Also compaliblc wilh Tótem Polo or 3-Slaie Outpul.

soD

crmV)

E 1I1UE LOGIC

Page 152: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

A C O U T P U T B L A C K C A S E

120 VOLT

01

UJ

a

o

o21

Model

Control Voltage

LineVoltage—NominalOperating Voltage Range

Peak Repelítive Voltage

Current Rating—at 45°C Ambienlat70°C Ambient

1 Cycle Surge—amps peak

Mínimum Load Current

Outpuí Voltage Drop—max peak

Off-state Leakage at nominalvoltage —60 Hz

[solation Voltage—Input-To-Outpul

Control Pick-up Voltage

Control Drop-Out Voltage

Control Voltage Range

Control Resistance(Re in Schematic Diagram)Control input Current at nominalcontrol vollage(I out in Schematic Diagram)

ADDITIONAL SPECIRCAT1ONSALL MODELSCompatible with Opto 22 Input modulesfor load status indication (outputs rnaydrive inputs)Directiy compatible with PÍA type ICs(6821, 6522, 8255A as typical), i.e., buf-fering not required because the PÍAwili easily sink 12 ma if VM, ís allowedto be more than .4 volts. VM1 Ís unim-portant íor I/O module operation.

Operating Frequency: 25-65 Hz

Operating Ambient Temperature:-30eC to +70CC

Turn-onTime: h cycle máximum—zero voltage

Turn-off Time: cycle máximum—zero currentDV/DT-Oíf-State; 200V/^sec

DV/DT-Commutatíng: snubbed forraled load al .5 power factor

OAC55 VDC

120 VAC

12 to 140 VAC

500 V

3 amps2 amps

8020 ma-1.6 V

5 ma rms4000 Vrms

2.5 V

2.5 to 8

220 ohms

12 ma

OAC15

15 VDC

120 VAC

12 to 140 VAC

500 V

3 arnps2 amps

8020 ma1.6 V

5 ma rms4000 Vrms9V

9to16

iKohms

15 ma

MOUNTIHG flACK

OAC24

24 VDC120 VAC12 to 140 VAC500 V

3 amps2 amps

80

20 ma

1.6 V •

5 ma rms4000 Vrms

18V •

1V

18 to 32

2.2K ohms

18 ma

PLUG-IN MOOULE

NECATIV6 TRUE LOGIC'-r" Note: Also compalíble wilh Tolem Pole or 3-S¡ale Oulput.

Page 153: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PRQSRAMA: INICIALIZACION Y DESACTIVACIÓN DE SALIDAS (1)

DIRECCIÓN

JHR. INICIAL^

INIC.SALIDAS_

RETORNO 1

_ —

ASM(DST-SRC)

LD R 254.,#7.0F

LD R 255,#7.FF

LD R 247,4*7.41

LD 'R 246,4*7.00

SRP #7-20,

NOPNOPLD r A, #7.1 i

LD rB,#%17

NOPNOPNOPNOPNOPNOPNOPNOP•NOPNOPNOPNOPNOPNOPNOPCLR r8 ,

LD r7,r8

LD R 2, #7.03

RL r7 ,

RL r7.

RL f7f

OBJ,,E6FEOFE6FFFFE6F741E6F6003120FFFFAC11BC17FFFF

L FFFFFFFFFFFFFFFFFFFF_FF_FFFFBOE873E8E602

" 0390E790E7J7Q-™E7_

ADORES

_1040_104110421043104410451046104710481049104A -104B104C104D104E104F1050105110521053105410551056105710581059105A105B105C1O5D105E105F

__Í060_1061106210631064106510661O671O6S1069106A106B106C106D_106E__106F_

DESCRIPCIÓN

DIRECCIÓN ALTA DEL STACK

DIRECCIÓN BAJA DEL STACK

INICIALIZACION PUERTO 3

INICIALI'ZACION PUERTO

INICIALIZACION REGISTROAPUNTADOR CON 20 HEX

INICIALIZACION DEL RESIS_TRO PAR rrA PARA RETORNO

DIRECCIÓN INICIO PARADESACTIVACIÓN DE SALIDAS

Page 154: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PROBRAMA: INICIALIZACION Y DESACTIVACIÓN DE SALIDAS (2)

DIRECCIÓN

ASM(DST-SRC)

RL r7.

LD R 3,r7

LD R 2,4tX07

LD rC,#7.01

LD rD,#XQF

CALL tT/1390 '

NOPINC r8CP rS,#X08

JP MI #X1065

LD R 2,4*7.03

NQPNOPNQPNOPMOP

OBJ.

70E7E4E703E60207CCOÍDCOP"D61390FFSEA6ES085D_1065E60203FFFFFFFFFF_

ADORES

1070107110721073107410751076107710781079107 A107B107C107D107E107F10801081.108210831084___1085 '108610871088108910SA10SB108CÍOSD_108E_

DESCRIPCIÓN

CARSA DEL ler. PARÁMETROPARA LLAMADA A SUBRUTINACARGA DEL 2do. PARÁMETROPARA LLAMADA A SUBRUTINALLAMADO A SUBRUTINADEMORA CON PARÁMETROSrC Y rD

SALTE SI ES MENOR QUE 0A RETORNO 1 .

*

Page 155: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PROGRAMA: CARGA DE DATOS JDE LOS DISPOSITIVOS DE LECTURA (1)

DIRECCIÓN ASM(DST-SRC)

MOPNOPNOPNOPNOPLD r2,#7.09

LD r3,#7.01

LD r8n#7.01

LDE @rr2,r3

LD r8,#"/:Ol.

INCW rr2,

LDE @rr2,r8

LD r8,#X21

INCW rr2.

LDE @rr2,rS

LD r8,#7.2JL

INCW rr2.

LDE @rr2,rS

LD r8,#7.41

INCW rr2.

LDE @rr2,rS

LD r8,#X61

INCW rr2.

LDE @rr2,-rS

LD r8,#7,81

INCW rr2,

LDE @rr2,rS

OBJ.

FFFFcrcri ~

FFFF2C093C01SCOí92828C01AOE29282BC*? i.¿_ o.AOE292828C21AOE29282SC41AOE292828C61AOE29282SC81AOE2o ?

ADORES

109010911O921093109410951096109710981099109 A -109B109C109D109E109F10AO10A1IOA210A31OA4

- 10A510A610A710 AS10A910AA10 AS1OAC10AD10AE10AF10BO10B110B210B310B41OB510B610B710BS10B9'10BA10BB10BC10BD10BE_10BFm

DESCRIPCIÓN

INICIO DE CARGA DE DATOSDE LOS DISPOSITIVOS DELECTURA DESDE DIRECCIÓN901 HEX

-ler- DATO POR ALMACENARSEVALOR = ROBO DEL GRUPO 1

2do. DATO POR ALMACENARSEVALOR = ROBO DEL GRUPO 1*

3dou DATO POR ALMACENARSEVALOR = ROBO DEL GRUPO 2

-

4to, DATO POR ALMACENARSEVALOR = ROBO DEL GRUPO 2

5to. DATO POR ALMACENARSEVALOR = ROBO DEL GRUPO 3

6ta.DATO POR ALMACENARSEVALOR = ROBO DEL GRUPO 4

.

7mo- DATO POR ALMACENARSEVALOR = ROBO DEL GRUPO 5

Page 156: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PROGRAMA: CARGA DE DATOS DE LOS DISPOSITIVOS DE LECTURA -(2)

DIRECCIÓN ASM(DST-SRC)

LD r8,#7.Al

INCW rr2.

LDE @rr2,r8

LD r8,#7.Cl

INCW rr2.

LDE @rr2,r8

LD r8,#7.El

INCW rr2.

LDE @rr2,r8

LD r8,#7.03

INCW rr2.

LDE @rr2,r8

LD r8,#7.Q3

INCW rr2,

LDE' @rr2,rS

LD r8,#7.03

INCW rr2.

LDE <arr2,r8

LD r8,#7.03

INCW rr2.

LDE <*rr2,rS

LD r8,#7.01

INCW rr2,'

LDE @rr2, r8

OBJ .

828CAlAOE292828CClAOE2QT*

328CEiAOE292828C03AOE292828CO 3AOE2OT>

828C03AOE292828C03AOE2•92828C01AOE292

ADDRES

1OCOlOCi1OC210C3JLGC410C5JLOC610C710C810C910CA10CB10CC10CD1OCE10CFIODO10D11OD210D310D410D5 ,10D610D71OD810D910DA10DB10DC1ODD10DE10DF10EOJLOE110E210E310E410E510E610E710 ES10E91OEA10EB10EC10ED10EE

_10EF__

DESCRIPCIÓN

8vo. DATO POR ALMACENARSEVALOR = ROBO DEL GRUPO ó

9no. DATO POR ALMACENARSEVALOR = ROBO DEL GRUPO 7

lOmo.DATO POR ALMACENARSEVALOR - ROBO DEL (3RUPO 8

ller. DATO POR ALMACENARSEVALOR = DATO GENERAL

12do.DATO POR ALMACENARSEVALOR = DATO GENERAL •

13er. DATO POR ALMACENARSEVALOR - DATO GENERAL

14ta.DATO POR ALMACENARSEVALOR' = DATO GENERAL

15to.DATO POR ALMACENARSEVALOR = ROBO DEL GRUPO .1

Page 157: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PROGRAMA: CARGA DE DATOS DE LOS DISPOSITIVOS DE LECTURA (3)

DIRECCIÓN ASM(DST-SRC)

LD rS, 4*7.03

INCW rr2.

LDE @rr2,r8

NOPNOPNOPNOPNOPNOPNOPNOPNOPNOPNOPNOPNOPNOPNOPNOPNOPNOPNOPNOPNOPNOPNOPNOP

OBJ .

82BC_03AOE29202FFFFFF

FFFFFFFFFFFFFFFF

. FFFFFFFFFFFFFFFFFFFFFFFFFF_

ADORES

10FO10F1_ÍOF210F310F41OF510F610F710FS1OF910FA10FBIOFC10FD10FE10FF11001101110211031104110511061107110B1109110A110BÜOC110D11GE_

DESCRIPCIÓN

16-to.DATO POR ALMACENARSEVALOR = DATO GENERAL

Page 158: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PROGRAMA: LECTURA Y ALMACENAJE DE ESTADOS DE DISPOSITIVOS (1)

DIRECCIÓN

RETORNO

RETORNO 2

'RETORNO 3

"

RETORNO 4

ASM ( DST-SRC)

NOPNOPNOPNOPCLR r4.

NOPNOPNOPCLR r5.

CLR r6.

LD r7,#7.01

NOPNOPNOPLD r8,#7.02

LD r9,r5

SRA r9.

SRA r9,

SRA r9.

NOPNOPCP r9 9 r¿>

JR 2 # 6,

NOPINC r6RL r7.

•NOPNOPNOPLD r2,#7-09

LD r3,#7.01

ADD r3,r5

LDE rF.,@rr2

OBJ.

FFFFFFFFBOE4FFFFFFBOE5BOE67C01FFFFFF8C0298 'E5DOE9DOE9DOE9FFFFA2966B06FF6E90E7FFFFFF"2C093C010235

__82_

ADDRES

1110111111121113111411151116111711181119111A111B111C111D111E111F1120112111221123112411251126112711281129112A112B112C112D112E112F1130113111321133113411351136113711381139113A113B113C113D '113E

__113F_

DESCRIPCIÓN

LECTURA Y ALMACENAJE .VARIACIÓN DE ESTATUSDISPOSITIVOS DE LECTURA

1

SALTE SI ES IBUAL A 0A RETORNO 4

Page 159: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PROGRAMA: LECTURA Y ALMACENAJE DE ESTADOS DE DISPOSITIVOS (2)

DIRECCIÓN

.

ASM(DST-SRC)

TM rF,#'/.Ql

JP 2 4Í7.11B6

LD rEnr5

AND rE,#7.07

RL rE,

RL rE,

RL rE,

RL rE ^

LD R 3,rE'

LD rEnr7

COM rE ,

AND rE,#7.03

LD R 2,rE

LD rC,#"/Gl

LD rD,#'/.OF

CALL #7.1390

LD rE,R 3

AND rE,#7.O6

JR Z # 21,

OBJ.

F276EF016D11B6E8E556

• EE0790EE90EE90EE90EEE4EE03ESE760EE56EE03E4EE02CC01DCOFD6139 OE4

• 03EE56EE066B

-15

ADDRES

1140114111421143114411451146114711481149114A114B114C114D114E114F1150115111521153115411551156115711581159115A115B115C115D115E115F1160116111621163116411651166116711681169116A116B116C116D -116E_116F_

DESCRIPCIÓN

SALTE SI ES ISUAL A 0A RETORNO 5

-

CARGA DEL ler- PARÁMETROPARA LLAMADA A SUBRUTINACARGA DEL 2do. PARÁMETROPARA LLAMADA A SUBRUTINALLAMADO A SUBRUTINADEMORA CON PARÁMETROSrC Y rD

SALTO RELATIVO SI ES 0A RETORNO 6

Page 160: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PROGRAMA: LECTURA Y ALMACENAJE DE ESTADOS DE DISPOSITIVOS (3)

DIRECCIÓN

RETORNO 6

ASM(DST-SRC)

NOPTN rF,#7.18

JP NZ #7.11B6

AND rEn#"/04

SRA rE,

LD r8,#7.04 • '

ADD rS,rE

OR rF,#7.10

NOPNOPNOPTM rF,#7.1G

JP Z &7.11B6

TM rF,#7.08

JP NZ &/.11B6

LD rE,r5

RL rE,

RL rE,

RL rE,

ADD rS,rE

LDE rE,drr2'

OR rE,#7.G8

OBJ.

FF76EF18ED11B656EE04DOEE8C0402SE46EF1OFFFFFF76EF106D11B676EF08ED11B6E3E590EE90EE90•EE02SE.32E246

_EE_

ADDRES

117O117111721173117411751176117711781179117A117B117C117D117E117F118011811132118311841185 .1136118711881189118A11SB11SC118D118E118F1190119111921193119411951196119711981199119A119B119C119D119E_119F_

DESCRIPCIÓN

SALTE SI NO ES IGUAL A 0A RETORNO 5

.

SALTE SI ES IGUAL A 0A RETORNO 5

SALTE SI NO ES IGUAL A 0A RETORNO 5

Page 161: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PROGRAMA: LECTURA Y ALMACENAJE DE ESTADOS DE DISPOSITIVOS (4)

DIRECCIÓN

RETORMO 7

RETORNO 5

ASM(DST-SRC)

LDE ©rr2,rE

INC r4NOPCP r 4, #7.01

JR Z # 4,

NOPINC rSNOPNOPNOPLD r3,#7.30

ADD r3,r4

LDE @rr2,r8

NOPNOPNOPINC r5CP r 5, #7-1 0

JP MI #7.1120

OBJ.

f~iOvJl-J

qjí-j

E24EFFA6E4016B04FFSEFFFFFF3C30A OIJJL.

349282FFFFFF5EA6E5I O5D1120

ADDRES

11AO11A111A211A311A411A511A611A7HAS11A911AA -11AB11AC11AD11AE11AF11BOUBI11B211B311B411B511B611B711B811B911BA11BB11BC11BD11BE

DESCRIPCIÓN

SALTO RELATIVO SI ES 0A RETORNO 7

SALTE SI ES MENOR QUE 0A RETORNO 3

Page 162: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PROBRAMA: LECTURA PUERTO SERIAL/DISTRIBUCIÓN DE PROCESOS - (1)

DIRECCIÓN

'

• RETORNO Z

ASM(DST-SRC)

MOPNOPNOPTM R 250,#/.0a

JP Z #7.1117

AND R 250,#B/F7

LD rE,R 240

NOPNOPNOPCP i-E,#7,FF

JP Z #7.1060

CP rE,ír/,F8

JP Z 4*7.1335

NOP

OBJ.

FFFFFF76FA086D111756FAF7E4FOEEFFFFFFA6EEFF6D1060A6EEF86D1335_FF

ADDRES

11CO_11C111C211C311C411C511C611C711C811C911CA11CB11CC11CD11CE11CF11DO11D1Í1D211D311D411D511D611D711D811D911DA11DB11DCHDD11DE_

DESCRIPCIÓN

VERIFICACIÓN DEL PUERTOSERIAL PARA EXISTENCIADE SEÑAL DEL COMPUTADOR

SALTE SI ES IGUAL A 0A RETORNO 2

LECTURA DEL PUERTO SERIAL

SALTE SI ES IGUAL A 0A INIC. SALIDAS

SALTE SI ES IGUAL A 0A BRUPOS

Page 163: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PROGRAMA: PROCESO IDENTIFICACIÓN Y TX DATOS Cl)

DIRECCIÓN

PROCESO

ASM(DST-SRC)

NOPLD rF,rE

TM rE,#7.O5

JP NZ #7.1117

AND rF,#"/.FB

CP rF,tr/08

JP NZ #7.1117

TM rE , 417.02

JP NZ #7.1250

TM r4,#"/.lF

JR NZ # 20,

NOPNOPNOPLD rF „ #7.FF

CALL #7.13BO

JP @rrA,

NOPNOPNOPNOPNOPNOPNOPNOP

OBJ.

FFF8EE76EE05ED111756EFF8A6EF08ED111776EE02ED1*~k¿~5076E41FEB14FFFFFFFCFFD613BO30EAFFFFFFFFFFFF ^FFFF

ADDRES

11EO11E111E211E311E4•11E511E611E711ES11E911EA11EB •11EC11ED11EE11EFUFO11F111F211F311F411F5

• 11F611F711F811F9UFA11FB11FCÜFDUFE11FF120012011202120312041205120612O712081209120A120B120C120D

__120E__

DESCRIPCIÓN

IDENTIFICACIÓN/PROCESO

SALTE POR NO INTERROG.A ESTA INTERFACE EN SUPRIMER BYTE A RETORNO 2

IDENTIFICACIÓN INTERFACE

VALOR = * INTERFACE * 8SALTE SI NO CORRESPONDECON EL VALOR DE ESTAINTERFACE A RETORNO 2

SALTE A ESPERA DE UNSEGUNDO DATO (2do.DATO)

•-

SALTE A TX VARIOS DATOS(TXVDATQS)

LLAMADO A SÜBRUTINATX1DATO CON PARÁMETRO rF

SALTO INCONDICIONAL ARETORNO 2

Page 164: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PROGRAMA: TRANSMISIÓN DE VARIOS DATOS HACIA COMPUTADOR (1)

DIRECCIÓN

TXVDATOS

'

RETORNO S

ASM(DST-SRC)

NOPNOPLD r2,#X09

LD r3,#"/,30

ADD r3,r4

LDE rF,(§rr2

LD r5,rF

SRA r5,

SRA r5 ,

SRA r5, .

AND r5-.tty.lF

LD r3,#Z01

ADD r3,r5

LDE r5,@rr2

TM rF,#XQ4

JR NZ # 12,

MORAND r5,#/.E7

TM r5,#'/.18'

JR 2 # 9,

NOPNOPNOPNOPADD r5,#'/.OS

OBJ .

FFFF2C093C3 O023482F258EFDOE5DOE5DOE556E51F3COí0235825276EF04EBOCFF56E5E776E5186BO 9•FFFFFFFF06E5

_08__

ADORES

1210121112121213121412151216121712181219121A .121B121C121D121E121F1220122112221223122412251226122712281229122A122B122C122D122E122F1230123112321233123412351236123712381239123A123B123C123D •123E123F

DESCRIPCIÓN

TX VARIOS DATOS HACIA. ELCOMPUTADOR CENTRAL

'

SALTO RELATIVO SI NO ES 0A RETORNO 8

SALTO RELATIVO SI ES 0 ARETORNO 9

Page 165: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PROGRAMA: TRANSMISIÓN DE VARIOS DATOS HACIA COMPUTADOR (2)

DIRECCIÓN

RETORNO 9

ASM(DST-SRC)

NDPNOPNOPLDE @rr2,r5

CALL #-/.13BO

DEC i-4.

JP NZ #7.1210

JP Z #%1110

QBO .

FFFFFFQ1"?

52Do13BOooE4ED12106D1110

ADORES

1240124112421243124412451246124712481249124A124B124C124D124E

__124F_

DESCRIPCIÓN

LLAMADO A SUBRUTINATX1DATO

SALTE POR UN NUEVO DATOA TXVDATOS

SALTE SI NO HAY MAS DATOSA RETORNO

Page 166: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PROGRAMA: ESPERA DE UN 2do. DATO PARA ACCIÓN PARTICULAR (1)

DIRECCIÓN

2do.DATQ

ESPERA

ASH(DST-SRC)

NOPÑORNOPNOPNOPNOPNOPTM R 250, #7.08

JR Z #-6«

NOPAND R 250,#7.F7

LD rE,R 240

TM rE,#7.01"

• JP Z tt'/.UDO

LD rF,rE

AND rF , #-/.F8

LD r5,rF

AND r5,#"/-38

RL r5.

LD r6 #/.01

.AND rF,#7.CO

SWAP rF,

SRA rF?

SRA rF,

OBJ.

FFFFFFFFFFFFFF76FAOS6BFAFF

56FAF7E4FOEE76EE016D11DO^B^EE56EFF858EF56E5389O_E56C0156EF. COFOEFD0__EFDOEF

ADORES

12501251125212531254

. 12551256125712581259125A125B125C125D125E125F126012611262126312641265126612671268_1269_126A126B126C126D126E126F

_127Q12711272

_1273__1274_12751276127712781279127A127B

_127C__127D

_Í27E__127F

DESCRIPCIÓN

ESPERA DE UN 2do. DATO_POR EL PUERTO SERTAL '

SI NO HAY SEÑAL SIGAESPERA

EN

SI EL DATO RECIBIDO NO ESUN 2do. BYTE SALTE A_RETORNO Z POR IDENTIFICA

Page 167: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PROBRAMA: ESPERA DE UN 2do. DATO PARA ACCIÓN PARTICULAR (2)

DIRECCIÓN

RETORNO 11

RETORNO 10

ASM(DST-SRC)

JR Z tt 13,

NOPNOPNOPNOPRL r6.

DEC rF,

JR NZ #-7,

NOP • 'NOPNOPNOPTM rE,tr/02

JP NZ &7.12DO

COM ró ,

AND r6, 4*7.03

LD R 3,r5

LD R 2,r6

LD rC,#7.Gl

LD rD,#7.OF

CALL #7.1390

LD r5,R 3

LD rF,#/.FF

AND r5,#7.Ó6

OBJ.

6BODFFFFFFFF90E600EFEBF9FFFFFFFF76EEO2ED1 DO60E656E60'3E4E503E4E602cc_01DCOFD6139OE4' 03E5FCFF56E5Q¿»_

ADORES

128012S1128212831284128512861287128812S9128A128B128C128D128E12SF129012911292129312941295 .1296129712981299129A129B129C129D129E129F12AO_12A112A212A312A412A512A612A712AS12A912AA12AB12AC12AD12AE12AF

DESCRIPCIÓN

SALTO RELATIVO SI ES 0RETORNO 10

SALTO RELATIVO SI NO ES 0RETORNO 11

SALTE A RUTINA DEDES/HABILITACIÓN PUNTOS(DES/HABPTS)PROCESO DE LECTURA Y TXSTATUS DE UN PUNTO

CARGA DEL ier. PARÁMETROPARA LLAMADA A SUBRUTINACARGA DEL 2da, PARÁMETROPARA LLAMADA A SUBRUTINALLAMADO A SUBRUTINADEMORA CON PARÁMETROSrC Y rD

Page 168: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PROGRAMA: ESPERA DE UN 2do. DATO PARA ACCIÓN PARTICULAR (3)

DIRECCIÓN

RETORNO 12

ASM(DST-SRC)

JP Z Ü7.12C3

AND r5,#7,04

SRA r5.

LD rF,r5

AND r£,#7,F9

ADD rF,rE

ADD rF,#7.04

NQPNQPNOPCALL &7.I3BO

JP férrA,

NOPNOPNOPNOPNOP

OBJ,

6D12C356E504DOE5F8E556EEFS02FE06EF04FFFFFFD613BO30EAFFFFFFFFFF

ADORES

12BO12B112B212B312B412B512B612B712BS12B912BA12BB12BC12BDÍ2BE12BF12CO12C112C212C312C412C5J- jí-l /Cj

12C712C8Í2C912CA12CB12CC12CD12CE

DESCRIPCIÓN

SALTE SI CONDICIÓN DELPUNTO ES NORMAL ARETORNO 12PROCESO DE CARGA DE DATOPARA CONDICIÓN ANORMALDEL PUNTO INTERROGADO

LLAMADO A SUBRUTINATX1DATO

SALTO INCONDICIONAL ALECTUTA Y ALMACENAJE DESTATUS (RETORNO 2)

Page 169: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PROGRAMA: DES/HABLITACION DE PUNTOS DE ESCRITURA (1)

DIRECCIÓN

DES/HABPTS

DES/HABESC

ASM(DST-SRC)

NOPNOPNOPNOPLD rF,rE

AMD rF,#7.04

AMD rE,#y.F8

SRA rE ,

SRA rE,

SRA rE,

AND rE,#7.1F'

CP rE,#7.1O

JP MI #7.1310

LD R 2, #7.03

SWAP rF ,

ADD R 25rF

LD R 3,r5

ADD R 2,r6

LD rC,#7.01

LD rD , #7.0F

CALL #7.1390

GBJ.

FFFFFFFFFSEE56EF0456EEF8DOEEDOEEDOEE56EE1FAóEE105D1310E602O3FOEF04EF02E4E50304E602

• r1!"1-L,LJOíDCOFD613JUG-

ADORES

12DO12D112D212D312D412D512D612D712D812D912DA12DB12DC12DD12DE12DF12EO12E112E212E312E412E512E612E712E8_12E912EA12EB12EC12ED12EE12EF12FO12F112F212F312F412F512F612F712FS12F912FA12FB12FC12FD12FE

_12FF_

DESCRIPCIÓN

DES/HABILITACIÓN DE PUNTODE LECTURA 0 SALIDA

_

,

'

SALTO A DES/HABILITACIÓNDE PUNTO DE LECTURA(DES/HABLEC)DES/HABILITACIÓN PUNTODE SALIDA 0 ESCRITURA

.

CARBA DEL ler. PARÁMETROPARA- LLAMADA A SUBRUTINACARBA DEL 2do. PARÁMETRO^PARA LLAMADA A SUBRUTINALLAMADA A SUBRUTINADEMORA CON PARÁMETROSrC Y rD

Page 170: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PROGRAMA: DES/HABILITACIÓN DE PUNTOS DE ESCRITURA (2)

DIRECCIÓN

1

ASM(DST-SRC)

SUB R 2,r6

LD rF,#/.FF

CALL #X13BO

JP @rrA,

NOPNOPNOPNOPNOP

OBJ.

24E602FCFFD613BO30EAFFFFFFFFFF

ADORES

13001301130213O31304

- 13O51306130713081309130A130B130C130D130 E

DESCRIPCIÓN

LLAMADO A 3UBRUTINATX1DATO PARA RESPUESTADE ACCIÓN CONCLUIDASALTO INCONDICIONAL ALECTURA Y AMACENAJE' DEESTATUS (RETORNO 2)

Page 171: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PROGRAMA: DES/HABILITACIÓN DE PUNTOS DE LECTURA Cl)

DIRECCIÓN

DES/HABLEC

' •

ASM(DST-SRC)

NOPLD r2,#'/.09

LD r3,#Z01

ADD r3 , rE

LDE r9,@rr2

AMD r9,#ZFE

SRA rF,

SRA rF,

ADD r9,rF'

AND r9,#%E7•

LDE @rr2,r9

CALL &/.13EO

LD rF,#-/-FF

CALL &7.13BO

LD rC,#7.11

LD rD,#'/.10

JP @rrC,

OBJ.

FF2C093C0102pT¡T

829o.£_56E9FEDOEFDOEF029F56E9E79292D613EOFCFFD613BOCC11DC1030

_EC_

ADORES

1310131113121313131413151316131713181319131A131B131C131D131E131F132013211 *":v"?'r?

13231324132513201 "nvj. •_• JL. /13281329132A132B132C132D132E132F133013311 321 "T" T"T

_JL334_

DESCRIPCIÓN

DES/HABILITACIÓN PUNTODE LECTURA

.

LLAMADO A SUBRUTINA PARALLENADO DE DATOS(DPUNTOS)

LLAMADO A SUBRUTINATX1DATO PARA RESPUESTADE ACCIÓN CONCLUIDACARGA DEL ler. PARÁMETRODEL REGISTRO PAR rrCCARBA DEL 2do. PARÁMETRODEL REGISTRO PAR rrCSALTO INCONDICIONAL ARETORNO

Page 172: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PROBRAMA: DES/HABILITACIÓN DE GRUPOS DE PTQS DE LECTURA -(1)

DIRECCIÓN

"

GRUPOS

ASM(DST-SRC)

TM R 250 ,#7.08

JP 2 #7.1335

AND R 25O,#XF7

LD rE,R 240

LD rF,rE

AND rF,#7.07

- CP rF,#7.Q5

JP NZ #7.1 IDO

LD rF,rE

AND rF,#7.10

SRA rF,

SRA rF,

SRA rF,

SRA rF ,

AND rE,#7.EQ

CLR r8 ,

LD r2,#7.09

OBJ .

76FA086D133556FAF7E4FOEEFSEE56EF07A6EF05ED11DOFSEE56EF10DOEFDOEFDOEFDOEF

. 56EEEOBOE82C_Q9_

ADDRES

13351336133713381339133A133B133C133D133E133F1340134113421343134413451346134713481349134A134B134C134D134E134F1350135113521353135413551356135713581359135A135B135C135D_135E_135F_

DESCRIPCIÓN

PROCESO DES/HABILITACIÓNDE PUNTOS PERTENECIENTESA UN DETERMINADO GRUPOSI NO HAY SEGUNDO DATOSALTE' A GRUPOS

'

SI EL DATO RECIBIDO NO ESUN 2da, BYTE SALTE A •RETORNO 2 POR IDENTIFIC.PROCESO PARA IDENTIFICAC-DE PUNTOS DE ESE GRUPO

Page 173: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PROBRAMA: DES/HABILITACIÓN DE GRUPOS DE PTOS DE LECTURA (2)

DIRECCIÓN

RETORNO 13

__RETORNO 14_

ASM(DST-SRC)

LD r3,#7OO

NOPNOPNOPINCW rr2,

LDE r9,@rr2

AND r9,#7,E6

CP r9 , rE

OP NZ &7.1375

ADD r9,rF

LDE <Srr2,r9

. CALL #7.Í3DO

INC r3CP rS,#"/.lQ

JP MI #7.1363

NOPLD rC,#7.1Í

LD rD,#7.10

JP @rrC,•

NOPNOPNOPNOPNOPNOPNOPNOPNOPNOP

OBJ.

3C00FFFFFFAOE2829256E9E6A29EED1375029F9o•¿~92_D6_1*1*-._;•

DOSEA6E3105D1363FFCC11DC1030ECFFFFFF

' FFFFFFFFFFFF

__FF_

ADORES

1360136113621363136413651366136713681369136A136B136C136D136E136F13701371137213731374

_1375__1376137713781379137A13.7B137C137D137E137F13801381138213S3138413851386138713881389138A138B138C138D-13BE_138F_

DESCRIPCIÓN

"

SALTE SI NO ES IGUAL A 0A RETORNO '14

LLAMADO A SUBRUTINA PARA_LLENADO DE DATOS(DBRUPQS)

SALTE SI ES MENOR QUE 0A RETORNO 13

CARGA DEL ler. PARÁMETRODEL REGISTRO PAR rrCCARGA DEL 2do- PARÁMETRODEL REGISTRO PAR rrCSALTO INCONDICIONAL ARETORNO

Page 174: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PR08RAMA: SUBRUTINA PARA INTRODUCIR DEMORA EN UN PROCESO' (i)

DIRECCIÓN

DEMORA

RETORNO A

RETORNO B

ASM(DST-SRC)

NOPPUSH rE,

PUSH rF,

LD rF,rC

LD rE,rD"

DEC rE,

OP NZ 47.1399

DEC rF,

JP NZ #21397

POP rF ,

POP rE,

RETNOPNOPNOPNOPNOPNOPNOPNOP

OBJ,

FF70EE70EFF8ECE8EDO OEEED139900EFED139750EF50EEAFFFFFFFFFFFFFFFFF

ADDRES

1390139113921393139413951396139713981399139A139B139C139D139E139F13AO13A113A213A313A413A5,13A613A713AS13A913AA13AB13AC13AD13AE13AF

DESCRIPCIÓN

SUBRUTINA DEMORA ( rC , rD )

"

LAZO 1 A RETORNO B

LAZO 2 A RETORNO A

RETURN

_

Page 175: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PROGRAMA: BUBRUTINA DE TRANSMISIÓN DE 1 DATO HACIA EL COMPUTADOR (1)

DIRECCIÓN

TX1DATO

ESPERA 1

ASM(DST-SRC)

NOPNOPNOPLD rC,#Z10

LD rD,#'/10

CALL #%1390

LD R 240 , rF

TM R 250, #7.10

JP Z &7.13BD

AND R 250,#7.ED

RETNOPNOPNOPNOPNOPNOPNOPNOPNOP

OBJ.

FFFFFFCC10DC10D61390E4EFFO76FA106D13BD56FAEDAFFFFFFFFFFFFFFFFFFF

ADDRES

13BO13B113B2JL3B313B413B513B613B713BS13B913BA13BB13BC13BD13BE13BF13CO13C113C213C313C413C513C613C713C313C9Í3CA13CBÍ3CCÍ3CD13CE13CF

DESCRIPCIÓN

SUBRUTINA TRANSMISIÓNDE UN DATO REQUIEREPARÁMETRO rFCARGA DEL ler. PARÁMETROPARA LLAMADA A SUBRUTINACARGA DEL 2da. PARÁMETROPARA LLAMADA A SUBRUTINALLAMADO A SUBRUTINADEMORA CON PARÁMETROSrC Y rD

'

PUERTO DE TRANSMISIÓNNO LIBRE REGRESE ESPERA 1

RETURN

'

Page 176: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PROGRAMA: SUBRUTINA INICIALIZACION DE DATOS POR DES/HAS. GRUPOS (1)

DIRECCIÓN

DGRUPOS

ASM(DST-SRC)

PUSH rC,•

LDE rC,,(§rr2

AND rC,#7.F7

LDE @rr2,rC

POP rC ,

RETNOPNOPNOPNOP

OBJ.

70EC82C256ECF79o•*-C25 OECAFFFFFFFFF

ADDRES

I3DO13D113D213D313D413D513D¿>13D7Í3D813D913DA13DB13DC13DD13DE13DF___

DESCRIPCIÓN

SUBRUTINA DE INICIALIZAC.DE DATOS POR DES/HAB GRP .

RETURN

Page 177: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PROGRAMA: SUBRUTINA PARA INICIALIZACJON DE DATOS POR DES/HAB PUNTOS (1

DIRECCIÓN

DPUNTOS

RETORNO C

ASM

PUSH

PUSH

CLR

LD r

INCÑORLDE

AND

LDE

INCCP r

JP MI

POP

POP

RETÑORÍMOPNOP

(DST-SRC)

rS,

rC,

r8,

3,#'/.OÜ

r3

rC,@rr2

rC , #"/.F7

@rr2,rC

rS8, #7.1O

#/.13E8

rC,

rS,

JBJ.

J7Q_-E8_70ECBOES3C003EFF82C256ECF7Qr?C2SEA6ES105D13ES5 OEC50ESAFFFFFFF

ADORES

_13EG__JL3E1_13E213E313E413E5Í3E613E713ES13E913EA13EB13EC13EDI3EE13EF13FO13F113F213F313F413F513FÓ.13F713FS13F913FA13FB13FCÍ3FD13FE13FF

DESCRIPCIÓN

SUBRUTINA DE INICIALIZAC.DE PUNTOS DES/HAB PUNTOSA

SALTE' SI ES MENOR A ORETORNO C

RETURN

Page 178: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

TABLA DE RUTINAS DE DIRECCIONES DEL PROGRAMA

DISECCIÓN DESCRIPCIÓN

1040

1060

1090

1110

11CO

11EO

1210

1250

12DO

1310

1335

1390

13BO

13DO

INICIO DEL PROGRAMA

RUTINA DE DESH^ABILITACION DE SALIDAS

CARGA DE DATOS DE LOS DISPOSITIVOS DE LECTURAEN MEMORIA. DIRECCIÓN DE INICIO 901 HEX.

INICIO DE RUTINA DE LECTURA Y ALMACENAJE DEDE CAMBIOS DE ESTATUS DE PUNTOS DE LECTURA ..

LECTURA DEL PUERTO SERIAL Y DISTRIBUCIÓNPROCESOS .

DE

13EO

RUTINA DE IDENTIFICACIÓN DE PROCESO DE ACCIÓNPARTICULAR O DE INTERROGACIÓN GENERAL.

TRANSMISIÓN DE VARIOS DATOS AL COMPUTADOR.

RUTINA DE ACCIÓN PARTICULAR Y ESPERA DE SEGÚN.DATO POR EL PUERTO SERIAL/TRANSMISIÓN AL COM-PUTADOR CENTRAL SI LA SEÑAL ES DE INTERROGA-CIÓN PARTICULAR.

RUTINA DE ACCIÓN PARTICULAR PARA ACTIVACIÓN ODESACTIVACIÓN DE SALIDAS.

RUTINA DE ACCIÓN PARTICULAR PARA ACTIVACIÓN ODESACTIVACIÓN DE PUNTOS DE LECTURA,

RUTINA DE DES/HABILITACIÓN DE PUNTOS DE ROBOPERTENECIENTES AL MISMO GRUPO INTERACTUADO.

SUBRUTINA "DEMORA" CON PARÁMETROS VARIABLES -PARA REACCIÓN DE CIRCUITOS INTEGRADOS O TRANS.DE DATOS AL COMPUTADOR CENTRAL.

SUBRUTINA "TX1DATO" PARA TRANSMISIÓN AL COM-PUTADOR CENTRAL DE UN DATO POR EL PUERTO SE-RIAL.

SUBRUITNA "DGRUPOS" PARA MODIFICACIÓN DEL AL.MACENAJE DE DATOS PARA TRANSMISIÓN DE PUNTOS .CON VARIACIÓN DE ESTATUS PARA UNA INTERRO-GACIÓN GENERAL.

SUBRUTINA "DPUNTOS" PARA MODIFICACIÓN DE AL-MACENAJE DE DATOS, SIMILAR A LA SUBRUTINA"DGRUPOS".

Page 179: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

TABLA DE VALORES PARA ALAMACENAJE DEL TIPO DE ALARMA

CASO DE ROBO: '

GRUPO VALOR HEX

12345678

0121416181AlClEl '

CASO DE INCENDIO, ASALTO Y ESTACIÓN DE GUARDIAS:

VALOR HEX: 03

CASO DE ZONA LIBRE:

VALOR HEX: 02

PUNTO DIRECCIÓN HEX

010203040506070809

. 10111213141516

09A09EOA4OAAOBOOB6OBCOC2OC8

• OCEOD4ODAOEOOE6OECOF2

Page 180: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

TABLA DE VALORES PARA NUMERO DE INTERFACE

INTERFACE VALOR HEX (DIREC.HEX.EN EPROM; 01EE)

010203040506070809101112131415161718192021222324252627282930

0810182028303840485058

. • 6068707880889098AOA8BOB8COC8DOD8EOE8FO

Page 181: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

10 REh m HOHBRE DEL PR06RAHA: EHS2-86E iíl20 REH W DESCRIPCIÓN DEL PROGRAMA: PROBRAHA PARA DADO EL CÓDIGO HEX. W30 REH W GENERAR LOS OPCODES DEL 18 W40 REH Uí DATOS REQUERIDOS: NOHBRE DEL ARCHIVO EXISTENTE O 1N6RESÜ DE W50 REH W UNO NUEVO60 REH W DIRECCIÓN DE INICIO Y DATO HEXADECIHAL J í t70 REH Uí PROCESO: AVERIGUA SI DESEA REVISIÓN DE DATOS Uí80 REH W ENTREGA AL FINAL UN ARCHIVO NOflBRE2.DAT QUE SERA W90 REH W APROVECHADO POR EL PROBRAMA IHPDARCH WÍOO CLS;INPUT "INGRESE EXTENCION: "jGR$:GRR*=GR$;QRM3RÍ+".DAT'110 OPEN MR%nJQfií,2120 FÍELO 81,2 AS INS$130 ZX140 OPEN150 FIELD 14,5 AS BYI$,5 AS NUNB*160 PRINT "DATOS YA UTILIZADOS (S/N}:"}:H*=INPUT$(1)¡PRIHT CHR$[3):ÍF M$="SB JHEN 340170 DiH OP$(i}íH5(l)JBlí(8}lB2$(8)ISN$(2),DAT$t2)180 INPUT 'INGRESE BYTE IHICIO: ';U1190 I=l;N=i200 CLSiHOí^'S'íPRIHT'DATO No: ';!;" DIRECCIÓN: J;HEXÍ(HU1-1)210 PRINT "INBRESE EL DATO (FN SALIR): ";;DftTS=INPUT$(2):PRIHT DATÍilF DATÍ^'FN"THEN 320220 BOSUB 2410230 IF HGÍ="N' THEH 250 -240 HI=i250 Hí=IHKEY$2¿0 IF Hí^'N1 THEH 200270 Hi=HI*l:lF HK300 THEN 250280 REH290 LSET IN6*=DAT*300 PUT §1,1310 I=Iti:N=N+l:60TO 200320 TU=STR$íN-i):T2$=STRÍ(Ui):LSET BYI$=T2Í:LSET NUHB$=T1$330 PUT *4,1340 BOSUB 1780350 OPEN 'RV2."OPCQDES,BAT"J25 •360 FIELD K,¿ AS OPCí,! AS NB$,8 AS BY1*,B AS BY2*,2 AS ESP$370 OPEN flR<J53J'RESUT.DATIJ20380 FIELD 33,18 AS ZS,2 AS ZH•390 OPEN 'R'jiS^X^iS400 FIELD 55,13 AS DIR$,Í8 AS ASH$,4 AS OBJÍ,6 AS ADD$,25 AS DESÍ,i AS CR$,1 ASLF*410 K=l:3=0420 6ET 41,K430 Z2=0:91=0440 DAT*=ING$450 Z2$=DATí460 íll HIDÍÍDATÍ,!,!)470 H2$=HID5(DATÍf2,i)480 GQSU3 2130490 IF 0=0 THEN 0=256500 GET 12,0

Page 182: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

510 B*=' ':J=JU520 T1$=OPC$:T2Í=NB$:T3Í=BY1$:T4*=BY2$:T5Í=ESP$530 Q$=T1$540 ZH=2550 GOSUB 1930560 ZM=1570 C A = V A L ( T 5 $ )580 IF CA=12 THEN CLS:PRINT"ERRQR EN DATO INGRESADO NO HAY COHQ ENSAMBLAR* ;EHD590 BÍ=BÍ+A*+' '600 IF CA<0 OR CA>12 THEN STOP610 Ni=VAL(T2*|620 IF Hi=0 THEN GOSUB 700 - -630 IF Hl=i THEN 60SUB 710640 IF Nl=2 THEN GOSUB 800650 LSET ZÍ=8$;LSET Zi$=Z2J660 KM-Nl-i670 PUT 13, Kl680 IF UN THEN 2260690 6QTO 420700 K=K+l:Qí=T3$;GOSUB 193Q:BÍ=Bí+A$:RETURN710 *>K+1;GET 4i,IC720 DAT$=INGÍ:LSET Zí=', _ ":LSET Zi$=DrtT$:PUT tSjKiK^H730 IF CA=2 THEN 60SUB 870740 IF CA=3 THEN GOSUB 940750 IF CA=7 THEN GOSUB 1420760 IF CA=8 THEN 60SUB 1500770 IF CA=9 THEN GOSUB 1600780 IF Cft=iO THEN 80SUB 1680790 RETURN800 K=K-H:BET *l J K:DAn$=IN6$:LSET Z$=' _ ,'iLSET Zi$=DATH;PUT 8

810 K=K+1:BET 51,í;:DAT2í=IN6$;LSET Z$=" _ '¡LSET Zi?=DAT2á;PUT

.K820 K=K+1830 IF CA=0 THEN 60SU8 1010840 IF CA=1 THEN GOSUB 1180850 IF CA=Ó THEN GOSUB 1350860 RETURN870 HI^MIDMDf lT t , ! , ! )880 h 2 5 = H I D $ ( D A T $ í 2 , l }890 Q$=T3$;6QSUB 1930

"900 B$=B$+A$+hlí+V910 Q$=T4$:GOSUB 1930920 B4=BHAHM2$930 R E T U R N940 H2Í=l11D$(DñT* I l J l )950 H i ^ H I D Í Í D A T f * ^ , ! )960 Q$=T3Í:60SUB 1930970 B$=BÍ+A$+H1$*- ' , "980 Q$=T4$:GOSUB 1930990 B1000 R E T U R N

Page 183: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

1010 Qí=T35;60SUB 19301020 H l $ = f Í I D M D f l T l $ , i } i )1030 H 2 $ = K I D $ ( D A T 1 * , 2 J 1 )1040 IF Aí='tr THEN QH$=DáTl*:60TO 10801050 IF Hi$=aE" THEN Hi=i;603UB 2030:6010 10901060 GGSUB 21301070 Qi1Í=STR$(0)1080 B$=B$+A$+GH*+V1090 Qi=T4*:6ÜSUB 1930ÍIOO Hl$=HIDÍ(DAT2í,l,l)1110 M2$=11íDÍ[DñT2í)2)l}1120 IF Aí=*8r THEN üh$=DAT2$:60TÜ 11601130 IF MI$='E" THEN 22=i:60SUB 1930:B$=B$*A**H2Í:RETURH1140 60SÜB 21301150 QHí=STRÍ(Q)1160 BÍ=BÍ+AÍ+QHÍ1170 RETURH1180 Qt-T3í:60SUB 19301190 Hl$=HID$(DAT2$íiíl)1200 H2$=HIDJ(DAT2$,2JÍ) ' •1210 IF Aí="tr THEN ÜH$=DAT2í:60Tt] 12501220 IF HH="E* THEN Hl=i:SOSUB 2030;60TO 12601230 BOSUB 21301240 QH$=S1250 B1260 Q>-T4$:GOBU8 19301270 Hi$=HID*(DATl$fi,U1280 H2Í=HID*(ÜAT1$,2,111290 IF A$='f7.' THEN QH$=DATi$;60TO 13301300 IF 1H*='E" THEN Z2=1¡6QSUB I930iB$=B*+A*+H2$:RETURN1310 6QSUB 21301320 Q?i$=STR$[0)1330 B$=B4+A*+QH*1340 RETURN1350 Q5=T3$;GOSUB 19301360 B*=B$+Ai+Dñm+DAT2$Í370 RETURN1380 B$=B$+A$1390 QÍ=DAT2$:GQSU8 1930Í400 6$=S3+A*1410 RETURN1420 Hi$=HID$(DATÍIl,í)1430 H2$=hID${DAT$í2,l)1440 Qi=T35:BDSUB 1930:IF A*='tta THEN 9ñ$=DAT5:60Ta 14901450 IF «!*="£" THEN 60SUB 2030:RETURN1460 60SU8 21301470 QH5=STRÍ(Ü)1480 G$=T3$:6QSUB 19301490 B1500 Q$=T3$;60SUB 1730

Page 184: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

1510 B1520 M1530 H2*=HM(DAT*,2,i)1540 Q$=T43:GDSUB 1930;IF A$='K" THEN QM$=DAT$:GOTD 15901550 IF Hií="E' THEH GGSUB 20ÓO:RETURH1560 60SUB 21301570 GfU=STR$(0)1580 Q*=T4$;GÜSU8 19301590 B$=B5+A$+QH$:RETURN1600 MittIIDMDATÍ,!,!)1610 H2i=HIDÍlDAT$,2,ll1620 GQSUB 21301630 IF 0>127 THEH 0-256+01640 HQÍ=STR$(Q)1650 G$=T3*;GGSUB 19301660 B1670 RETURH .1680 G$=T3*:GQSUB 19301690 B1700 H1710 H1720 60SU8 21301730 IF 0)127 THEH G=-25Ó*.G1740 HQÍ=STR$[0)1750 QÍ=T4?;GOSUB 19301760 B$=e$+ímMQ$1770 RETURN1780 6ET i4,l:Ui=VALlBYI$):N=VftL(NUHB$)1790 CLS'íPRiNT "DESEA VERIFICAR (S/HJ: ";:HÍ=INPUT$(1):PRINT CHR*(3):IF H$="N' THEH 19001800 FOR U9=l TO H1810 6ET S1,HH1820 PRINT 'BYTE HEX: mjHEX$(Ui*HH-l),1DftTO IHGRESA00: '¡INB*1830 PRIHT "DATO CORRECTO (S/N): ';iH$=IHPUTt[l):PRIIÍT CHR$(3)1840 IF hí='H" THEN 18601850 GOTO 18901860 HQ*="S':PRINT 'INGRESE DATO: ';:RR$=IHPUT$(2);PRINT RR$:DAT$=RR$;GQSUB 2410;LSET ÍN6Í=RR$:IF HQ$="H- THEH 18201870 PUT «,HH1880 GGTÜ 18101B90 HEXT HH1900 PRIHT 'DESEA VERIFICAR POR ADDRESS (S/N): 1j:M$=IHPUT*(lJ:PRINT CHR$(3):IFH$='N' THEN RETURN1910 60SUB 24901920 GOTO 19001930 L=l,1940 R*=HID$(Q$JL,1):IF [R*='R" AKD 12=1) THEH1.950 IF R$=" * THEH 19901960 L=L+11970 6QTO 19401980 REM1990 IF ZH=2 THEN 2Í1=1:GOTO 19602000 ZH=1:L=L-1

Page 185: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

2010 fl2020 RETURN2030 Z2=1:QÍ=T3$:60SUB .19302040 Z2=0:B^B$+A$+H2Í+'Í1:Q$=T4$;60SUB Í930:IF Hi=i THEN RETURH:2050 B*=BÍift$ iRETURN2060 Z2=1:Q$=T4$!60SUB 19302070 Z2=0:BÍ=BÍ+AÍ+H2Í;RETURN2080 POR V=i TO K-l2090 6ET 33,V2100 PRINT Z$,Zií2110 NEXT V2120 CLGSE:EíiD

2130 IF HU="A" THEN Hi^HO1

2140 ÍF HU='B" THEN H1*-"H'

2150 IF Hlí=aC" THEN Hi$=aI2'

2160 IF H1*='D" THEN Hi$='13"

2170 IF H1$=*E" THEN Íllí='i4'

2180 IF Hií='F" THEN HIÍ='15-

2190 ÍF Kís'ft" THEÍI H2í="iO'

2200 IF H2Í=SB' THEN H2$='H"

2210 IF H2í="C" THEN H2$='12a

2220 IF H2$='D" THEN H2$=113<

2230 IF H2Í="E' THEN H2*='H"

2240 IF H2Í="F'1 THEN H2Í=HÍ5"

2250 Oi=lr'AL(Hn):02=VñL{h2$):0=01U6t02;RETURN

2260 FOR IMI1 TO UI+K-I STEP 16

2270 CLS

2280 PRINT ' ";STRIN6Í[72Í45)2290 PRINT ' |' DIRECCIÓN | ASHÍDST-SRC] lOBJ.íftDDRES! uESCRIPCION'

! •I

2300 PRINT' !1iSTRlN6ÍÍI3,JIJ)i"!1iSTRIHB$(18íllJ)jll¡";STRIN6$(4I*_1)i"!tiSTRIN6$(6J<_<1};H!1;STRIH6$[25ÍI_");3I"2310 FOR Jl=l TO 16; A$=HEX$tIH-Ji-I):V=(Il-Ui+JlJ:IF V>=K THEN 24002320 6ET *3,V2330 PRINT' :';5TRIN6ítÍ3J*_1)ili:";Z$ít'!a;STRIN65{l,ll_i);ZÍ$;STRIK6$ílt1J)}

2340 LSET DIfi*=' _ ,':LSET ASHÍ=Z$:LSET

2350 LSET CR$=CHR$(13);LSET LF5=CHR$(10}2360 PUT I5,V2370 NEXT Jl2380 INPUT 'PRESIONE RETURH PARA CONTINUAR" ¡YZ$2390 NEXT U2400 CLQSE:END2410 Bi$=HIDÍ(DAT$,lJi);B2í=HID$(DAT$J2Ji)2420 IF ASC(BU)>71 THEN HQ$="tl':RETURN

2430 IF ASC(B2$]>71 THEN HQ$='N':RETÜRN

2440 IF ASC[B1S)>53 AND ASC(B i *J<¿5 THEN HQ$='N':RETURN2450 IF ñSC(B2í)>58 AND ASC(B2$)<65 THEN HQ$="N'sRETURN

2460 ÍF ASC(BH)<48 THEN RQÍ=afr:RETURN

2470 IF ñSC(B2*)<48 THEN HO$="N':RETURN

2480 RETURN

2490 CLS:INPUT "INGRESE ADORES EN DECIHfiL: '¡TViH^T

2500 6ET ti,»»

Page 186: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

.2510 PRINT 'BYTE HEX: ';HEn(UHWH~i) , 'DATQ INSRESADQ:2520 PRINT 'DATO CORRECTO (S /N) : •;:M$=INPUT$(ihPRINT CHR*(3|2530 IF HÍ="N' THEN 25502540 RETURN2550 HQ$='S':PRINT 'IN6RESE DATO: ";;RRÍ=1NPUT$(2):PRIHT RR*:DAT$=RRÍ:6ÜSUB 2410;LSET IHG5=RR$:IF HQ*='H' THEH 25102560 PUT Sl.HM2570 BOTO 25002590 RETURN

PANTALLA DEL PROGRAMA ENS2-BBE

IH6RE5E EUEHCIQN: ? ALARHADATOS YA UTILIZADOS (S/N) :

DESEA VERIFICAR (S/N):DESEA VERIFICAR POR ADDRESS (S/N):

DIRECCIÓN ñSH(DST-SRC)

LD R 254,nOF

LD R 255,i7.FF

LD R 247,«41

LD R 246,«00°

SRP 11X20,

MOPNQP

OBJ.

E6FEOFE6FFFFE6F741E6F6003120FFFF

ADDRES

1040104110421043104410451046104710491049104A1048104C104D104E104F

DESCRIPCIÓN

PRESIONE RETURN PARA CONTINUAR?

Page 187: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

PANTALLA PARA EL PROBRAMA DENS2-0BE

INGRESE EXTENCIQN: ? PRUEBADESEA ÚNICAMENTE IMPRESIÓN (S/N): ? N

LINEAS POR ENSAMBLAR; 5 DIRECCIÓN INICIAL: 4144CALCULANDO LINEA No: 2 DE UN TOTAL DE: 5DE 256 CONTANDO; 25¿DATOS ENCONTRADOS^ : 55CALCULANDO SOBRE No DATOS; 55

ESTOY TRABAJANDO 1

DATO POR ENSAMBLAR: LD

LISTADO INICIAL DE RESULTADOS

LD r5,rñ

LDE irr2,rF

AND rF,*X50

RET

t

t

í

t

E4EnE592F256EF50AF

Page 188: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

DIRECCIÓN ASH(DST-SRC)

U) r5,rA *

LDE 8rr2,rF í

AND rF,*Z50 1

RET i

OBJETO

E4EAE592F256EF50AF

ADDRES3

1030103110321033Í0341035103610371038103?

DESCRIPCIÓN

LISTADO DEL ARCHIVO DE PRUEBA

TYPE PRUEBA.DAT5LD r5,rALDE 8rr2,rFAND rFf«50RET

4144íí1t

A>

Page 189: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

10 REH íít HOMBRE DEL PR06RAHA: IHPDARCH Ut20 REH tíí DESCRIPCIÓN: PROGRAMA PARA IHPRIhlR LOS ARCHIVOS GENERADOS iít30 REH UJ POR EL PRG6RAHA ENSAMBLADOR ENS2-86E W40 REH íti DATOS REQUERIDOS; EL NQHBRE DEL ARCHIVO INICIAL DESEADO W50 REH ítí EL TITULO QUE DEBE LLEVAR LA IHPRESIDH ÍJí60 CLS:INPUT 'INGRESE EXTEHCION: •}QR$;QRRÍ=QR$:QR*=QRí*i.BAT"70 QPEN 'RVIjQRí^80 FÍELO H,2 AS INS$90 ní=QRR$+'2,DAT";QRR$=QRRÍfl.DAT'100 OPEH 'RV4}QRR$,10110 FiELD $4,5 AS BYI*,5 AS NUMBÍ120 OPEH "RVSjmjóe130 FIELD *5,13 AS DIR$,18 AS ASH$,4 AS OBJÍ}6 AS AD0i,25 AS D£S$,i AS CRÍ,1 ASLFí140 BET *4Jl:ül=VALÍBYIÍlíH=VAL(NUHB*J150 REH FDR Il=ül TO ÜUH-1 STEP 48160 INPUT "TITULO: ';JZ$170 LPRIHTiLPRINT ' PR06RAMA: 'jJZfcLPRINT180 LPRIHT ' "iSTRIN6í(72í45)190 LPRIHT ' ! DIRECCIÓN ! ASH(DST-SRC) ¡OBJ.IADDRES¡ DESCRIPCIOH

i iI

200 LPRIHT1 !>;STRlH6M13)B_;i);1'!fl;STRíN6í(i8/_')r!g;STRíN8$(4J11_"]j'IfiSTRING$(6J"_'];';';STR!N6$(25J'J);B¡a210 REH FOR JM TO 48:V=(I1-U1+J1);IF V)H THEH 2260 •220 6ET 45',V230 LPRINT" :";DIRÍ;i:a;ASHÍ;'!11jOBJÍ;a;il;ADD?;'¡[I;DES$;<!i240 NEXT Jl250 LPRINT CHR*(Í2] .260 NEXT U270 LPRIHT CHR$(12):CLOSE:EHD

PANTALLA PRESENTADA POR EL PROGRAMA IMPDARCH

INGRESE EXTEHCION; 1 ALARMATITULO: 1 AQUÍ SE INGRESA EL TITULO QUE SE IÍ1PRÍHIRA

Page 190: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

10 REfl W HOMBRE DEL PROGRAMA: DENS2-BGE ítí20 REH W DESCRIPCIÓN DEL PROGRAMA: PROGRAMA QUE OBTIENE LOS CÓDIGOS W.30 REH ítí " HEXADECIMftLES DE UN ARCHIVO QUE Hí40 REH W CONTENGA EL LISTADO DE OPCQDES W -50 REH Ítí DATOS REQUERIDOS; NOHBRE DEL ARCHIVO POR TRABAJARSE EXT.DAT Uí60 REH W PROCESO: TIENE VARIOS CHEQUEOS DE VERIFICACIONES DE IMPRES. W70 REH W • ENTRABA EN IMPRESORA DATOS DE OPCQDE E DATO HEX. tU90 REH ííl ENTREGA EN IHPRESORA LISTADO COMPLETO SIN DIRECC. U*90 REH W Y SIN DESCRIPCIÓN I»100 REH Ítí SUARDA EN ARCHIVO CON EXTENSIÓN,ÜAT ííí110 DíH HKÍ255)120 CLSilNPUT 'INGRESE EXTENCION: "iQR$:QRR$=GR$;QR*=QR$+',DAT<130 QPEN •R'Itl,QR$,24140 FIELD §1,4 AS AA4,18 AS BB?,2 AS CCÍ150 QPEN 1R',*2,"OPCODES.DATÍI25 ,160 FIELD 12,6 AS GPC$,i AS NB*,8 AS BYI*,8 AS BY2$,2 AS ESPÍ170 QRRÍ=QRR*+M1.DAT'180 QPEN IR",*3}QRR$)24190 FIELD Í3,4 AS DIRÍAS AS BBi$,2 AS BI*200 K=0;KT=1210 GET Sl,l:N=VAL(AA$):yi=yAL(BB$)220 INPUT 'DESEA ÚNICAMENTE IMPRESIÓN (S/H)¡ ';JJÍ230 IF JJÍ^'S" TREN GOTO 2240240 LÓCATE 9JÍIPRINT "LINEAS POR ENSAHBLAR: 'jNj* DIRECCIÓN. INICIAL: JjUl250 INPUT 'INCIO DE LíNIA POR ENSAMBLAR (2,..,);' ¡1:1=1-1260 I=Hi270 LÓCATE 10,i:PRINT "CALCULANDO LINEA Ho; ';!;' DE Uíl TDTAL DE: '3N280 Yl=0:H=i¡K=0290 GET tt,I300 LÓCATE 20,i:PRINT "DATO POR ENSARBLñR: l;BBÍ310 Q$-1ÍID$(BB$J1J1)320 IF G$='0B THEN H=4;K=1330 GOSUB 630340 Hl$=Mí:H=H+l!Hi=»350 GOSUB 670360 IF Yl=2 THEN M2$=BH;H3$='11:SQTQ 430370 M2í=Mí380 IF Yl=i THEN H3Í=IM:GOTQ 430390 Hi=ilUi400 ÍJ2=H1410 GQSUB 730420 M3-$=fl$430 REH440 KKL=0;60SÜB 2340450 H8Í=H2$:HH=0:GOSUB 530:IF HHOO THEN H2$=Q*460 H85=M3$:HH=0:60SUB 530:IF HHOO THEN H3$=QÍ470 BOSUB 770480 IF HK(LL)=256 THEN MK(LL)=0490 BOSUB 1120.500 IF KN THEN 260

Page 191: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

510 CLS:PRINT 'DESEA IMPRESIÓN (S/N) ; Í;QZ*=1MPUT$(1):IF QZÍ='N" THEN CLOSEiEND520 60SUB 900530 KAL=Í540 IF HID$tH8í,i,iJ=" OR HID$(M3í}if l)=' ' THEH RETURH550 H9*=MIDt(Í18t,KflLíl):IF M9$='e- THEH KAL= KftL+i:BOTO 550560 H7*=HID$(MBtíKftUl,i):IF H9*="R' AND K74="R' THEN KAL=KAU1:6QTO 550570 IF H9$=9R° AND H7íO'R- THEH R$=HID${HB$IKAL-H)1S):60SU8 1370;HH=2:60TO 600580 IF H9*="*' AND H7$O'r THEH R^MIDÍtHSÍ^ALHjlB) :60SU3 1370;HH=i:60TO 610590 RETURH

600 Q$=HEX$(VAL(Q$}):H4í=HID*tH8$Ji ,KALÍ+Q*:Rí=H«:GOSÜB 1370:RETURN610 IF V A L ( Q $ ) > 0 THEN QlU=HEXÍÍVÁHQ$)):M4*=HID$[H8$JlJKAL)+Qll$:Rt=H4*iSOSUB 1370:RETURH620 JT=256+(VAL(Q$)J¡Q$=HEXÍtJT)¡«4*=HIDí(H8í)i,JCftL)+Q$:R$=I1«sGOSÜB 1370.-RETURH630 Q$=HIDMBB$-,H)1)¿40 IF Qi=" H THEH hÍ=HID$(BB$)lIH-l}:RETURN650 H=9U660 GOTO 630670 Q$=Í1ID$(BBÍ I 9 l , i )680 IF 0$=' ' AND H1=H THEN Y1=2:RETURN690 IF Q*=' s THEH Yl=l¡Mí=MID$(8B$')ííJHi"H) ¡RETURH700 IF Q*=V THEN Hí=HID$(BB$JW,til-íí):RETURN710 HÍ=HH1720 60TO 670730 Qi=HID*(BB$lH2JU740 IF Q$=" • THEH H$=HID$(BBÍ,«1^2-91)¡RETURN750 W2=N2+1760 GOTO 730770 J=1:J1=1780 REI1 J1=OU1790 BET I2,J800 R$=QPC*810 GOSUB 1370820 LÓCATE n,i:PRINT "DE 256 CONTANDO: ';J830 IF HH="NOP' AND J<255 THEN .J=255:6QTO 790840 IF Hl^'RET" AND J<175 THEN J=175:6QTO 790850 IF Hií="CñLL" AND Jl=3 AHD J<255 THEN J=255:60TO 790860 IF Q$=HU THEH HK(Jl)=J:LOCñTE I2,1:PRIHT "DATOS ENCONTRADOS^ ¡"jJliJl^i+l870 IF -JD1 AND KKL=0 THEN BOSU8 2410830 0=J+1:IF J>256 THEH J1=J1-1;LOCATE 13,1:PRINT "CALCULANDO SOBRE No DATOS: ";JliGOSUB 1520:RETURN890 SOTO 780900 FQR I1=U1 TQ Ul+KT-1 STEP 48910 LPRINT:LPRINT¡LPRIHT920 LPRINT * "ÍSTRIN6Í(72J45)930 LPRINT ' ! DIRECCIÓN ¡ ASH(DST-SRC) | OBJETO ¡ ADDRESS' ¡ DESCRIPCION ;•940 LPRIHT1 l ' jSTRINBKn/JJi ' i ' jSTRINBIt lBj 'JJi ' í ' iSTRINGtdOj 'JJi ' í ' iSTRIH6$(11J'J);'¡B;STRINB$(14,;1J);'Í"950 FOR J1=I TO 48: A$=HEX$(IUJl-i]:V=(Ii-UU31í:IF V>=KT THEN 1010960 GET f3,V•970 LPRINT' !>;STRIN6$t5,a_');DIRÍ;STRIN6$(4]1J);i:>;BBl$;'!II;STRIHB$(A)'J);BIÍ;STRIN6$(4,'_');'! ";AÍ¡* !1iSTRíN6$(i4J'_i);"í"980 NEXT Jl990 LPRINT CHRM12}1000 HEXT U

Page 192: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

1010 CLOSE-.END1020 H=l1030 IF HIDÍÍHÍ,» , !^ 1 ' OH H$=" THEN H22$=";RETURN '1040 U$=HID$(H$,W,1)1050 H i $ = H I D $ l H $ , H + i ) l )1060 IF UÍ="R ' AND HWO'R" THEN H 2 2 í = h I D $ ( H $ ) l , H ) : R E T U R H1070 IF U$="r" AND HUO'r1 THEN H 2 2 ' t = H I D $ ( H $ ) i J H ) ¡RETURH1080 IF U$= ' f i ' THEN H=H+1:GQTO 10401090 IF Uí="i" AND H14=«Z' THEH H22*='H1:RETURN1100 IF U$="*' AND HHOT THEN M22Í= ' I 1 ¡RETURN1110 H=HH:GOTQ 10401120 PRÍ=HEX$(hK(LL)) :LSET BIÍ=PRJ:LSET BB1$=BB$:LSET DIRÍ=AAÍ1130 IF L E N ( P R $ ) = i THEN PR$='OVPR1¡ LSET BU=PR$1140 L P R Í N T D I R 5 J B B H J B H1150 PUT 53,¡CT1160 LSET BBlí=f _ '¡LSET DIR$=' _ 'ÍÍ70 K1180 IF ESP$=-00' THEN BOSUB Í770:RETURN 12801190 IF ESP$='Oi" THEN 60SU8 1830:R£TURN 12801200 IF ESP$^Q2" THEK BÜSUB 1910:RETÜRN 12801210 IF ESPÍ='03' THEN GOSUB 2000:R£TURH 12801220 IF £SP$=n0611 THEN GOSUB 2090:RETURH 12801230 IF ESPÍ='07' THEN GOSUB 2120:R£TURN 12801240 IF ESPÍAOS" THEN SOSUB 2180:RETURN 12801250 IF ESP$=n09a THEN GOSUB 2210:RETURN 12301260 IF ESP^'iO9 THEN GOSUB 2220-.RETURN 12801270 IF ESP*='iia THEN GOSU8 2230:RETURH 12801230 IF Bl$=" " THEN LPRÍNT D I R ^ B B U j B H í G O T O 5001290 IF .LEN(91$)= l THEH BÍ4="OHB141300 LSET BIÍ=B1Í:PUT 33,KT1310 L P R Í N T D I R $ Í B B Í $ , B I *1320 KT=KT+i1330 IF LEN(B2Í)=1 THEN B2$='0"tB2$1340 IF 62*=" THEN 500'1350 LSET BI$=B2$:PUT 43,KT1360 KT=mi¡LPRINT D I R Í j B B W j B U r S O T O 5001370 H=l1380 T*=HID$(RÍ,H,111390 IF T$="J" THEN y=4:6QTO 13801400 IF T$=' ' THEN QÍ=HID$(R*,l,H-iJ:RETURN1410 H=H+1:IF W>6 THEN Q$=H1D$(R*Í1,¿1:RETURN1420 60TO 13801430 LL=l:Mli$=Hi*:IU2$=H2$:m3í=H3$1440 IF LL>Ji THEN RETURN1450 GET *2,HK(LL) '1460 LÓCATE 15,1:PRINT 'ESTOY TRABAJANDO1 ;LL1470 R$=BY1$;BÜSUB 1370:ME12í=QÍ . - '1480 R$=BY2$:60SUB 1370:HH3$=Q$1490 R$=OPCÍ;BOSUB 1370:HH1$=QÍ1500 IF HMU=Hii$ AND HH2$=H12i AND MH3$=H13t THEN KK=i :RETURN

Page 193: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

1510 LL=LLU¡6QTO 14401520 IF Jl=0 THEN GOTG 17301530 KK=Q:GQSUB Í430:IF KK=i THEN RETURN1540 Ll=l1550 Hi=H3*:6QSUB 10201560 H13í=H22í:H12$=H2íi60SUB 14401570 IF KK=1 THEN RETURN1530 LL=11590 H$=H2*:GQSUB 10201600 H12Í=N22$:60SUB 14401610 IF KK=1 THEN RETURH1620 LL=11630 HÍ=H2$:GOSUB 10201640 MÍ2Í=«22$;GOSUB 1440 '1650 IF KK=i THEH RETURN1660 REH1670 QR=l¡RE=0:H12Í=íi2í1680 S$=HID$(HÍ2$JQRJ1};IF S$=T THEN QR=QR+1¡60TO 1680 •U90 IF SÍ=V THEH híDi(M12$JQR)i)=1'R'':QR=QRfl;RE=i;BQTO 16801700 IF SÍO'r" AND RE^i THEN H2^Mlbi(HÍ2ÍJl)QR-l)+'EHHIDMH12íJQR)l) :6QTO 152O1710 QR=i:RE=0:hi3$=M3í1720 S $ = M I D M H 1 3 $ J Q R , l ) i I F Sí=flg" THEN QR=QR4l:BOTO 17201730 IF S$='r- THEN HID$[H13$ ) QR J 1}= I 1 R H ;QR=QRH:RE=1:60TO .17201740 IF SiOV AND RE=i THEH H3í=HID$íH13$Ji,QR-l)+1'Et'+HIDÍÍMi3'$)QRJl):GOTQ 152O1750 IF KK=0 THEN LÓCATE l&,líPRINT 9NO HAY COHQ ENSAHBLAR":60SUB 2310:CLOSE:END1760 KAL=1:EHD1770 KAL=1:HHN=LEN(H2*J1780 H22*=HID$(H2* l Kf lL J l ) : lF H22$="@" THEH KAL=KflUl :BOTO 17801790 IF M22$='Ril OR H22$=V THEN KAL=KAI>i:6ÜTO 17801800 R * = H I D * { H 2 * 1 K A L Í H H H Í : B O S U B 1370;LSET BITl$=Q$:8i$=Q$1810 NNMENÍH3Í)1820 RÍ^ IB t tHSÍ^HNNí íGOSUB 1370:iSET BIT2$=Q$;B2$=Q$:RETURN1830 KAL=1:HHN=LEN(H3*J1B40 H22$=HID$(Í13$ I KAL ) 1) : IF «22Í=i'S11 THEN KAL=KAL+1:BOTO 18401350 IF H22$="R* OR H22i="r* THEN KAL=KAU1:60TO 18401860 R Í ^ I Ü Í Í H S J ^ A L j N N H J i G O S U B Í370;LSET BITÍÍ=QÍ:B1$=QÍ1870 KAL=1:NNN=LEN[M2$)1880 H22$=HIDÍ(M2ÍJKALJ1):IF H22$=a8a THEN KAL=KAL+1¡BOTO 18801890 IF h22$="Ri OR H22$='r" THEN KAL=KAL*1:60TO 18801900 R$=HID$Í«2$IKALÍNNN]:BOSUB 1370;LSET BIT2$=QÍ:B2$=Q$;RETURN1910 KAL=1;MNN=LEN[H2*Í1920 H22Í=HID$(H2$,KAL,1):IF «22$=1@s THEN KAL=KAL+l.iBOTD 19201930 IF «22Í="R' OR H22$='r' THEN KAL=KAL+1:60TO 19201940 R*=HIDÍÍH2t,JÍALJNHN):BOSÜB 1370:LSET BIT1$=Q$:B1Í=OÍ1950 KAL=1:NHH=LEN(H3$}1960 H 2 2 l = M I D * ( H 3 í } í : A L J l ) : l F t122$='@' THEN KAL=KAL+1:60TO 19601970 IF H22$='Rf OR Í122*='r' THEN KAL=KAÚ1:GOTO 19601980 R $ = M I D Í ( H 3 $ ( K A L , N N N ) : 6 0 S U B 1370:LSET BIT2$=Q$;B2Í=Q$1990 Bl$=BI$*B2t:LSET BITU=BU:B2$=":LSET BIT25=B2Í:RETURN2000 K A L = l í N N H = L E H Í H 3 $ | .

Page 194: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

.2010 H22$=HIO$(H3$JKALI1): IF H22*='6' THEN KAL=KALH¡6PTO 20ÍO

2020 IF H22*='Ra OR H22?="r' THEH KAL=KALH:60TO 2010

2030 R^HIDKHSíjMLjNNNhSOSUB 1370:LSET BITi$=G$:Bl$=Q*'

2040 KAL=i:NNN<EN(H2$)

2050 H22$=HID$(H2$)KALJ1);IF «22$='-§1 THEN KAL=KAU1:6ÜTQ 2050

2060 IF H22*='R' OR H22í='ra THEN KAL=KAUií6ÜTQ 2050

2070 Rt=HID$(M2$fKALlNNHÍ:BOSUB 1370:LSET BIT2Í=Q*:B2*=Q*

2080 Blí=Bl$fB25;LSET BIT1$=B1$:82$=ÍB:LSET BIT2í=B2*:RETURiN

2090 NNH=LEN(H2$]

2100 R$=MIDí(N2$,3,2):LSET BITlí=R$:Blt=R$

2110 B2Í=H!D$(H2$Í5Í2):LSET BIT2$=B2*íRETURN

2120 KAL=liNNÍHEHÍH2*)

2130 H22í=H[DÍ(«2í)í;AL)l):IF H22$=ae" THEH KAL=KAU1:60TO 2130

2140 IF H22*="R' OR H22$='r' THEN KAL=KAL-H:BOTO 2130

2150 IF H22$='*' THEN R$=H!DÍ[f12$J3)2):LSET BITl$=Ri:Blí=R$:60TO 2170

2160 R$=HID$(M2$)KALJf!NN);6QSUB 1370:LS£T BIT1S=Q$:B1Í=Q$

2170 B2$=":LSET BIT2$=B2$:RETURN

2180 NNH=LEN(H2$)¡KAL=i

2190 RtsHIDÍíHSÍjKALjlJiIF RÍ^'R1 THEN B1Í=MID$(H3$,2J2}:LSET BIT1Í=B1*:B2Í=":L

SET BIT2*=B1$:RETÜRN

2200 IF R$=a*M THEN B^HIWtHSÍjS^JíLSET BITl$=Bl$¡B2í=illl:LSET BIT2$=B1Í;RETUR

N

2210 Blí=NID$(M2*,2,2):LSET BITi$=Blí;B2$=a*;LSET BIT2Í=82$:RETURN

2220 BU^IDííHSÍ^^JiLSET BITU=Bi$;B2$=1M:LS£T BIT2$=82$:RETURH

2230 B1Í=KB;B2$=-I:LSET BIT1$=B1:LSET BIT2$=J":RETURN

2240 KT=i2250 HHILE NQT EOF(3)

2260 GET 13,U

2270 KMTH

2280 WÉND

2290 KT=XT~i

2300 GOTO 900

2310 LSET BBÍ^'ERROR R255'+*It+'R255 >-

2320 PUT ti,I

2330 BOTO 270

2340 NI1=LEN(H1Í]:US$=MIDÍ(MÍ*I1,1):IF USÍ^'L1 THEN KKL=i:R£TURH

2350 IF US*='r THEH KKL=1:RETURH

2360 IF (NI1=2 AND US$='J") THEN KKL=i;RETURN

2370 IF HU='DJHZ' THEN KKL=1:RETURH

2380 IF Mit='DEC1 THEN KKL=1:RETURN

2390 IF NI1>3 AND US*="Cf THEN KKL=1:RETURM•2400 Í;KL=O;RETÜRN2410 IF M1ÍOQ* THEN J=2562420 RETURN

Page 195: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

LISTADO DE DATOS EN EL ARCHIVO QPCQDE3.DAT -

No. OPC íBYTES BYTE 1 BYTE 2 CASO

0123456739A8c •DEF10U121314 '15161718191AIB1CID1E1F20212223 '2425262728292A2B2C2D2E2F

DECDECADDADDADDADDADDADDLDLDDJNZJR FLDOP F

. INCERRORRLC -RLCADCA0CADCADCADCADCLDLDDJNZ«JR LTLDJP LTIHCLIBREINCINCSUBSUBSUBSUBSUBSUBLDLDDJHZJR 6TLDJP STIHCLIBRE

11112222111112Q2i1í12222i111i200i1112222i

. 1i1i200

R@RrrRRR§RrORrO*rO«rORR§R

• rrRRRSRrlRrl4rlnrl

R.IRrrRRRgR •r2Rr2irlnr2

r€r'R@RSXttRrO\

R

r£rR9R51ttRrli

tt

r8rR@RIXnRr2*

tt

070702020101000003071009080611010707020201010000080710090806111207070202010100000807

. 10.0908061112

Page 196: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

No. OPC IBYTES BYTE i BYTE 2 CASO

- 0707

r 02£r 02R 01SR 01n oon ooR - 03r3 07* 10

09n os

0611120707

r 02§r 02R 01eR 'oín oon ooR opr4 074 10

09« 08

06U120707

r 02§r 02R 01fcR 01tt 00n ooR 08r5 07i 10

09IX 08

061112

30313233343536373839•3A383C303E3F404142434445464748494A4B4C404E4F505152535455565758595A5B5C5D5E5F

JPSRPSBCSBCSBCSBCSBCSBCLDLDDJNZJR ULELDJP ULEINCLIBREDADAORORQRORQRORLDLDDJNZJR LELDJP LEINCLIBREPOPPOPANDANDANDANDANDANDLDLDDJHZJR MILDJP NIINCLIBRE

111i22L.

2111i1 •200111120

2211111200111122221i111200

ÉRRIZrrRRR8Rr3Rr3*r3H •r3•

R£R •rrRRRnr4Rr44r4.nr4

R8R ;rrRRR8Rr5Rr5*r5nr5

Page 197: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

No. QPC IBYTES BYTE i BYTE 2 CñSO

6061¿2636465666768696A686C6D6E6F707172 -737475767778797ft787C7D7E7F808182838485•868788898A888C8D8E8F

DECcon-TCHTCMTCÍ1TCHTCHTCHLDU)DJHZJR ZLDJP ZINCLIBREPUSHPUSHTHTHTHrnTH

' THLDLDDJNZJR ULTLDJP ULTINCLIBREDECHDECWLDELDEILIBRELIBRELIBRELIBRELDLDDJNZJRLDJPINC'DI

111122221i11120011112.22211111200111100001

• 1111200

RÍRrrRRRSRr6Rr6*r6IXr6

R€RrrRRR8R'Ti

RT!ir74xTi

R§Rr@r

r8Rr8 .4r8nr8

rSrR@Rti«Rri'*

«

rIrRm«ttRTi

4

n

@rrérr

R-r84

41

070702020101000008071009080611120707020201010000080710090806111207070202121212120807100908061111

Page 198: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

No.

909192939495969798999A9B9C9D9E9FAOAlA2A3A4A5A6A7A8A9AAABACADAEAF8081B2B3B485B6B7B889BA88BCBDBEBF

QPC

DECRLLDELDEILIBREUBRELIBRELIBRELDLDDJNZJR 6ELOJP 6EINCEl1NCHINC9CPCPCPCPCPCPLDLDDJNZJR BTLDJP 6TINCRETCLRCLRXORXORXORXORXORXQRLDLDDJNZJR U6TLDJP Ü6TINCIRET

WTES

1 -11100001111í2001111¿222111

. ii2001

' iri222211111200

BYTE 1

R9Rfirr8rr

r9Rr9tr?tir9

.RR-SRrrRRRSRrARrA1rft«

' rA

R&RrrR@RR8RrBRrBtrBtirB

BYTE

r@r

Rr9i

H

rgrR§RnnRrA*

ti

rSrRR§1tzRrBt

n-

CASÜ

Page 199: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

No. OPC tBYTES BYTE 1 BYTE 2 CASO

CO RRC . i R . 07Cl RRC 1 8R 07C2 LDC 1 r. 6rr 02C3 LDCI 1 ir Grr 02C4 LIBRE O ' 12C5 LIBRE O . 12Có LIBRE O 12C7 LIBRE O 12C8 LD 1 rC R - ' 08C9 LD i . R rC 07CA DJN2 1 rC t 10C3 JR NOV 1 t 09CC LD 1 rC 11 08CD OP HOV . 2 « 06CE INC O rC ll'CF RCF O 11DO SRA 1 R 07DI - SRA 1 SR 07D2 LIBRE O 12D3 LIBRE O . 12D4 CALL i 9RR 07D5 LIBRE O . 12D6 CALL 2 U 06D7 LIBRE O ' 12D8 LD 1 rD R 08D9 ' LD 1 R rD 07DA DJNZ i rD * . 10D3 JR PL 1 * . - 0 9DC LD 1 rD ti 08DD. JP PL 2 IX 06DE INC O rD UDF . SCF O 11E O R R I R 0 7El RR 1 @R 07E2 LIBRE O 12£3 LD " 1 r «r 02E4 LD 2 R R 01E5 LD 2 R @R 01E6 LD 2 R ti 00E7 LD 2 @R II. 00E8 LD - 1 rE R 08E9 LD 1 R rE ' 07EA DJNZ 1 rE * 10£B JR HZ 1 t 09EC LD 1 rE II 08ED JP HZ 2 II 06EE INC O rE 11EF CFF O U

Page 200: TESIS DE GRADO DISEÑO DE INTERFACES PAR UAN SISTEMA DE

BIBLIOGRAFÍA

.CIARCIA, Steve Build a Z8—Based Control Computerwith Basic, Part 1. En: Byte,Julio 1981, pp. 38-47,

CIARCIA, Steve Build a Z8-Based Control Computerwith Basic, Part. 2. En: By te,Agosto 1981, pp. 50-71. .

HORN, Delton T How to Design OP Arap Circuits,USA, Tab Books Inc, 1984.

MICROMINT, Inc Z8 BASIC System/Controller Board\r Manual and Assembly Cuide,

NY, 1983.

MILLMAN, Jacob yHALKIAS, Christos C

Electrónica Integrada. Barcelona1976.

TAUB, Herbert Circuitos Digitales y Micro-procesadores, México, 1985.

ZILOG, Inc. BASIC/DEBUG Software ReferenceManual, Campbell, CA, Junio 1981.

ZILOG, Inc. Z8 Microcomputar Technical ManualCampbell, CA, Abril 1983.

ZILOG, Inc. Z8 Family Design Handbook,Campbell, CA/ 1987.